900,000+ datasheet pdf search and download

Datasheet4U offers most rated semiconductors data sheet pdf




Integrated Device Technology Electronic Components Datasheet

9DBL0255 Datasheet

PCIe Gen1-5 Clock Fanout Buffers

No Preview Available !

2 and 4-Output 3.3V PCIe Gen1–5
Clock Fanout Buffers with LOS
9DBL0255/9DBL0455
Datasheet
Description
The 9DBL0255/9DBL0455 are 2 and 4-output PCIe clock fanout
buffers for PCIe Gen1–5 applications. Both parts have a open
drain Loss of Signal (LOS) output to indicate the absence or
presence of an input clock. The devices implement several
additional features to aid robust designs. Flexible Power
Sequencing (FPS) ensures well-defined behavior under various
power up scenarios, while Power Down Tolerant (PDT) ESD
protection on all input pins allows input pins to be driven before
VDD is applied. The 9DBL0255 and 9DBL0455 are spread
spectrum compatible and provides direct connection to 85
transmission lines. They can also be used in 100environments
with simple external series resistors.
PCIe Architectures
Common Clocked (CC)
Independent Reference Clock (SRIS, SRnS)
Typical Applications
PCIe clock distribution in:
PCIe Riser Cards
NVME eSSD and JBOD
High-Performance Computing and Accelerators
Servers
Ethernet Switches
Features
85transmission lines require 0 termination resistors
100transmission lines require only 2 series resistors per
output
OE# pin for each output supports PCIe CLKREQ# applications
Intelligent power-down mode when all OE# pins are high (all
outputs off)
Industrial temperature range (-40°C to +85°C)
Spread-spectrum tolerant
Space saving 3 × 3 mm 16-VFQFPN (9DBL0255)
Space saving 4 × 4 mm 20-VFQFPN (9DBL0455)
Easy upgrade from 9DBL411B (9DBL0455)
Key Features
FPS: Input clock is internally biased so a floating input clock
will not inject noise into system
FPS: Open drain LOS# output indicates a loss of the input
clock and returns the outputs to a Low/Low state
PDT: Control inputs will not clamp to ground or VDD if a signal
is applied before chip VDD is applied
2 or 4 Low-power HCSL (LP-HCSL) DIF pairs with 85
differential output impedance
Easy AC-coupling to other logic families. See IDT application
note AN-891.
Key Specifications
Input-to-output delay < 3ns
Output-to-output skew < 50ps
Operating frequency: 10MHz to 267MHz (9DBL0455)
Operating frequency: 10MHz to 220MHz (9DBL0255)
Additive phase jitter < 15fs RMS for PCIe Gen5
Additive phase jitter 46fs RMS (typical) at 156.25MHz (12kHz–
20MHz)
©2019 Integrated Device Technology, Inc.
1
September 30, 2019


Integrated Device Technology Electronic Components Datasheet

9DBL0255 Datasheet

PCIe Gen1-5 Clock Fanout Buffers

No Preview Available !

9DBL0255/9DBL0455 Datasheet
Contents
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
PCIe Architectures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Key Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Key Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
9DBL0255 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
9DBL0455 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
9DBL0255 Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
9DBL0455 Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Thermal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
Test Loads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Alternate Terminations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Package Outline Drawings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Marking Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
©2019 Integrated Device Technology, Inc.
2
September 30, 2019


Part Number 9DBL0255
Description PCIe Gen1-5 Clock Fanout Buffers
Maker IDT
PDF Download

9DBL0255 Datasheet PDF






Similar Datasheet

1 9DBL0252 Zero-Delay/Fanout Buffer
Renesas
2 9DBL0252 2-output 3.3V PCIe Zero-Delay Buffer
IDT
3 9DBL0253 2-Output 3.3V LP-HCSL Zero-Delay Buffer
IDT
4 9DBL0255 PCIe Gen1-5 Clock Fanout Buffers
IDT





Part Number Start With

0    1    2    3    4    5    6    7    8    9    A    B    C    D    E    F    G    H    I    J    K    L    M    N    O    P    Q    R    S    T    U    V    W    X    Y    Z

Site map

Webmaste! click here

Contact us

Buy Components

Privacy Policy