Datasheet Summary
2'&;;;[[
®
$0,+- PLFURQ &026
- DWH $UUD
Description ODCXXXxx is a family of 1 to 24 mA, non-inverting, CMOS-level output buffer pieces.
Logic Symbol
Truth Table
ODCXXXxx A
PADM
A PADM LL HH
HDL Syntax Verilog .................... ODCXXXxx inst_name (PADM, A); VHDL...................... inst_name: ODCXXXxx port map (PADM, A);
Pin Loading
Pin Name A (eq-load)
ODCXXX01 4.3
ODCXXX02 4.3
ODCXXX04 6.2
Load ODCXXX08
ODCXXX12 8.2
Power Characteristics
Cell Output Drive (mA)
ODCXXX02
ODCXXX04
ODCXXX08
ODCXXX12
ODCXXX16
ODCXXX24
24 a. See page 2-15 for power equation.
Power Characteristicsa
Static IDD (TJ = 85°C) (nA) TBD
EQLpd...