WED3DG7266V-D1
WED3DG7266V-D1 is 512MB - 64Mx72 SDRAM manufactured by White Electronic Designs.
ATURES
PC100 and PC133 Burst Mode Operation Auto and Self Refresh capability LVTTL patible inputs and outputs Serial Presence Detect with EEPROM Fully synchronous: All signals are registered on the positive edge of the system clock Programmable Burst Lengths: 1, 2, 4, 8 or Full Page Single Rank 3.3V ± 0.3V Power Supply 144 Pin SO-DIMM JEDEC
- D1: 31.75 (1.25") TYP
NOTE: Consult factory for availability of:
- Ro HS pliant products
- Vendor source control options
- Industrial temperature option
DESCRIPTION
The WED3DG7266V is a 64Mx72 synchronous DRAM module which consists of nine 64Mx8 SDRAM ponents in TSOP II package, and one 2Kb EEPROM in an 8 pin TSOP package for Serial Presence Detect which are mounted on a 144 pin SO-DIMM multilayer FR4 Substrate.
PIN CONFIGURATIONS (FRONT SIDE/BACK SIDE)
PINOUT PIN 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 45 47 FRONT VSS DQ0 DQ1 DQ2 DQ3 VCC DQ4 DQ5 DQ6 DQ7 VSS DQMB0 DQMB1 VCC A0 A1 A2 VSS DQ8 DQ9 DQ10 DQ11 VCC DQ12 PIN 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 BACK VSS DQ32 DQ33 DQ34 DQ35 VCC DQ36 DQ37 DQ38 DQ39 VSS DQMB4 DQMB5 VCC A3 A4 A5 VSS DQ40 DQ41 DQ42 DQ43 VCC DQ44 PIN 49 51 53 55 57 59 61 63 65 67 69 71 73 75 77 79 81 83 85 87 89 91 93 95 FRONT DQ13 DQ14 DQ15 VSS CB0 CB1 CLK0 VCC RAS# WE# SO# S1#- NC VSS CB2 CB3 VCC DQ16 DQ17 DQ18 DQ19 VSS DQ20 DQ21 PIN 50 52 54 56 58 60 62 64 66 68 70 72 74 76 78 80 82 84 86 88 90 92 94 96 BACK DQ45 DQ46 DQ47 VSS CB4 CB5 CKE0 VCC CAS# CKE1- A12- NC CLK1 VSS CB6 CB7 VCC DQ48 DQ49 DQ50 DQ51 VSS DQ52 DQ53 PIN 97 99 101 103 105 107 109 111 113 115 117 119 121 123 125 127 129 131 133 135 137 139 141 143
PIN NAMES
BACK DQ54 DQ55 VCC A7 BA0 VSS BA1 A11 VCC DQMB6 DQMB7 VSS DQ56 DQ57 DQ58 DQ59 VCC DQ60 DQ61 DQ62 DQ63 VSS SCL VCC
A0
- A12 BA0-1 DQ0-63 CLK0, CLK1 CB0-7 CKE0 CS0# RAS# CAS# WE# DQM0-7 VCC VSS SDA SCL DNU NC Address Input (Multiplexed) Select Bank Data Input/Output Clock Input Check Bit (Data-In/Data-Out) Clock Enable Input Chip...