

AX5326-4/AX5327-4/AX5328-4 4 態編碼 / 解碼

AX5326-4/AX5327-4/AX5328-4 是一系列的編碼器/解碼器 (發射器/接收器) IC, 以 CMOS 製程製造, 耗電小。AX5326-4 是一顆編碼器, AX5327-4 和 AX5328-4 都是解碼器。AX5326-4 可以和 AX5327-4 或 AX5328-4 配合使用, 為一對編碼器/解碼器 (發射器/接收器)。如果 AX5326-4 和 AX5327-4 配對使用, 則可以將 4-BIT 資料, 從 AX5326-4 送到 AX5327-4, 但是如果 AX5326-4 和 AX5328-4 配對使用, 則無此功能。

AX5326-4 可以接受 11 BIT 的輸入資料, 將此輸入資料編碼之後, 以 SERIAL 方式送出。輸入資料的邏輯狀態, 可以為 0, 1, 第 4 態, 或 OPEN。AX5326-4 的內部線路設計, 可以偵測出此 4 種狀態。

AX5327-4 能夠接受碼及資料, 當接受到有效的碼之後, AX5327-4 會送出一個有效傳輸 VT (VALID TRANSMISSION) 的信號, 並送出其所接收的 4 BIT 資料。

AX5328-4 只能接收碼。當接受到有效的碼之後, AX5328-4 會送出一個有效傳輸 (VALID TRANSMISSION) 的信號。

各種不同的媒體, 如紅外線, 高頻無線電, 超聲波等, 都可當作編碼器與解碼器之間, 資料傳送的媒體。

特點:

- * 工作電壓: 3.5 - 13 伏。
- * 靜態電流小, 消耗功率低。
- * 內含 RC 振盪器。
- * 非常穩定的傳送/接收方式。
- * 自動電源切斷功能。
- * 容易與各種傳輸媒體界面。
- * 只需外接極少零件, 便能構成一個完整的編碼/解碼(發射器/接收器)系統。
- * 最多可以有 4194304 種不同的碼。
- * 用途廣泛, 可用於家庭安全系統, 防盜系統, 車庫/車門控制, 遙控裝置等。

詮華電子股份有限公司
ASLIC MICROELECTRONICS CORP.


Page2

電氣特性：

@ VDD = 12 VOLTS


PARAMETER	SYMBOL	MIN	TYP	MAX	UNIT
OPERATING VOLTAGE	VDD	3.5	5	13	VOLT
STANDBY CURRENT	Istd		1	3	uA
SOURCE CURRENT (VT PIN)	Ioh	2			mA
SINK CURRENT (VT PIN)	Iol	2			mA
SOURCE/SINK CURRENT (A0 -- A11 PINS)	Iin			1	mA
OPERATING TEMP.	Top	-20		70	C
STORAGE TEMP.	Tstr	-40		100	C

腳位及信號描述




腳 位	名 稱	說 明
1	4TH	第四態連接輸出端 A1 - A11 中的任何腳, 都可接到此輸出, 以得到第 4 態編碼方式。
2 -- 8	A1 -- A7	編碼輸入端。 這些腳都是用來做編碼的輸入。任何一腳都可接到 0, 1, 4TH, 或空著不接。
9	VSS	接地。
10	A8 / D0	碼或資料的輸入。
11	A9 / D1	碼或資料的輸入。
12	A10 / D2	碼或資料的輸入。
13	A11 / D3	碼或資料的輸入。
14	TE	啓動編碼及傳送輸入。此為內含 PULL-HIGH 電阻的輸入端。
15, 16	OSC2, OSC1	振盪器外接電阻接端。AX5326-4 內含 RC 振盪器, 只需外接一電阻, 此電阻跨接於 OSC2 和 OSC1。OSC1 是振盪器輸入, OSC2 是振盪器輸出。
17	DOUT	編碼後的 SERIAL DATA 輸出。
18	VDD	正電源。

AX5327-4



腳 位	名 稱	說 明
1	4TH	第 4 態連接輸出端。
2 -- 8	A1 -- A7	編碼輸入端。 這些腳都是用來做編碼的輸入。任何一腳都可接到 0, 1, 4TH, 或空著不接。
9	VSS	接地。
10	D0	從編碼器送來的 FRAME BIT-8 資料。
11	D1	從編碼器送來的 FRAME BIT-9 資料。
12	D2	從編碼器送來的 FRAME BIT-10 資料。
13	D3	從編碼器送來的 FRAME BIT-11 資料。
14	DIN	SERIAL DATA 輸入端。 從編碼器傳送過來的資料, 由此輸入端送入解碼器。
15, 16	OSC1, OSC2	振盪器外接電阻接端。AX5327-4 內含 RC 振盪器, 只需外接一電阻, 此電阻跨接於 OSC2 和 OSC1。osc1 是振盪器輸入, OSC2 是振盪器輸出。
17	VT	有效傳送輸出端。
18	VDD	接正電源。


AX5328-4



腳 位	名 稱	說 明
1	4TH	第 4 態連接輸出端。
2 -- 8	A1 -- A7	編碼輸入端。 這些腳都是用來做編碼的輸入。 。任何一腳都可接到 0, 1, 4TH, 或空著不接。
9	VSS	接地。
10 -- 13	A8 -- A11	編碼輸入端。 這些腳都是用來做編碼的輸入, 任何一腳都可接到 0, 1, 4TH 或 空著不接。
14	DIN	SERIAL DATA 輸入端。 從編碼器傳送過來的資料, 由此 輸入端送入解碼器。
15, 16	OSC1, OSC2	振盪器外接電阻接端。 AX5328-4 內含 RC 振盪器, 只 需外接一電阻, 此電阻跨接於 OSC2 和 OSC1。OSC1 是振盪 器輸入, OSC2 是振盪器輸出。
17	VT	有效傳送輸出端。
18	VDD	接正電源。


傳送資料格式

AX5326-4 可以外接 11 BITS 的輸入資料。這 11 BITS 的資料,叫做一個 FRAME,依應用上的不同,而有不同的解釋。如果 AX5326-4 與 AX5327-4 配對使用,構成一個編碼器/解碼器(發射器/接收器),則 AX5327-4 會將 FRAME 起始的 7 BITS (BIT1 - BIT7) 解釋為碼 (CODE),將後段的 4 BITS (BIT8 - BIT11),解釋為資料 (DATA)。另一方面,如果 AX5326-4 與 AX5328-4 配對使用,則 AX5328-4 會將全部 11 BITS 解釋為碼 (CODE)。



每加一個 LOW PULSE 到 AX5326-4 的 TE 腳。AX5326-4 會將其 A1 - A11 的輸入讀進,加以編碼,然後由 DOUT 腳以 SERIAL 的方式,送出 4 次。每 1 BIT 資料的編碼格式,如下圖所示:

Supposed oscillating frequency is 204.8KHz,the bit formate are as following :



Note : the 12.8KHz CLOCK is the internal operating clock.

傳送 / 接收程序

A) AX5326-4 編碼器及 AX5327-4 解碼器

本節描述 AX5326-4 當編碼器, AX5327-4 當解碼器時, 編碼器與解碼器之間的動作情形。在此應用中, 可將 4 BITS 的資料, 由編碼器送到解碼器。閱讀本節時, 請參照應用線路圖。

- 1) 將 AX5326-4 的 A1 - A7 輸入, 依所需的碼, 接到 VSS, VDD, 4TH 腳, 或空著不接。如此可得到 $4^{*}7 = 16384$ 種不同的編碼方式。
- 2) 將所要傳送的 4 BIT 資料, 加到 AX5326-4 的 D0 - D3 的輸入邏輯狀態可以為 0 或 1。
- 3) 將與 AX5326-4 相同的碼, 加到 AX5327-4 的 A1 - A7 編碼輸入。
- 4) 然後, 加一個 LOW PULSE 到 AX5326-4 編碼器的 TE (傳輸啓動) 輸入端, 這個 LOW PULSE 觸發 AX5326-4 內含的 RC 振盪器開始振盪。RC 振盪器開始振盪以後, AX5326-4 會讀進外接的碼及 4 BIT 資料, 以前節所述編碼方式, 加以編碼, 然後由其 DOUT 傳送出去。編碼以後的 A1, 首先被傳送出去。每加一個 LOW PULSE 到 TE 腳, 由碼 (CODE) 及 4 BIT 資料所組成的 FRAME, 會被傳送出去 4 次。爲了要傳送正確, 加於 TE 腳的 LOW PULSE 寬度, 需高於 5 us, 只要 TE 腳一直被保持在 LOW, 則 FRAME 會一直被送出去。

AX5326-4 編碼後的資料送出時序, 請參照 AX5326-4 編碼器 (發射器) 時序圖。

- 5) AX5327-4 在連續接到兩組有效的碼之後 (也就是說, AX5327-4 所接到的 A1 - A7, 有連續兩次相同), 就會將其 VT 腳提昇至 HIGH, 並將接收到的 D0 - D3 鎖住之後, 由 D0 - D3 腳送出。每當 AX5327-4 連續接到兩組有效的碼, 就會將新接收到的 D0 - D3 鎖住, 並送至其 D0 - D3 腳輸出。只要一直接收到有效的 CODE, 則 VT 腳就會一直停留在 HIGH。

B) AX5326-4 編碼器及 AX5328-4 解碼器

本節描述 AX5326-4 當編碼器, AX5328-4 當解碼器時, 編碼器與解碼器之間的動作情形。在此應用中, 無法將資料由編碼器傳送到解碼器, 但可得到更多的碼。

閱讀本節時, 請參照應用線路圖。

- 1) 將 AX5326-4 的 A1 - A11 輸入, 依所需的碼, 接到 VSS, VDD, 4TH 腳, 或空著不接。如此可得到 $4^{**} 11 = 4194304$ 種不同的碼。編碼的方式, 前已述及。
- 2) 將與 AX5326-4 相同的碼, 接到 AX5328-4 的編碼輸入。
- 3) 然後, 加一個 LOW PULSE 到 AX5326-4 編碼的 TE (傳輸啟動) 輸入端, 這個 LOW PULSE 觸發 AX5326-4 內含的 RC 振盪器開始振盪, 並讀進其外接的 A1 - A11 輸入碼。AX5326-4 將 A1 - A11 讀入之後, 便加以編碼, 並由其 DOUT 送出 4 次。編碼後的 A1, 首先被送出去。

請參照 AX5326-4 編碼器 (發射器) 時序圖。

- 4) AX5328-4 在連續接到兩組有效的碼之後 (也就是說, AX5328-4 所接到的 A1 - A11, 與其本身的 A1 - A11, 有連續兩次相同), 就會將其 VT (VALID TRANSMISSION) 腳提昇至 HIGH。AX5328-4 只要一直接收到有效的碼, 就會將其 VT 腳一直保持在 HIGH。

RC 振盪器

AX5326-4/AX5327-4/AX5328-4 都內含有 RC 振盪線路, 只需外接一個 5% 精確度的電阻即可。電阻值決定振盪頻率, 例如, 外接電阻是 80 KOHM 的話, 振盪頻率約為 200 KHZ。

使用者可依其應用上的需要, 選擇一適當的電阻值, 但是, 編碼器與解碼器, 必需用相同的電阻值。電阻值與振盪頻率間的關係, 請參照 OSC ANALYSIS DIAGRAM。

POWER-ON-RESET


加上電源之後, AX5326-4/AX5327-4/AX5328-4 內部的 POWER-ON-RESET 線路, 會將輸出腳, 定於下述邏輯狀態。

- A) AX5326-4
DOUT 腳會停留在高阻抗 (LOGIC LOW) 狀態。
- B) AX5327-4
VT 腳及 D0 - D3 腳, 停留在 LOW。
- C) AX5328-4
VT 腳會停留在 LOW。

包裝



本公司提供 18-PIN DIP 包裝的 AX5326-4/AX5327-4/AX5328-4, 也可依客戶需要, 提供其它不同形式的封裝。

AX5326-4 編碼器 (發射器) 時序圖




- NOTE :** 1) A frame needs a total of (1.92+8.32) ms to transmit.
 So, each transmission needs : (1.92 + 8.32) x 4 = 40.96 ms .
- 2) The above timing diagram is not proportional in time-scale .

功能方塊圖




介面電路圖


1) 4TH output. (AX5326-4, AX5327-4, AX5328-4)




2) A1 -- A7, A8 / D0 -- A11 / D3 inputs. (AX5326-4)
A1 -- A11 inputs. (AX5327-4, AX5328-4)




3) TE inputs. (AX5326-4)
DIN input. (AX5327-4, AX5328-4)




4) DOUT output. (AX5326-4)




5) D0 -- D3 outputs. (AX5327-4)




6) VT output. (AX5327-4, AX5328-4)




OSC ANALYSIS DIAGRAM



AX5326-4/AX5328-4 TYPICAL APPLICATION DIAGRAM




AX5326-4/AX5327-4 TYPICAL APPLICATION DIAGRAM



NOTE :For better operation, it is recommended that a 1 uF electrolytic capacitor be added between VDD and VSS pins .

AX5326-4/AX5327-4 APPLICATION DIAGRAM



AX5326-4 TIMING DIAGRAM

