

開発ニュース No.2401A とさしかえてください。

☎

## LC7880, 7880M — C MOS LSI デジタルオーディオ用 16ビット D/A変換器

LC7880: DLS-DACは デジタル・オーディオ用 16ビット C MOS D/A変換器で 抵抗ストリング、PWM (パルス幅変調)、レベル・シフトを併用したダイナミック・レベル・シフト変換方式を用いている。

- 特長
- ・ 2<sup>1</sup>S コンプリメントコード対応。
  - ・ 2チャンネル分のD/A変換器内蔵。
  - ・ CH1, CH2 同相出力可能。
  - ・ 最大変換周波数: 88.2kHz (オーバ・サンプリング対応)。
  - ・ CD用DSP/LSI, LC7860 (当社製) と 直接インタフェース可能。
  - ・ ディグリッチ回路不要。
  - ・ S1ゲート C MOS プロセス (低消費電力)。
  - ・ 5V単一電源。


絶対最大定格 /  $T_a = 25^\circ\text{C}$ ,  $V_{SS} = 0\text{V}$

			unit
最大電源電圧	$V_{DD\ max}$	-0.3~7.0	V
入力電圧	$V_{IN}$	-0.3~ $V_{DD}+0.3$	V
出力電圧	$V_{OUT}$	-0.3~ $V_{DD}+0.3$	V
動作周囲温度	$T_{opg}$	-30~+75	°C
保存周囲温度	$T_{stg}$	-40~+125	°C


許容動作範囲 /  $T_a = 25^\circ\text{C}$

		min	typ	max	unit
電源電圧	$V_{DD}$	4.5	5.0	5.5	V
基準"Hレベル電圧	$V_{refH}$	$V_{DD}-0.5$		$V_{DD}$	V
基準"Lレベル電圧	$V_{refL}$	0		0.5	V
入力"Hレベル電圧	$V_{IH}$	2.2	$V_{DD}+0.3$		V
入力"Lレベル電圧	$V_{IL}$	-0.3		0.8	V
動作周囲温度	$T_{opg}$	-30		+75	°C

外形図 3021B-020S1C [LC7880]  
(unit: mm)



外形図 3036B-0201C [LC7880M]  
(unit: mm)




※これらの仕様は、改良などのため変更することがあります。

# LC7880,7880M

電気的特性 /  $T_a=25^\circ\text{C}$ ,  $V_{DD}=5.0\text{V}$  (測定回路は応用回路例(1)に準ずる)

		min	typ	max	unit
分解能	RES		16		ビット
変換周期	$f_s$			88.2	kHz
全高調波ひずみ率	THD1	1kHz, レベル: 0dB	0.04	0.09	%
	THD2	1kHz, レベル: -20dB	0.13	0.25	%
クロストーク	C-T	1kHz, レベル: 0dB	-85		dB
信号対雑音比	S/N		92		dB
消費電力	$P_d$		15	35	mW

## 等価回路ブロック図



## 各端子の機能説明


ピン番号	名称	機能・動作の説明
1	CH1OUT	CH1OUT出力端子 (LC7860対応時 R-ch出力)
2	VrefH	基準電圧“H”入力端子
3	NC	NO CONNECTION
4	VDD	電源電圧端子 +5V
5	WCLK2	ワードクロック2入力端子。 IF=“L”レベルの時 WCLK2の立下りを使い デジタルオーディオデータのCH1データをラッチする内部信号を作っている。 IF=“H”レベルの時は WCLK2を“L”レベルにする必要がある。
6	LRCK	LRクロック入力端子。 入力デジタルオーディオデータの CH1, CH2を示す。 LRCK=“H”レベルの時 CH1 LRCK=“L”レベルの時 CH2 に対応する。
7	WCLK1	ワードクロック入力端子。 IF=“L”レベルの時 WCLK1の立下りを使い デジタルオーディオデータのCH2データをラッチする内部信号を作っている。 IF=“H”レベルの時は WCLK1の立下りを使い CH1, CH2両チャンネルのデータをラッチする内部信号を作っている。
8	DATA	デジタルオーディオデータ入力端子。 IF=“L”レベルの時 LSB側からビットシリアルで入力される。 IF=“H”レベルの時 MSB側からビットシリアルで入力される。
9	BCLK	ビットクロック端子。 デジタルオーディオデータをビットシリアルにLSI内部に読み込むためのクロック および PWMDACのクロックである。

# LC7880,7880M


前ページから続く。

ピン番号	名称	機能・動作の説明
10	VDD	電源電圧端子。 +5V
11	TSTOUT	テスト用出力端子。 通常は オープンしておく。
12	TST1	テスト用入力端子。
13	TST2	通常は GNDに接続する。
14	IF	インタフェース切替え端子。 デジタルオーディオデータの入力形式が IF="L"レベルの時 LSBファースト、 IF="H"レベルの時 MSBファースト になる。
15	GND	GND端子。
16	VrefL	基準電圧"L"入力端子。
17	GND	GND端子。
18	NC	NO CONNECTION
19		
20	CH2OUT	CH2OUT出力端子(LC7860対応時、L-ch出力)

タイミングチャート 1



タイミングチャート 2



## 動作説明

## (1) デジタルオーディオデータの呼び込み

デジタルオーディオデータは 16ビットのシリアル信号で 2の補数形式(2's Complement)である。LC7880は デジタルオーディオデータのMSBファースト、LSBファーストの2形式に対応し その切替えは IF端子によって行なわれる。

DATA端子より入力されたデータは CH1, CH2独立に内蔵している2つのD/A変換回路のCH1 Latch, CH2 Latchに時分割に入力される。

## ① LSBファースト対応時(IF="L"レベル) タイミングチャート1参照

デジタルオーディオデータは LSBからビットクロック(BCLK)の立下りに同期して DATA端子より S/POLジスタにとり込まれる(データの変化はBCLKの立上りである)。CH1のデータはワードクロック2(WCLK2)の立下りを利用して CH1 Latchにとり込まれる(この時 LRCKは "H"レベルにする必要がある)。CH2のデータはワードクロック1(WCLK1)の立下りを利用して CH2 Latchにとり込まれる(この時 LRCKは "L"レベルにする必要がある)。

## ② MSBファースト対応時(IF="H"レベル) タイミングチャート2参照

デジタルオーディオデータは MSBからBCLKの立上りに同期して DATA端子よりS/POLジスタにとり込まれる(データの変化は BCLKの立下りである)。WCLK1の立下りを利用して データはLatchにとり込まれる。データの割りあては LRCKが"L"レベルの時 CH2のデータが CH2 Latchにとり込まれ LRCKが"H"レベルの時 CH1のデータが CH1 Latch にとり込まれる。

## (2) 変換動作(図1参照)

LC7880は CH1, CH2それぞれ独立に D/A変換回路を内蔵している。その変換方式はどちらも同じで抵抗ストリングによるD/A変換(R-String DAC)、PWM(パルス幅変調)によるD/A変換(PWM DAC)、レベルシフトによるD/A変換(Level Shift DAC)を併用したタイムミックレベルシフト変換方式を用いている。

16ビットのデジタルオーディオデータ(D15~D0)は Latch後  
 上位 8ビットのデータ(D15~D8)は R-String DACへ  
 中位 4ビットのデータ(D7~D4)は PWM DACへ  
 下位 4ビットのデータ(D3~D0)は Level Shift DACへ  
 入力される。

DATA端子より時分割で入力されたCH1, CH2のデジタルオーディオデータは D/A変換後 CH1OUT端子, CH2OUT端子より同相で出力される。

## ① R-String DAC

256(=2<sup>8</sup>)個の単位抵抗:Rを直列接続させ その両端に印加された電位を256等分に分圧する8ビットD/A変換回路である。上位8ビットのデータ(D15~D8)の値に応じて分圧された電位の中の隣接2電位V2, V1をスイッチング回路により PWM DACへ出力する。

この時

$$V2 - V1 = (VH - VL) / 256 \text{ となる。}$$

## ② PWM DAC

R-String DACより出力されたV2, V1の2電位の間を PWM(パルス幅変調)により16分割する4ビットのD/A変換回路である。中位4ビットのデータ(D7~D4)の値に応じて V2, V1のいずれか一方の電位をCH2OUT端子(CH1OUT端子)に出力する。PWMのクロックは BCLKを用いており 変換周波数とBCLKの周波数との関係は 次ページの表1のようになる。

表1 変換周波数とBCLKの周波数

IF端子	変換周波数	BCLKの周波数
"L"レベル	44.1kHz	2.1609MHz
"L"レベル	88.2kHz	4.3218MHz
"H"レベル	44.1kHz	2.1168MHz
"H"レベル	88.2kHz	4.2336MHz

注1. PWMは 1回の変換周期に3サイクル行なう。  
 注2. IF端子="L"レベルの時は 1回の変換周期中1クロック期間は HI-Zとなる。

③Level Shift DAC

可変抵抗VRH、VRLを R-String DACの抵抗の両端に直列接続させ 4ビットのD/A変換回路を実現している。下位4ビットのデータ(D3~D0)の値に応じて 可変抵抗VRH、VRLは以下のように変化する。

- 1) データの値によらず(VRH+VRL)は一定である。
- 2) データの値に応じて VRH、VRLは  $0 \sim 15R/256$  (RはR-String DACの単位抵抗値)の範囲で R/256のステップで変化する。これにより R-String DACの出力  $V2, V1$ はそれぞれ下位 4ビットのデータ(D3~D0)の値に応じて  $0 \sim 15 \times \Delta V / 256$  ( $\Delta V = (VH - VL) / 256$ )の範囲で  $\Delta V / 256$ のステップで変化する。






図1. LC7880のD/A変換方式

応用回路例


(1)



(2) 出力をカットする場合



(3) 単一5V電源で使用する場合



NOTE

- ① 1, 20pinは出力インピーダンスが高い(数kΩ程度)ので ノイズ対策をすること。
- ② 2, 4, 10pinには GND間にノイズ対策コンデンサを接続すること。また 低インピーダンス, 高安定度の電源を印加すること。

この資料の応用回路および回路定数は一例を示すもので、量産セットとしての設計を保証するものではありません。またこの資料は正確かつ信頼すべきものであると確信しておりますが、その使用にあたってはお客様の工業所有権その他の権利の実施に対する保証を行なうものではありません。

The application circuit diagrams and circuit constants herein are included as an example and provide no guarantee for designing equipment to be mass-produced. The information herein is believed to be accurate and reliable. However, no responsibility is assumed by SANYO for its use, nor for any infringements of patents or other rights of third parties which may result from its use.