



LC876764C LC876756C LC876748C

CMOS LSI
ROM64k/56k/48kバイト, RAM1536バイト内蔵
8ビット1チップマイクロコンピュータ

概要

LC876764C/56C/48C は、最小バスサイクル 100ns で動作する CPU 部を中心にして、64k/56k/48k バイト ROM, 1536 バイト RAM, 蛍光表示管 (VFD) 自動表示コントローラ・ドライバ, 16 ビットタイマ/カウンタ (8 ビット分割可), 16 ビットタイマ/カウンタ (8 ビット分割可, 8 ビット PWM 可), プリスケアラ付き 8 ビットタイマ×4, 時計用ベースタイマ, 高速クロックカウンタ, システムクロック分周機能, 自動転送機能付き同期式 SIO, 非同期/同期式 SIO, 8 ビット 14 チャンネル AD コンバータ, 小信号検出, 21 要因 10 ベクタ割り込み機能等を 1 チップに集積した 8 ビットマイクロコンピュータです。

特長

ROM

- ・ 65536 × 8 ビット (LC876764C)
- ・ 57344 × 8 ビット (LC876756C)
- ・ 49152 × 8 ビット (LC876748C)

RAM

- ・ 1536 × 9 ビット (LC876764C/56C/48C)

最小バスサイクルタイム

- ・ 100ns (10MHz)

(注) バスサイクルタイムは ROM の読み出し速度を表します。

最小命令サイクルタイム (t_{CYC})

- ・ 300ns (10MHz)

- 本書記載の製品は、極めて高度の信頼性を要する用途 (生命維持装置、航空機のコントロールシステム等、多大な人的・物的損害を及ぼす恐れのある用途) に対応する仕様にはなっておりません。そのような場合には、あらかじめ三洋電機販売窓口までご相談下さい。
- 本書記載の規格値 (最大定格、動作条件範囲等) を瞬時たりとも越えて使用し、その結果発生した機器の欠陥について、弊社は責任を負いません。

ポート

- ・ノーマル耐圧入出力ポート
1ビット単位で入出力指定可能 20 (P1n, P70 ~ P73, P8n)
- ・最大 15V 耐圧入出力ポート
4ビット単位で入出力指定可能 8 (P0n)
(ただし、Nチャネルオープンドレイン出力時はビット単位で入力できます)。
1ビット単位で入出力指定可能 8 (P3n)
- ・ノーマル耐圧入力専用ポート (発振兼用) 2 (XT1, XT2)
- ・蛍光表示管 (VFD) 駆動ポート
デジット用大電流出力 9 (S0/T0 ~ S8/T8)
デジット/セグメント用大電流出力 7 (S9/T9 ~ S15/T15)
デジット/セグメント用出力 8 (S16 ~ S23)
セグメント用出力 28 (S24 ~ S51)

兼用機能

- 入出力ポート 12 (PFn, PG0 ~ PG3)
- 入力ポート 24 (PCn, PDn, PEn)
- ・発振専用ポート 2 (CF1, CF2)
- ・リセット端子 1 (RES)
- ・電源端子 6 (VSS1 ~ VSS2, VDD1 ~ VDD4)

VFD 自動表示コントローラ

- プログラマブルなセグメント/デジット出力パターン
- セグメント/デジット用波形出力の切り換えが可能
(デジット用波形出力可能端子数: 9 ~ 24 本)
- 大電流が必要な VFD に対して並列駆動可能
- 16 段階ディマ-機能内蔵

小信号検出 (マイク信号等)

- 一定レベル以上の振幅を持つパルスをカウント
- 2 ビットのカウンタ

タイマ

- ・タイマ 0: キャプチャレジスタ付きの 16 ビットのタイマ/カウンタ
モード 0: 8 ビットプログラマブルプリスケ-ラ付 8 ビットタイマ
(8 ビットキャプチャレジスタ付) × 2 チャンネル
モード 1: 8 ビットプログラマブルプリスケ-ラ付 8 ビットタイマ
(8 ビットキャプチャレジスタ付) + 8 ビットカウンタ (8 ビットキャプチャレジスタ付)
モード 2: 8 ビットプログラマブルプリスケ-ラ付 16 ビットタイマ
(16 ビットキャプチャレジスタ付)
モード 3: 16 ビットカウンタ (16 ビットキャプチャレジスタ付)
- ・タイマ 1: PWM/トグル出力可能な 16 ビットのタイマ/カウンタ
モード 0: 8 ビットタイマ (トグル出力付) + 8 ビットタイマ/カウンタ (トグル出力付)
モード 1: 8 ビット PWM × 2 チャンネル
モード 2: 16 ビットタイマ/カウンタ (トグル出力付) (下位 8 ビットからもトグル出力可能)
モード 3: 16 ビットタイマ (トグル出力付) (下位 8 ビットは PWM として使用可能)

次ページへ続く。

前ページより続く。

- ・タイマ4: 6ビットプリスケアラ付8ビットタイマ
- ・タイマ5: 6ビットプリスケアラ付8ビットタイマ
- ・タイマ6: 6ビットプリスケアラ付8ビットタイマ
- ・タイマ7: 6ビットプリスケアラ付8ビットタイマ

・ベースタイマ

クロックは、サブクロック(32.768kHz 水晶発振), システムクロック, タイマ0のプリスケアラ出力から選択できる。

5種類の時間での割り込み発生が可能

高速クロックカウンタ

最高 20MHz のクロックをカウントできる(メインクロック 10MHz 使用時)

リアルタイム出力

シリアルインタフェース

- ・SI00: 8ビット同期式シリアルインタフェース

LSB 先頭/MSB 先頭切換え可能

8ビットボーレートジェネレータ内蔵(最大転送クロック周期 4/3tCYC)

連続自動データ通信(1~256ビット)

- ・SI01: 8ビット非同期/同期式シリアルインタフェース

モード0: 同期式8ビットシリアル I_O(2線式または3線式, 転送クロック 2~512tCYC)

モード1: 非同期シリアル I_O(半二重, データ8ビット, ストップビット1, ボーレート 8~2048tCYC)

モード2: バスモード1(スタートビット, データ8ビット, 転送クロック 2~512tCYC)

モード3: バスモード2(スタート検出, データ8ビット, ストップ検出)

ADC: 8ビット×14チャンネル

リモコン受信回路(P73/INT3/T0IN 端子と共用)

ノイズ除去機能(ノイズ除去フィルタの時定数選択 1/32/128tCYC)

ウォッチドッグタイマ

RC 外付けによるウォッチドッグタイマ

割り込み, リセットの選択可能

割り込み: 21 要因, 10 ベクタ

割り込みは低レベル(L), 高レベル(H), 最高レベル(X)の3レベルの多重割り込み制御。割り込み処理中に、同一レベルまたは下位のレベルの割り込み要求が入っても、受け付けられません。

2つ以上のベクタアドレスへの割り込み要求が同時に発生した場合、レベルの高いものが優先されます。また、同一レベルでは、飛び先ベクタアドレスの小さい方の割り込みが優先されま

す。

次ページへ続く。

前ページより続く。

No.	ベクタ	選択レベル	割り込み要因
1	00003H	X または L	INT0
2	0000BH	X または L	INT1
3	00013H	H または L	INT2/T0L/INT4
4	0001BH	H または L	INT3/ベースタイマ/INT5
5	00023H	H または L	T0H
6	0002BH	H または L	T1L/T1H
7	00033H	H または L	SI00
8	0003BH	H または L	SI01
9	00043H	H または L	ADC/MIC/T6/T7
10	0004BH	H または L	VFD 自動表示コントローラ/ポート 0/T4/T5

- ・優先レベル X>H>L ・同一レベルではベクタアドレス小さいものの優先

サブルーチンスタックレベル：最大 768 レベル(スタックは RAM の中に設定)

高速乗除算命令

- ・ 16 ビット×8 ビット (実行時間 5tCYC)
- ・ 24 ビット×16 ビット (実行時間 12tCYC)
- ・ 16 ビット÷8 ビット (実行時間 8tCYC)
- ・ 24 ビット÷16 ビット (実行時間 12tCYC)

発振回路

- ・ RC 発振回路(内蔵) : システムクロック用
- ・ CF 発振回路 : システムクロック用,Rf 内蔵
- ・ 水晶発振回路 : 低速システムクロック用,Rd,Rf 外付け
- ・ 周波数可変 RC 発振回路(内蔵) : システムクロック用

システムクロック分周機能

- ・ 低消費電流動作可能
最小命令サイクルタイムで 300ns,600ns,1.2μs,2.4μs,4.8μs,9.6μs,19.2μs,38.4μs,76.8μs の
選択可能(メインクロック 10MHz 使用時)

スタンバイ機能

- ・ HALT モード：命令実行停止,周辺回路動作継続
(VFD 表示機能およびシリアル転送の一部機能は停止します)
発振の停止は自動的には行いません。
システムリセットまたは割り込みの発生により解除。

- ・ HOLD モード：命令実行停止,周辺回路動作停止
CF 発振,RC 発振,水晶発振のいずれも自動的に停止します。
HOLD モードを解除するには、次の 3 つの方法があります。
1)リセット端子に「L」レベルを入力する。
2)INT0,INT1,INT2,INT4,INT5の少なくとも 1 つの端子に指定されたレベルを入力する。
3)ポート 0 で割り込み要因が成立する。

次ページへ続く。

LC876764C/56C/48C

前ページより続く。

- X'tal HOLD モード：命令実行停止，ベースタイマ以外の周辺回路動作停止
CF 発振，RC 発振は、自動的に停止します。
水晶発振は、突入時の状態を維持します。
X'tal HOLD モードを解除するには、次の 4 つの方法があります。
 - 1) リセット端子に「L」レベルを入力する。
 - 2) INT0, INT1, INT2, INT4, INT5 の少なくとも 1 つの端子に指定されたレベルを入力する。
 - 3) ポート 0 で割り込み要因が成立する。
 - 4) ベースタイマ回路で割り込み要因が成立する。

出荷形態

- QIP100E


開発ツール

- エバチップ : LC876093
- エミュレータ : EVA62S + ECB876600 + SUB876700 + POD100QFP
: ICE-B877300 + SUB876700 + POD100QFP
- フラッシュ ROM 版 : LC87F67C8A

外形図


unit:mm

3151A



LC876764C/56C/48C

ピン配置図




Top view

SANYO:QIP100E

LC876764C/56C/48C

システムブロック図



LC876764C/56C/48C

端子機能表

端子名	入出力	機能説明	オプション																														
V _{SS1} , V _{SS2}	-	電源の - 端子	なし																														
V _{DD1} , V _{DD2} V _{DD3} , V _{DD4}	-	電源の + 端子	なし																														
FIX0	-	テスト用端子 ユーザ使用時は V _{SS} にショートして下さい。(注1)	なし																														
PORT0 P00 ~ P07	入出力	<ul style="list-style-type: none"> ・8ビットの入出力ポート ・4ビット単位の入出力指定可能 ・4ビット単位のパルアップ抵抗 ON/OFF 可能 ・HOLD 解除入力 ・ポート0 割り込み入力 ・Nチャンネルオープンドレイン出力時は 15V 耐圧 	あり																														
PORT1 P10 ~ P17	入出力	<ul style="list-style-type: none"> ・8ビットの入出力ポート ・1ビット単位の入出力指定可能 ・1ビット単位のパルアップ抵抗 ON/OFF 可能 ・兼用機能 P10: S100 データ出力 P11: S100 データ入力/バス入出力 P12: S100 クロック入出力 P13: S101 データ出力 P14: S101 データ入力/バス入出力 P15: S101 クロック入出力 P16: タイマ 1 PWM 出力 P17: タイマ 1 PWMH 出力/ブザー出力 	あり																														
PORT3 P30 ~ P37	入出力	<ul style="list-style-type: none"> ・8ビットの入出力ポート ・1ビット単位の入出力指定可能 ・1ビット単位のパルアップ抵抗 ON/OFF 可能 ・Nチャンネルオープンドレイン出力時は 15V 耐圧 ・兼用機能 P30 ~ P33: INT4 入力/HOLD 解除入力/タイマ 1 イベント入力 /タイマ 0L キャプチャ入力/タイマ 0H キャプチャ入力 P34 ~ P37: INT5 入力/HOLD 解除入力/タイマ 1 イベント入力 /タイマ 0L キャプチャ入力/タイマ 0H キャプチャ入力 ・インタラプト受付形式 <table border="1" style="margin-left: 20px; border-collapse: collapse; text-align: center;"> <thead> <tr> <th></th> <th>立ち上がり</th> <th>立ち下がり</th> <th>立ち上がり & 立ち下がり</th> <th>Hレベル</th> <th>Lレベル</th> </tr> </thead> <tbody> <tr> <td>INT4</td> <td></td> <td></td> <td></td> <td style="text-align: center;">×</td> <td style="text-align: center;">×</td> </tr> <tr> <td>INT5</td> <td></td> <td></td> <td></td> <td style="text-align: center;">×</td> <td style="text-align: center;">×</td> </tr> </tbody> </table>		立ち上がり	立ち下がり	立ち上がり & 立ち下がり	Hレベル	Lレベル	INT4				×	×	INT5				×	×	あり												
	立ち上がり	立ち下がり	立ち上がり & 立ち下がり	Hレベル	Lレベル																												
INT4				×	×																												
INT5				×	×																												
PORT7 P70 ~ P73	入出力	<ul style="list-style-type: none"> ・4ビットの入出力ポート ・1ビット単位の入出力指定可能 ・1ビット単位のパルアップ抵抗 ON/OFF 可能 ・兼用機能 P70: INT0 入力/HOLD 解除入力/タイマ 0L キャプチャ入力 /ウォッチドッグタイマ用出力 P71: INT1 入力/HOLD 解除入力/タイマ 0H キャプチャ入力 P72: INT2 入力/HOLD 解除入力/タイマ 0 イベント入力 /タイマ 0L キャプチャ入力/高速クロックカウンタ入力 P73: INT3 入力(ノイズフィルタ付入力) /タイマ 0 イベント入力/タイマ 0H キャプチャ入力 AD 変換入力ポート: AN8(P70), AN9(P71), AN12(P72), AN13(P73) ・インタラプト受付形式 <table border="1" style="margin-left: 20px; border-collapse: collapse; text-align: center;"> <thead> <tr> <th></th> <th>立ち上がり</th> <th>立ち下がり</th> <th>立ち上がり & 立ち下がり</th> <th>Hレベル</th> <th>Lレベル</th> </tr> </thead> <tbody> <tr> <td>INT0</td> <td></td> <td></td> <td style="text-align: center;">×</td> <td></td> <td></td> </tr> <tr> <td>INT1</td> <td></td> <td></td> <td style="text-align: center;">×</td> <td></td> <td></td> </tr> <tr> <td>INT2</td> <td></td> <td></td> <td></td> <td style="text-align: center;">×</td> <td style="text-align: center;">×</td> </tr> <tr> <td>INT3</td> <td></td> <td></td> <td></td> <td style="text-align: center;">×</td> <td style="text-align: center;">×</td> </tr> </tbody> </table>		立ち上がり	立ち下がり	立ち上がり & 立ち下がり	Hレベル	Lレベル	INT0			×			INT1			×			INT2				×	×	INT3				×	×	なし
	立ち上がり	立ち下がり	立ち上がり & 立ち下がり	Hレベル	Lレベル																												
INT0			×																														
INT1			×																														
INT2				×	×																												
INT3				×	×																												

次ページへ続く。

LC876764C/56C/48C

前ページより続く。

端子名	入出力	機能説明	オプション
PORT8 P80 ~ P87	入出力	<ul style="list-style-type: none"> ・8ビットの入出力ポート ・1ビット単位の入出力指定可能 ・兼用機能 AD変換入力ポート：AN0 ~ AN7 小信号検出入力ポート：MICIN(P87) 	なし
S0/T0 ~ S8/T8	出力	<ul style="list-style-type: none"> ・蛍光表示管(VFD)表示コントローラ デジット用大電流出力 (セグメント出力として使用可) 	なし
S9/T9 ~ S15/T15	出力	<ul style="list-style-type: none"> ・蛍光表示管(VFD)表示コントローラ セグメント/デジット用大電流出力 	なし
S16 ~ S23	入出力	<ul style="list-style-type: none"> ・蛍光表示管(VFD)表示コントローラ セグメント/デジット用出力 ・兼用機能 高耐圧入力ポート：PC0 ~ PC7 	なし
S24 ~ S31	入出力	<ul style="list-style-type: none"> ・蛍光表示管(VFD)表示コントローラ セグメント用出力 ・兼用機能 高耐圧入力ポート：PD0 ~ PD7 	なし
S32 ~ S39	入出力	<ul style="list-style-type: none"> ・蛍光表示管(VFD)表示コントローラ セグメント用出力 ・兼用機能 高耐圧入力ポート：PE0 ~ PE7 	なし
S40 ~ S47	入出力	<ul style="list-style-type: none"> ・蛍光表示管(VFD)表示コントローラ セグメント用出力 ・兼用機能 高耐圧入出力ポート：PF0 ~ PF7 	なし
S48 ~ S51	入出力	<ul style="list-style-type: none"> ・蛍光表示管(VFD)表示コントローラ セグメント用出力 ・兼用機能 高耐圧入出力ポート：PG0 ~ PG3 	なし
$\overline{\text{RES}}$	入力	リセット端子	なし
XT1	入力	<ul style="list-style-type: none"> ・32.768kHz 水晶発振子用入力端子 ・兼用機能 汎用入力ポート 使用しない場合はV_{DD1}に接続してください。 AD変換入力ポート：AN10 	なし
XT2	入出力	<ul style="list-style-type: none"> ・32.768kHz 水晶発振子用出力端子 ・兼用機能 汎用入力ポート 使用しない場合は、発振仕様にしてオープンにしてください。 AD変換入力ポート：AN11 	なし
CF1	入力	セラミック発振子用入力端子	なし
CF2	出力	セラミック発振子用出力端子	なし

注1：LC876700 シリーズは、LC876500、LC876600 シリーズ用の基板にそのまま実装可能です。
 その際、FIX0 端子には蛍光表示管負電源電圧（マイナス電圧）がかかりますが問題ありません。

LC876764C/56C/48C


ポート出力形態

ポートの出力形態とプルアップ/プルダウン抵抗の有無を以下に示します。
尚、入出力ポートでのデータの読み込みは、ポートが出力モード時でも可能です。

ポート名	オプション 切換え単位	オプション 種類	出力形式	プルアップ抵抗	プルダウン 抵抗
P00 ~ P07	1 ビット 単位	1	CMOS	プログラマブル(注 1)	-
		2	15V 耐圧 Nch-オープンドレイン	なし	-
P10 ~ P17	1 ビット 単位	1	CMOS	プログラマブル	-
		2	Nch-オープンドレイン	プログラマブル	-
P30 ~ P37	1 ビット 単位	1	CMOS	プログラマブル	-
		2	15V 耐圧 Nch-オープンドレイン	なし	-
P70	-	なし	Nch-オープンドレイン	プログラマブル	-
P71 ~ P73	-	なし	CMOS	プログラマブル	-
P80 ~ P87	-	なし	Nch-オープンドレイン	なし	-
S0/T0 ~ S15/T15 S16 ~ S51	-	なし	高耐圧 Pch-オープンドレイン	-	なし
XT1	-	なし	入力専用	なし	-
XT2	-	なし	32.768kHz 水晶発振子用出力	なし	-

注 1 : ポート 0 のプログラマブルプルアップ抵抗は、4 ビット単位 (P00 ~ 03, P04 ~ 07) の制御になります。

- *1 V_{DD1} 端子に入るノイズを小さくし、バックアップ時間を長くするために、次のように接続してください。
V_{SS1} 端子と V_{SS2} 端子は必ず電氣的にショートしてください。



- *2 内部メモリの保持電源は V_{DD1} ですが、V_{DD2} をバックアップしない場合、HOLD バックアップ時のポートの「H」レベル出力は不定となり、入力バッファに貫通電流が流れてバックアップ時間が短くなります。
HOLD バックアップ時はポートの状態が「L」レベルになるように設定してください。

LC876764C/56C/48C

絶対最大定格/Ta=25 , VSS1=VSS2=0V

項目	記号	適用端子・備考	条件	規格				unit
				VDD[V]	min	typ	max	
最大電源電圧	VDD max	VDD, VDD2, VDD3, VDD4	VDD1=VDD2=VDD3=VDD4		- 0.3	~	+ 7.0	V
入力電圧	VI(1)	・XT1, XT2 ・CF1 ・RES			- 0.3	~	VDD + 0.3	
	VI(2)	FIX0			VDD - 45	~	VDD + 0.3	
出力電圧	VO(1)	S0/T0 ~ S15/T15			VDD - 45	~	VDD + 0.3	
入出力電圧	VI0(1)	・CMOS 出力の ポート 0, 3 ・ポート 1 ・ポート 7 ・ポート 8			- 0.3	~	VDD + 0.3	
	VI0(2)	オープンドレイン 出力のポート 0, 3			- 0.3	~	15	
	VI0(3)	S16 ~ S51			VDD - 45	~	VDD + 0.3	
高レベル出力電流	ピーク出力電流	IOPH(1)	ポート 0, 1, 3	・CMOS 出力 ・適用 1 端子当り		- 10		mA
		IOPH(2)	ポート 71, 72, 73	適用 1 端子当り		- 3		
		IOPH(3)	S0/T0 ~ S15/T15	適用 1 端子当り		- 30		
		IOPH(4)	S16 ~ S51	適用 1 端子当り		- 15		
	合計出力電流	ΣIOAH(1)	ポート 0	適用全端子合計		- 30		
		ΣIOAH(2)	ポート 1, 3	適用全端子合計		- 30		
		ΣIOAH(3)	ポート 71, 72, 73	適用全端子合計		- 5		
		ΣIOAH(4)	S0/T0 ~ S15/T15	適用全端子合計		- 65		
		ΣIOAH(5)	S16 ~ S27	適用全端子合計		- 60		
		ΣIOAH(6)	S28 ~ S39	適用全端子合計		- 60		
		ΣIOAH(7)	S40 ~ S51	適用全端子合計		- 60		
低レベル出力電流	ピーク出力電流	IOPL(1)	ポート 0, 1, 3	適用 1 端子当り			20	
		IOPL(2)	ポート 7, 8	適用 1 端子当り			5	
	合計出力電流	ΣIOAL(1)	ポート 00, 01, 02, 03	適用全端子合計			50	
		ΣIOAL(2)	・ポート 04, 05, 06, 07 ・ポート 1, 3	適用全端子合計			50	
		ΣIOAL(3)	・ポート 7 ・ポート 8	適用全端子合計			20	
許容消費電力	Pd max	QIP100E	Ta = - 30 ~ + 70				502	mW
動作周囲温度	Topr				- 30	~	+ 70	
保存周囲温度	Tstg				- 55	~	+ 125	

LC876764C/56C/48C

許容動作範囲/Ta = -30 ~ +70, V_{SS1}=V_{SS2}=0V

項目	記号	適用端子・備考	条件	規格				unit
				V _{DD} [V]	min	typ	max	
動作電源電圧	V _{DD} (1)	V _{DD1} =V _{DD2} =V _{DD3} =V _{DD4}	0.294μs tCYC 200μs		4.5		6.0	V
メモリ保持電源電圧	V _{HD}	V _{DD1}	・HOLD モード時 ・RAM, レジスタ保持		2.0		6.0	
高レベル入力電圧	V _{IH} (1)	・CMOS 出力のポート 0,3 ・ポート 8	出力ディセーブル	4.5 ~ 6.0	0.3V _{DD} + 0.7		V _{DD}	
	V _{IH} (2)	オープンドレイン出力のポート 0,3	出力ディセーブル	4.5 ~ 6.0	0.3V _{DD} + 0.7		13.5	
	V _{IH} (3)	・ポート 1 ・ポート 71, 72, 73 ・ポート 70 ポート入力/ 割り込み側	出力ディセーブル	4.5 ~ 6.0	0.3V _{DD} + 0.7		V _{DD}	
	V _{IH} (4)	S16 ~ S51	出力 Pch Tr. オフ	4.5 ~ 6.0	0.33V _{DD} + 1.0		V _{DD}	
	V _{IH} (5)	ポート 87 小信号入力側	出力ディセーブル	4.5 ~ 6.0	0.75V _{DD}		V _{DD}	
	V _{IH} (6)	ポート 70 ウォッチドッグ タイマ側	出力ディセーブル	4.5 ~ 6.0	0.9V _{DD}		V _{DD}	
	V _{IH} (7)	・XT1, XT2 ・CF1 ・RES		4.5 ~ 6.0	0.75V _{DD}		V _{DD}	
低レベル入力電圧	V _{IL} (1)	・ポート 0,3 ・ポート 8	出力ディセーブル	4.5 ~ 6.0	V _{SS}		0.15V _{DD} + 0.4	
	V _{IL} (2)	・ポート 1 ・ポート 71, 72, 73 ・ポート 70 ポート入力/ 割り込み側	出力ディセーブル	4.5 ~ 6.0	V _{SS}		0.1V _{DD} + 0.4	
	V _{IL} (3)	S16 ~ S51	出力 Pch Tr. オフ	4.5 ~ 6.0	-35		0.2V _{DD}	
	V _{IL} (4)	ポート 87 小信号入力側	出力ディセーブル	4.5 ~ 6.0	V _{SS}		0.25V _{DD}	
	V _{IL} (5)	ポート 70 ウォッチドッグ タイマ側	出力ディセーブル	4.5 ~ 6.0	V _{SS}		0.8V _{DD} - 1.0	
	V _{IL} (6)	・XT1, XT2 ・CF1 ・RES		4.5 ~ 6.0	V _{SS}		0.25V _{DD}	
命令サイクルタイム	tCYC			4.5 ~ 6.0	0.294		200	μs
外部システムクロック周波数	FEXCF(1)	CF1	・CF2 端子オープン ・システムクロック分周 1/1 ・外部システムクロックの DUTY50 ± 5%	4.5 ~ 6.0	0.1		10	MHz
			・CF2 端子オープン ・システムクロック分周 1/2	4.5 ~ 6.0	0.2		20	
発振周波数範囲(注1)	FmCF(1)	CF1, CF2	10MHz セラミック発振時 図1参照	4.5 ~ 6.0		10		MHz
	FmCF(2)	CF1, CF2	4MHz セラミック発振時 図1参照	4.5 ~ 6.0		4		
	FmRC		内蔵 RC 発振	4.5 ~ 6.0	0.3	1.0	2.0	
	FmMRC		周波数可変 RC 発振源発振	4.5 ~ 6.0		50		
	FsX'tal	XT1, XT2		32.768kHz 水晶発振時 図2参照	4.5 ~ 6.0		32.768	kHz

注1: 発振定数は表1, 表2参照のこと。

LC876764C/56C/48C

電気的特性/Ta= - 30 ~ + 70 , V_{SS1}=V_{SS2}=0V

項目	記号	適用端子・備考	条件	規格				
				V _{DD} [V]	min	typ	max	unit
高レベル 入力電流	I _{IH} (1)	オープンドレイン 出力のポート 0,3	・出力ディセーブル ・V _{IN} =13.5V (出力 Tr. のオフリーク 電流を含む)	4.5~6.0			5	μA
	I _{IH} (2)	ポート 0,1,3,7,8	・出力ディセーブル ・プルアップ抵抗オフ ・V _{IN} =V _{DD} (出力 Tr. のオフリーク 電流を含む)	4.5~6.0			1	
	I _{IH} (3)	S16~S51 (ポート C,D,E,F,G)	・入力ポート仕様時 ・V _{IN} =V _{DD}	4.5~6.0			60	
	I _{IH} (4)	RES	V _{IN} =V _{DD}	4.5~6.0			1	
	I _{IH} (5)	XT1,XT2	・入力ポート仕様時 ・V _{IN} =V _{DD}	4.5~6.0			1	
	I _{IH} (6)	CF1	V _{IN} =V _{DD}	4.5~6.0			15	
	I _{IH} (7)	P87/AN7/MICIN 小信号入力側	V _{IN} =V _{BIS} + 0.5V (V _{BIS} はバイアス電圧)	4.5~6.0	4.2	8.5	15	
低レベル 入力電流	I _{IL} (1)	ポート 0,1,3,7,8	・出力ディセーブル ・プルアップ抵抗オフ ・V _{IN} =V _{SS} (出力 Tr. のオフリーク電 流を含む)	4.5~6.0	- 1			
	I _{IL} (2)	RES	V _{IN} =V _{SS}	4.5~6.0	- 1			
	I _{IL} (3)	XT1,XT2	・入力ポート仕様時 ・V _{IN} =V _{SS}	4.5~6.0	- 1			
	I _{IL} (4)	CF1	V _{IN} =V _{SS}	4.5~6.0	- 15			
	I _{IL} (5)	P87/AN7/MICIN 小信号入力側	V _{IN} =V _{BIS} - 0.5V (V _{BIS} はバイアス電圧)	4.5~6.0	- 15	- 8.5	- 4.2	
高レベル 出力電圧	V _{OH} (1)	CMOS 出力の	I _{OH} = - 1.0mA	4.5~6.0	V _{DD} - 1			V
	V _{OH} (2)	ポート 0,1,3	I _{OH} = - 0.1mA	4.5~6.0	V _{DD} - 0.5			
	V _{OH} (3)	ポート 71,72,73	I _{OH} = - 0.4mA	4.5~6.0	V _{DD} - 1			
	V _{OH} (4)	S0/T0~S15/T15	I _{OH} = - 20mA	4.5~6.0	V _{DD} - 1.8			
	V _{OH} (5)		・I _{OH} = - 1.0mA ・全端子の 1 本当りの I _{OH} は 1mA 以下の時	4.5~6.0	V _{DD} - 1			
	V _{OH} (6)	S16~S51	I _{OH} = - 5.0mA	4.5~6.0	V _{DD} - 1.8			
	V _{OH} (7)		・I _{OH} = - 1.0mA ・全端子の 1 本当りの I _{OH} は 1mA 以下の時	4.5~6.0	V _{DD} - 1			
低レベル 出力電圧	V _{OL} (1)	ポート 0,1,3	I _{OL} =10mA	4.5~6.0			1.5	
	V _{OL} (2)		I _{OL} =1.6mA	4.5~6.0			0.4	
	V _{OL} (3)	ポート 7,8	I _{OL} =1mA	4.5~6.0			0.4	

次ページへ続く。

LC876764C/56C/48C

前ページより続く。

項目	記号	適用端子・備考	条件	規格				
				V _{DD} [V]	min	typ	max	unit
プルアップ MOS Tr.抵抗	Rpu	ポート 0,1,3,7	V _{OH} =0.9V _{DD}	4.5 ~ 6.0	15	40	70	kΩ
出力オフリーク 電流	I _{OFF} (1)	・S0/T0 ~ S15/T15 ・S16 ~ S51	・出力 Pch Tr. オフ ・V _{OUT} =V _{SS}	4.5 ~ 6.0	-1			μA
	I _{OFF} (2)		・出力 Pch Tr. オフ ・V _{OUT} =V _{DD} - 40V	4.5 ~ 6.0	-30			
高耐圧入力端子 の「L」レベル ホールド Tr.	Rinpd	S16 ~ S51	出力 Pch Tr. オフ	4.5 ~ 6.0		200		kΩ
ヒステリシス 電圧	VHIS(1)	・ポート 1,7 ・RES		4.5 ~ 6.0		0.1V _{DD}		V
	VHIS(2)	ポート 87 の 小信号入力側		4.5 ~ 6.0		0.1V _{DD}		
端子容量	CP	全端子	・f=1MHz ・被測定端子以外は、 V _{IN} =V _{SS} ・Ta=25	4.5 ~ 6.0		10		pF
入力感度	Vsen	ポート 87 の 小信号入力側		4.5 ~ 6.0	0.12V _{DD}			Vp-p

LC876764C/56C/48C

シリアル入出力特性/ $T_a = -30 \sim +70$, $V_{SS1} = V_{SS2} = 0V$

項目	記号	適用端子・備考	条件	$V_{DD}[V]$	規格				
					min	typ	max	unit	
シリアルクロック	入力クロック	周期	tSCK(1)	SCK0(P12)	4.5~6.0	図6参照	4/3		tCYC
		低レベルパルス幅	tSCKL(1)				2/3		
		高レベルパルス幅	tSCKLA(1)				2/3		
		低レベルパルス幅	tSCKH(1)				2/3		
		高レベルパルス幅	tSCKHA(1)				5		
		周期	tSCK(2)	SCK1(P15)			4.5~6.0	図6参照	
	低レベルパルス幅	tSCKL(2)		1					
	高レベルパルス幅	tSCKH(2)		1					
	出力クロック	周期	tSCK(3)	SCK0(P12)	4.5~6.0	・CMOS出力選択時 ・図6参照	4/3		tSCK
			tSCKL(3)				1/2		
			tSCKLA(2)				3/4		
			tSCKH(3)				1/2		
高レベルパルス幅		tSCKHA(2)		2					
		周期	tSCK(4)	SCK1(P15)	4.5~6.0	・CMOS出力選択時 ・図6参照	2		tCYC
低レベルパルス幅	tSCKL(4)		1/2				tSCK		
高レベルパルス幅	tSCKH(4)		1/2						
シリアル入力	データセットアップ時間	tsDI	SIO(P11), SI1(P14), SB0(P11), SB1(P14)	4.5~6.0	図6参照	0.03			
	データホールド時間	thDI		4.5~6.0		0.03			
シリアル出力	出力遅延時間	tdDO	S00(P10), S01(P13), SB0(P11), SB1(P14)	4.5~6.0	図6参照			μs	
			・SIOCLKの立ち上がりに対して規定する。 ・オープンドレイン出力時は、出力変化開始までの時間として規定する。				$1/3t_{CYC} + 0.05$		

LC876764C/56C/48C

パルス入力条件/ $T_a = -30 \sim +70$, $V_{SS1} = V_{SS2} = 0V$

項目	記号	適用端子・備考	条件	規格				
				$V_{DD}[V]$	min	typ	max	unit
高・低レベル パルス幅	tPIH(1) tPIL(1)	INT0(P70), INT1(P71), INT2(P72), INT4(P30~P33), INT5(P34~P37)	・割り込み要因フラグ をセットできる。 ・タイマ0,1への イベント入力ができる。	4.5~6.0	1			tCYC
	tPIH(2) tPIL(2)	ノイズ除去フィルタ の時定数が1/1の 場合のINT3(P73)	・割り込み要因フラグ をセットできる。 ・タイマ0へのイベント 入力ができる。	4.5~6.0	2			
	tPIH(3) tPIL(3)	ノイズ除去フィルタ の時定数が1/32の 場合のINT3(P73)	・割り込み要因フラグ をセットできる。 ・タイマ0へのイベント 入力ができる。	4.5~6.0	64			
	tPIH(4) tPIL(4)	ノイズ除去フィルタ の時定数が1/128の 場合のINT3(P73)	・割り込み要因フラグ をセットできる。 ・タイマ0へのイベント 入力ができる。	4.5~6.0	256			
	tPIH(5) tPIL(5)	MICIN(P87)	小信号検出カウンタを カウントできる。	4.5~6.0	1			
	tPIH(6) tPIL(6)	NKIN(P72)	高速クロックカウンタ をカウントできる。	4.5~6.0	1/12			
	tPIL(7)	RES	リセットできる。	4.5~6.0	200			

AD変換特性/ $T_a = -30 \sim +70$, $V_{SS1} = V_{SS2} = 0V$

項目	記号	適用端子・備考	条件	規格				
				$V_{DD}[V]$	min	typ	max	unit
分解能	N	AN0(P80)~AN7(P87)		4.5~6.0		8		bit
絶対精度	ET	AN8(P70), AN9(P71)	(注2)	4.5~6.0			± 1.5	LSB
変換時間	tCAD	AN10(XT1), AN11(XT2) AN12(P72), AN13(P73),	AD変換時間=32× tCYC(ADCR2=0の時) (注3)	4.5~6.0	15.62 (tCYC= 0.488 μs)		97.92 (tCYC= 3.06 μs)	μs
			AD変換時間=64× tCYC(ADCR2=1の時) (注3)	4.5~6.0	18.82 (tCYC= 0.294 μs)		97.92 (tCYC= 1.53 μs)	
アナログ入力 電圧範囲	VAIN			4.5~6.0	V_{SS}		V_{DD}	V
アナログポート 入力電流	IAINH		$VAIN = V_{DD}$	4.5~6.0			1	μA
	IAINL		$VAIN = V_{SS}$	4.5~6.0	-1			

注2：絶対精度は量子化誤差($\pm 1/2$ LSB)を除く。

注3：変換時間は、変換をスタートさせる命令が出てからアナログ入力値に対する完全なデジタル変換値がレジスタに設定されるまでの時間をいう。

LC876764C/56C/48C

消費電流特性/Ta= - 30 ~ + 70 , VSS1=VSS2=0V

項目	記号	適用端子・備考	条件	規格				
				VDD[V]	min	typ	max	unit
通常動作時 消費電流(注4)	IDDOP(1)	VDD1=VDD2=VDD3 =VDD4	<ul style="list-style-type: none"> ・FmCF=10MHz セラミック発振時 ・FsX'tal=32.768kHz 水晶発振時 ・システムクロックは 	4.5~6.0		9	30	mA
	IDDOP(2)		<ul style="list-style-type: none"> ・CF1=20MHz 外部クロック ・FsX'tal=32.768kHz 水晶発振時 ・システムクロックは 	4.5~6.0		10	31	
	IDDOP(3)		<ul style="list-style-type: none"> ・FmCF=4MHz セラミック発振時 ・FsX'tal=32.768kHz 水晶発振時 ・システムクロックは 	4.5~6.0		4	17	
	IDDOP(4)		<ul style="list-style-type: none"> ・FmCF=0Hz(発振停止) ・FsX'tal=32.768kHz 水晶発振時 ・周波数可変RC発振は停止 ・システムクロックは内蔵 	4.5~6.0		1	10	
	IDDOP(5)		<ul style="list-style-type: none"> ・FmCF=0Hz(発振停止) ・FsX'tal=32.768kHz 水晶発振時 ・内蔵RC発振は停止 ・システムクロックは周波 	4.5~6.0		2	12	
	IDDOP(6)		<ul style="list-style-type: none"> ・FmCF=0Hz(発振停止) ・FsX'tal=32.768kHz 水晶発振時 ・システムクロックは 	4.5~6.0		40	140	

次ページへ続く。

LC876764C/56C/48C

前ページより続く。

項目	記号	適用端子・備考	条件	規格				
				V _{DD} [V]	min	typ	max	unit
HALTモード 消費電流(注4)	IDDHALT(1)	V _{DD1} =V _{DD2} =V _{DD3} =V _{DD4}	<ul style="list-style-type: none"> ・HALTモード ・FmCF=10MHz セラミック発振時 ・FsX'tal=32.768kHz 水晶発振時 ・システムクロックは10MHz側 ・内蔵RC発振は停止 ・周波数可変RC発振は停止 ・1/1分周時 	4.5~6.0		4	12	mA
	IDDHALT(2)		<ul style="list-style-type: none"> ・HALTモード ・CF1=20MHz外部クロック ・FsX'tal=32.768kHz 水晶発振時 ・システムクロックはCF1側 ・内蔵RC発振は停止 ・周波数可変RC発振は停止 ・1/2分周時 	4.5~6.0		4.8	13	
	IDDHALT(3)		<ul style="list-style-type: none"> ・HALTモード ・FmCF=4MHz セラミック発振時 ・FsX'tal=32.768kHz 水晶発振時 ・システムクロックは4MHz側 ・内蔵RC発振は停止 ・周波数可変RC発振は停止 ・1/1分周時 	4.5~6.0		1.8	6	
	IDDHALT(4)		<ul style="list-style-type: none"> ・HALTモード ・FmCF=0Hz(発振停止) ・FsX'tal=32.768kHz 水晶発振時 ・システムクロックは内蔵RC発振 ・周波数可変RC発振は停止 ・1/2分周時 	4.5~6.0		500	1600	μA
	IDDHALT(5)		<ul style="list-style-type: none"> ・HALTモード ・FmCF=0Hz(発振停止) ・FsX'tal=32.768kHz 水晶発振時 ・内蔵RC発振は停止 ・システムクロックは周波数可変RC発振で1MHz設定 ・1/2分周時 	4.5~6.0		1500	3600	

次ページへ続く。

LC876764C/56C/48C

前ページより続く。

項目	記号	適用端子・備考	条件	規格				
				V _{DD} [V]	min	typ	max	unit
HALTモード 消費電流(注4)	IDDHALT(6)	V _{DD1} =V _{DD2} =V _{DD3} =V _{DD4}	<ul style="list-style-type: none"> ・HALTモード ・FmCF=0Hz(発振停止) ・FsX'tal=32.768kHz 水晶発振時 ・システムクロックは 32.768kHz側 ・内蔵RC発振は停止 ・周波数可変RC発振は停止 ・1/2分周時 	4.5~6.0		25	100	μA
HOLDモード消費電 流	IDDHOLD(1)	V _{DD1}	<ul style="list-style-type: none"> ・HOLDモード ・CF1=V_{DD}またはオープン (外部クロック時) 	4.5~6.0		0.05	25	
時計HOLDモード消 費電流	IDDHOLD(2)	V _{DD1}	<ul style="list-style-type: none"> ・時計HOLDモード ・CF1=V_{DD}またはオープン (外部クロック時) ・FsX'tal=32.768kHz 水晶発振時 	4.5~6.0		20	90	

注4：消費電流は出力Tr.および内蔵プルアップ抵抗に流れる電流を含まない。

LC876764C/56C/48C

メイン・システム・クロック発振回路特性例

メイン・システム・クロック発振回路特性例は、弊社指定の発振特性評価用基板を用いて、発振子メーカーによって安定に発振することを確認された回路定数と、この回路定数を外付けしたときの特性例です。

表1 セラミック発振子を使用したメイン・システム・クロック発振回路特性例

公称周波数	メーカー名	発振子名	回路定数			動作電圧 範囲 [V]	発振安定時間		備考
			C1 [pF]	C2 [pF]	Rd1 [Ω]		typ [ms]	max [ms]	
10MHz	村田製作所	CSTLS10M0G53-B0	(15)	(15)	150	4.5~6.0	0.05	0.25	C1,C2 内蔵品
		CSTCE10M0G52-R0	(10)	(10)	100	4.5~6.0	0.05	0.25	C1,C2 内蔵品
4MHz	村田製作所	CSTLS4M0G53-B0	(15)	(15)	470	4.5~6.0	0.05	0.25	C1,C2 内蔵品
		CSTCR4M0G53-R0	(15)	(15)	330	4.5~6.0	0.07	0.30	C1,C2 内蔵品

発振安定時間は、 V_{DD} が動作電圧下限を上回ってから、発振が安定するまでに必要な時間です。
(図4参照)

サブ・システム・クロック発振回路特性例

サブ・システム・クロック発振回路特性例は、弊社指定の発振特性評価用基板を用いて、発振子メーカーによって安定に発振することを確認された回路定数と、この回路定数を外付けしたときの特性例です。

表2 水晶発振子を使用したサブ・システム・クロック発振回路特性例

公称周波数	メーカー名	発振子名	回路定数				動作電圧 範囲 [V]	発振安定時間		備考
			C3 [pF]	C4 [pF]	Rf [Ω]	Rd2 [Ω]		typ[S]	max[S]	
32.768kHz	セイコーエプソン	MC-306	15	15	10M	510k	4.5~6.0	1.0	3.0	適用 CL 値 12.5pF

発振安定時間は、サブクロック発振回路を開始させる命令を実行後、発振が安定するまでに必要な時間と、HOLD モードを解除後、発振が安定するまでに必要な時間です。(図4参照)

(注意)・回路パターンの影響を受けるので、発振に関わる部品はできるだけパターン長を伸ばさなないように近くに配置すること。




図1 CF発振回路




図2 XT発振回路




図3 ACタイミング測定点

LC876764C/56C/48C






図4 発振安定時間

LC876764C/56C/48C



(注意) 電源が動作電源電圧の下限を上回ったあとに
200 μ sまでは必ずリセットがかかるように
 C_{RES} , R_{RES} の値を決めること。

図5 リセット回路




図6 シリアル入出力波形




図7 パルス入力タイミング波形

- 本書記載の製品は、定められた条件下において、記載部品単体の性能・特性・機能などを規定するものであり、お客様の製品（機器）での性能・特性・機能などを保証するものではありません。部品単体の評価では予測できない症状・事態を確認するためにも、お客様の製品で必要とされる評価・試験を必ず行って下さい。
- 弊社は、高品質・高信頼性の製品を供給することに努めております。しかし、半導体製品はある確率で故障が生じてしまいます。この故障が原因となり、人命にかかわる事故、発煙・発火事故、他の物品に損害を与えてしまう事故などを引き起こす可能性があります。機器設計時には、このような事故を起こさないような、保護回路・誤動作防止回路等の安全設計、冗長設計・機構設計等の安全対策を行って下さい。
- 本書記載の製品が、外国為替及び外国貿易法に定める規制貨物（役務を含む）に該当する場合、輸出する際に同法に基づく輸出許可が必要です。
- 弊社の承諾なしに、本書の一部または全部を、転載または複製することを禁止します。
- 本書に記載された内容は、製品改善および技術改良等により将来予告なしに変更することがあります。したがって、ご使用の際には、「納入仕様書」でご確認下さい。
- この資料の情報（掲載回路および回路定数を含む）は一例を示すもので、量産セットとしての設計を保証するものではありません。また、この資料は正確かつ信頼すべきものであると確信しておりますが、その使用にあたって第三者の工業所有権その他の権利の実施に対する保証を行うものではありません。