

←
←
←
제 품 표 준 ←
(LSC320AN01-8) ←
V0.0 ←

←
←
←
←
←
←
←
←
←
←
←

LCD 사업부 ←
TV 개발 1팀 ←

←
←

↵

■ Revision History↵

No↵	일자↵	페이지↵	<u>기결전</u> 사양↵ ↵	<u>기결후</u> 사양↵	비고↵
0.0↵	2012.11.2↵	All↵	최초 제품포준 지정↵		↵

1. 목적

제품 정보를 정의하고 개발제품 Target을 설정하며, 이를 부서간에 공유하기 위함.

2. 적용범위

TFT LCD LSC320AN01-8

3. 일반개요

3.1 개요

LSC320AN01-8는 비정질 실리콘(Amorphous Silicon) 박막 트랜지스터(TFT; Thin Film Transistor)를 스위칭 소자로 사용한 컬러 능동 행렬(Color active matrix) 방식의 TFT 역정 표시 소자(LCD; Liquid Crystal Display) Cell이다. Cell은 Panel, 구동 회로부로 구성되며, Interface방법은 Digital 영상정보를 직렬로 고속 전송하는 방식의 일종인 LVDS방식을 채용하였다. 본 제품은 1,366 * 768 (16:9) 화소를 포함하고, 8bit data를 처리하여 display하며 16.7M의 색상을 지원한다. 그리고 독자 기술인 PVA Mode 기술을 적용하여 시야각은 상하좌우 89°이상을 제공하는 광시야각 제품이다.

3.2 특징

- ① High Contrast Ratio & High aperture structure
- ② 고속 응답 특성
- ③ Wide XGA (1,366 x 768 화소) 지원 (16:9)
- ④ PVA (Patterned Vertical Align) Mode 광시야각($\pm 178^\circ$)
- ⑤ Sync Format : DE(Data Enable) Mode 지원, H/V-sync 지원 불가
- ⑥ LVDS 직렬 인터페이스(1 pixel/clock)

3.3 응용분야

- ① Home-alone Multimedia TFT-LCD TV
- ② High Definition TV Ready (HD TV Ready)
- ③ AV 제품의 화상 표시 단말기
- ④ 이 제품은 TV 제품에만 적용되며, LED 광원에 최적화된 제품이다.

3.4 일반사양

항 목	사 양	단 위	비 고
유효표시면적	697.6845 (H) × 392.256 (V) (대각선 32.0")	mm	
구동소자	a-Si TFT Active matrix		
표현가능색 수	16.7M (8 Bits-True)	color	16777,216
화소수	1,366 × 768	pixel	16:9
화소배열	RGB Horizontal Stripe		
화소크기	0.51075 (H) × 0.17025 (V)	mm	
표시모드	Normally Black		
표면처리	Haze 7, Hard-Coating (3H)		

4. 전기 및 환경 절대 최대 정격

ITEM	SYMBOL	MIN.	MAX.	UNIT	NOTE
Power Supply Voltage	V_{IP}	10.8	13.2	V	(1)
Storage temperature	T_{STG}	5	40	°C	(2)
Operating temperature	T_{OPR}	0	50	°C	(2)
Panel surface temperature	T_{SUR}	0	65	°C	(3)
Storage humidity	H_{STG}	35	75	%[RH]	(2)
Operating humidity	H_{OPR}	20	90	%[RH]	(2)
Endurance on static electricity			150	V	(4)

NOTE (1) 동작 온도 범위 내에서 보증한다, $V_{SS}=0V$.


(2) 온도와 상대습도 범위는 아래 그림에 따른다.

a. $T_a \leq 39^\circ C$ 에서, 최고 상대 습도는 90% 이다.

b. $T_a > 39^\circ C$ 에서, 상대 습도는 90% 혹은 그 이하이다.

c. No condensation

(최대습구 온도는 $39^\circ C$ 임, $40^\circ C$ 에서 93.8%RH에 해당)



[Operating: Module Assembly 기준]

[Storage: Panel(반제품) Packing 기준]

NOTE (3) 동작중 Panel의 표면온도로서 일부 범위에서는 화질상의 문제가 발생할 수 있지만, 편광판등의 자재가 영구적인 손상을 받지 않는 범위임.

NOTE (4) CP 공점시 150V 이하로 조절되어야 한다.

5. 광학 특성

5.1 측정 환경

- 환경 조건

온도 : $25^{\circ}\text{C} \pm 2^{\circ}\text{C}$ / 습도 : 25%~85% RH / 압력 : 86kPa~106kPa / 암실 : 1Lux이하 / 무풍(직접적인 바람 제거) / 무진동

- Warm-Up Time : ① 최소 60분 이상

② 주기적(약 15초 간격)으로 center 회도를 측정하여 10분전 회도와 현재 회도 차이의 비가 0.5%이하가 되는 최초 시점


$$T_{\text{warm-up}} = (|Lum_{L-10} - Lum_{\text{now}}| / Lum_{\text{now}}) \times 100 < 0.5 \text{ 가 되는 시간}$$

where, Lum_{L-10} 는 10분전 회도, Lum_{now} 는 현재 회도

5.2 측정 장비(LMD : Light Measurement Device)

- 종류 : SR-3(TOPCON社 / Lum, Color 및 Spectrum 측정), RD-80S(TOPCON社 / Response Time, Flicker 측정), EZ-Contrast(ELDIM社, 시야각 측정)

- 측정 거리 및 방향 : 거리 $d=50\text{cm}$ (예외: EZ-contrast는 2mm)



LMD	Field
SR-3	$2^{\circ}/1^{\circ}$
RD-80S	2°

5.3 구동 조건

- TFT LCD Cell : $V_{DD} = 12.0\text{V}$, $f_V = 60\text{Hz}$, $f_{DCLK} = 78\text{MHz}$

광원은 General항 BLU와 삼성표준 광원인 D65를 모두 적용하여 측정한다.

(1) General 고객 BLU 적용시, 광학 특성

광학 특성은 Panel 정상(비반전) 구동 측정을 기준으로 한다.

광원: 중화항 LTA320AN01-C의 BLU 적용, 계측장비: SR-3, RD-80S, EZ-Contrast

ITEM		SYMBOL	MIN.	TYP.	MAX.	UNIT	LMD	NOTE
Contrast Ratio (center)		CR	3000	4000	-	-		(1)
Color Chromaticity (CIE 1931)	Red	Rx	typ. -0.03	0.650	typ. +0.03	-	SR-3	(1) Center Point
		Ry		0.334				
	Green	Gx		0.309				
		Gy		0.605				
	Blue	Bx		0.150				
		By		0.063				
	White	Wx		0.280				
		Wy		0.290				
Color gamut			-	72	-	%		
Color Temperature		CCT		10,000		K		
Viewing Angle (CR≥10)	Hor.	θL	75	89	-	Degrees	SR-3 EZ-Contrast	(2)
		θR	75	89	-			
	Ver.	θH	75	89	-			
		θL	75	89	-			
Crosstalk		DSHA	-	-	15.0	%	SR-3	(3) 256Gray의 403gray 이상
Gamma		-	1.9	2.2	2.5			PI 기저불가
Response time		G to G 평균	-	20	30	ms	RD-80S	(5)
		G to G _{max}		9	14			

(2) 당사 표준광원 적용시, 광학 특성

광학 특성은 Panel 정상(비반전) 구동 측정을 기준으로 한다.

Light source: D65 국제 표준광원 기준, 계측장비: SR-3, RD-80S, EZ-Contrast

Item	Symbol	Condition	Min	Typ	Max	Unit	Note
Contrast Ratio (Center of screen)	C/R	Normal $\theta_{L,R}=0$ $\theta_{U,D}=0$ Viewing Angle	3000	4000			(1) SR-3
Transmittance			6.3	6.6		%	PI 기재불가
Luminance of White (Center of screen)	Y_i		410	470		cd/m ²	(1) SR-3
Color Chromaticity (CIE 1931)	Red	R_x	TYP-0.03	0.656	TYP+0.03		(1) SR-3
		R_y		0.332			
	Green	G_x		0.279			
		G_y		0.578			
	Blue	B_x		0.132			
		B_y		0.128			
	White	W_x		0.302			
W_y		0.367					
Color Gamut			62	65		%	(1) SR-3
Color Temperature			4500	6500	8500	K	
Viewing Angle	Hor	θ_h	75	89		Degree	(2) SR-3 EZ- Contrast
		θ_v	75	89			
	Ver	θ_v	75	89			
		θ_h	75	89			
Brightness uniformity (9 Points)	B_{min}				25	%	(1) SR-3
Gamma	-		1.9	2.2	2.5		PI 기재불가

Notice (a) D65는 사용가능한 일반광원이다.

(Transmittance/Color Chromaticity/Color Gamut/Color Temperature는

CIE에서 제공하는 표준광원 D65 Spectrum을 기준으로 환산한 결과 - LCD 화질평가실 기준)

색온도는 6487K이고, 색좌표는 $W_x=0.313$, W_y 는 0.329이다. Luminance는 7217cd/m².


(b) Flicker는 Note(4)의 방법을 통해 측정이 된다. 고객 사이트에서 Flicker 조절은 당사의

DVR(Digital Variable Resistor)을 조정하여 구현하며, 당사에서 고객에 제공하는

Application notes중, Flicker 조절 방법에 관한 문서를 참조한다.

NOTE (1)

▶ 측정위치 : 판별상 측정위치는 Active Area내 9개 점으로 한다.(하기의 그림 참조)



① WHITE 평균 휘도의 정의 (YL)

: 측정위치 중앙 Point⑤에서 WHITE 휘도(YL)

② 대비비(C/R : Contrast Ratio)

: 측정위치 중앙 Point⑤에서 WHITE(GMAX) 휘도와 BLACK(GMIN) 휘도의 비로 정의.

$$CR = \frac{G_{\max}(5)}{G_{\min}(5)} \quad , \quad () \text{ 안의 수는 측정 Point 임.}$$

③ Brightness Uniformity(Buni)

: Panel 표면 WHITE 일때 9개(13개) point의 휘도를 측정하여 아래식과 같이 정의.


$$Buni = \frac{B_{\max} - B_{\min}}{B_{\max}} \times 100 \quad \text{where, } B_{\max} = \text{Maximum Brightness}$$

$$B_{\min} = \text{Minimum Brightness}$$

④ Definition of Color Chromaticity (CIE 1931)

Color coordinate of Red, Green, Blue & White at center point ⑤

NOTE (2) ▶ 시야각(Viewing angle)의 정의 : C/R이 10이상되는 시각의 범위



NOTE (3)


- ▶ 상호 혼선(Crosstalk; Cross modulation)의 정의(D_{3.1.4.6}): 화소간의 신호간섭에 의하여 대비비가 저하되는 현상. ↵

$$\text{Crosstalk Modulation Ratio}(D_{3.1.4.6}) = \frac{|Y_{\text{normal}} - Y_{\text{abnormal}}|}{Y_{\text{normal}}} \times 100(\%) \quad \leftarrow$$


- * White Box 이외의 back ground pattern은 Gray1~ Gray64 까지 4Gray 간격으로 측정 ↵
 - * Horizontal Crosstalk 과 Vertical Crosstalk을 모두 측정 ↵
 - * 측정 결과 중 가장 큰 값을 Crosstalk라고 정의 ↵
- 참고 : Normally White mode시 Box는 Black(Gmin) ↵
Normally Black mode시 Box는 white(Gmax) ↵

- * Crosstalk 측정 Pattern 및 Point ↵

Horizontal Crosstalk ↵



Vertical Crosstalk ↵




NOTE (4) ↵


- ▶ 화면의 번쩍 거림(Flicker)의 정의 : LCD Panel의 화면이 깜박거리는 현상. ↵

① 계산식은 Flicker 측정표준에 준함. ←

② 측정위치 ←



③ Flicker 측정 Pattern : ←




Frame 반전 구동 ←

NOTE (5) ←

▶ 응답시간(Response time)의 정의: 화면이 어두워 질 때와 밝아질 때에 투과율이 10%와 90% 사이로 변화하는 시간의 합 ←

- Normally Black mode일 경우 ←



$T^*(X \rightarrow Y)$: gray(X)에서 gray(Y)로 이동하는데 소요되는 시간 ←


$$\text{Response time} = \sum [T^*(X \rightarrow Y)] / 72 \leftarrow$$

Gray to Gray Response Time									
	Gray	End							
		0	31	63	95	127	159	191	223
Start	0		Tr(0-31)	Tr(0-63)	Tr(0-95)	Tr(0-127)	Tr(0-159)	Tr(0-191)	Tr(0-223)
	31	Tf(31-0)		Tr(31-63)	Tr(31-95)	Tr(31-127)	Tr(31-159)	Tr(31-191)	Tr(31-223)
	63	Tf(63-0)	Tf(63-31)		Tr(63-95)	Tr(63-127)	Tr(63-159)	Tr(63-191)	Tr(63-223)
	95	Tf(95-0)	Tf(95-31)	Tf(95-63)		Tr(95-127)	Tr(95-159)	Tr(95-191)	Tr(95-223)
	127	Tr(127-0)	Tf(127-31)	Tr(127-63)	Tf(127-95)		Tr(127-159)	Tr(127-191)	Tr(127-223)
	159	Tr(159-0)	Tf(159-31)	Tr(159-63)	Tf(159-95)	Tf(159-127)		Tr(159-191)	Tr(159-223)
	191	Tr(191-0)	Tf(191-31)	Tr(191-63)	Tf(191-95)	Tf(191-127)	Tf(191-159)		Tr(191-223)
	223	Tr(223-0)	Tf(223-31)	Tr(223-63)	Tf(223-95)	Tf(223-127)	Tf(223-159)	Tf(223-191)	
	255	Tr(255-0)	Tf(255-31)	Tr(255-63)	Tf(255-95)	Tf(255-127)	Tf(255-159)	Tf(255-191)	Tr(255-223)
T off									

▶ G to G_{50} 의 정의

- 중간 계조와 Black White 간의 응답속도를 G to G_{50} 로 명칭
- Any Gray → Black Any Gray → White 응답속도의 평균 값을 기준으로 함

① 측정 Point : 측정위치 중앙 Point에서 G to G_{50} 측정



6. 전기적 특성

Ta=25 ± 2 [°C]


ITEM	SYMBOL	MIN.	TYP.	MAX.	UNIT	NOTE
Power Supply Voltage	V _{DD}	10.8	12.0	13.2	V	(1)
Interface Type	LVDS	Tcon 내장형				
Power Consumption	(a) Black	-	400	500	mA	(2),(3) (5)
	(b) White	-	500	600	mA	
	(c) V-Stripe	-	600	700	mA	
Vsync Frequency	f _V	50	60	66	Hz	
Hsync Frequency	f _H	44	48	53	kHz	
Main Frequency	f _{DCCLK}	72	78	85	MHz	
Rush Current	I _{RUSH}	-	-	4	A	(4)

NOTE(1) 디스플레이 데이터 및 타이밍 신호용 콘넥터는 연결되어 있을 것(V_{SS} = 0V)


(2) f_V = 60 Hz, f_{DCCLK} = 75 MHz, V_{DDP} = 12V, V_{CC} = 12V, DC current

(3) 소비전력 체크 패턴


(a) Black 패턴




(b) White 패턴



(c) V-Strip




[4] 측정조건 (12V 구동, rising time =470 μ s)




Note : Control Signal : High(+12 V) --> Low(Ground)

All Signal lines to panel except for power 12V : Ground

The rising time of supplied voltage is controlled to 470 μ s by R and C value.



7. 블럭 다이어그램(Block Diagram)



8. 입력단 신호 순서(Input Terminal Pin Assignment) ↵

8.1 IFT LCD 모듈(Interface signal & power) ↵

Connector : IS100-L300-C23(UJU,In-PCB Type) ↵

INPUT CONNECTOR PINMAP ↵			
NO ↵	PIN ↵	NO ↵	PIN ↵
1 ↵	WPN (내부용, PI 기재 불가), N.C (외부용) ↵	16 ↵	GND ↵
2 ↵	SCL_I (내부용, PI 기재 불가), N.C (외부용) ↵	17 ↵	LV3_N ↵
3 ↵	SDA_I (내부용, PI 기재 불가), N.C (외부용) ↵	18 ↵	LV3_P ↵
4 ↵	GND ↵	19 ↵	GND ↵
5 ↵	LVO_N ↵	20 ↵	N.C ↵
6 ↵	LVO_P ↵	21 ↵	LVDS_SEL ↵
7 ↵	GND ↵	22 ↵	N.C ↵
8 ↵	LV1_N ↵	23 ↵	GND ↵
9 ↵	LV1_P ↵	24 ↵	GND ↵
10 ↵	GND ↵	25 ↵	N.C ↵
11 ↵	LV2_N ↵	26 ↵	VIN (12V) ↵
12 ↵	LV2_P ↵	27 ↵	VIN (12V) ↵
13 ↵	GND ↵	28 ↵	VIN (12V) ↵
14 ↵	LVCLK_N ↵	29 ↵	VIN (12V) ↵
15 ↵	LVCLK_P ↵	30 ↵	VIN (12V) ↵

↵

8.2 입력신호와 표시색상과의 관계 ↵

CO L O R	DISPLAY	DATA SIGNAL																												GRAY SCALE LEVEL
		RED								GREEN								BLUE												
		R0	R1	R2	R3	R4	R5	R6	R7	G0	G1	G2	G3	G4	G5	G6	G7	B0	B1	B2	B3	B4	B5	B6	B7					
BASIC CO L O R	BLACK	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	-		
	BLUE	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	-		
	GREEN	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	-		
	CYAN	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	-		
	RED	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	-		
	MAGENTA	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	-		
	YELLOW	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	-		
	WHITE	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	-		
GRAY SCALE OF RED	BLACK	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	R0		
	DARK ↑	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	R1		
		0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	R2		
		:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	R3-		
		:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	R252		
	LIGHT ↓	1	0	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	R253		
0		1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	R254			
RED	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	R255			
GRAY SCALE OF GREEN	BLACK	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	G0		
	DARK ↑	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	G1		
		0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	G2		
		:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	G3-		
		:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	G252		
	LIGHT ↓	0	0	0	0	0	0	0	0	1	0	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	G253		
0		0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	G254			
GREEN	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	G255			
GRAY SCALE OF BLUE	BLACK	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	B0		
	DARK ↑	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	B1		
		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	B2		
		:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	B3-		
		:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	:	B252		
	LIGHT ↓	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	1	1	1	1	1	1	1	B253		
0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	B254			
BLUE	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	B255			

NOTE ↵

(1) Gray 정의 : ↵

R_n : 빨강색 Gray, G_n : 녹색 Gray, B_n : 파란색 Gray (n=Gray level) ↵

(2) 입력신호 : 0=Low level voltage, 1=High level voltage ↵

9. 인터페이스 타이밍 ↵

↵

9.1 Time parameter(DE Mode) ↵

↵


SIGNAL ↵	ITEM ↵	SYMBOL ↵	MIN. ↵	TYR. ↵	MAX. ↵	UNIT ↵	NOTE ↵
Clock ↵	Frequency ↵	1/Tc ↵	72 ↵	78 ↵	85 ↵	MHz ↵	- ↵
Hsync ↵		Fh ↵	44 ↵	48 ↵	53 ↵	KHz ↵	- ↵
Vsync ↵		Fv ↵	50 ↵	60 ↵	66 ↵	Hz ↵	- ↵
Vertical Active ↵	Display Period ↵	TVD ↵	- ↵	768 ↵	- ↵	lines ↵	- ↵
Display Term ↵	Vertical Total ↵	TvB ↵	780 ↵	802 ↵	1200 ↵	lines ↵	- ↵
Horizontal Active ↵	Display Period ↵	THD ↵	- ↵	1366 ↵	- ↵	clocks ↵	- ↵
Display Term ↵	Horizontal Total ↵	TH ↵	1460 ↵	1624 ↵	2000 ↵	clocks ↵	- ↵


↵

→ 본 제품은 DE only mode로 동작하며, H-sync와 V-sync신호의 입력여부는 ↵
정상적인 동작에 영향을 주지 않음. ↵

↵


9.2 인터페이스 신호의 타이밍 다이어그램 (DE Mode) ↵





- LVDS Transmitter : DS90C385MTD (N/S) / TH63LVDM83A(THINE) : Recommend

LVDS Normal Interface Data Format



RECOMMENDED TRANSMITTER INPUT CHARACTERISTICS

OVER RECOMMENDED OPERATING SUPPLY AND TEMPERATURE RANGES UNLESS OTHERWISE SPECIFIED.

SYMBOL	PARAMETER	MIN.	TPY.	MAX.	UNITS
TCIT	TxCLK IN TRANSITION TIME (FIG2)	1.0	-	6.0	ns
TCIP	TxCLK IN PERIOD (FIG3)	11.78	T	50	ns
TCIH	TxCLK IN HIGH TIME (FIG3)	0.35T	0.5T	0.65T	ns
TCIL	TxCLK IN LOW TIME (FIG3)	0.35T	0.5T	0.65T	ns
TXIT	TxCLK TRANSITION TIME	1.5	-	6.0	ns

TRANSMITTER SWITCHING CHARACTERISTICS

OVER RECOMMENDED OPERATING SUPPLY AND TEMPERATURE RANGES UNLESS OTHERWISE SPECIFIED.

SYMBOL	PARAMETER	MIN.	TPY.	MAX.	UNITS
LHUT	LVDS LOW TO HIGH TRANSITION TIME (FIG1)	-	0.75	1.5	ns
LHLT	LVDS HIGH TO LOW TRANSITION TIME (FIG1)	-	0.75	1.5	ns
TPPo0	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 0 (FIG 7) NOTE 1	-0.25	0	0.25	ns
TPPo1	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 1	5.52	5.57	5.62	ns
TPPo2	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 2	6.29	7.14	7.59	ns
TPPo3	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 3	10.45	10.71	10.96	ns
TPPo4	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 4	14.04	14.29	14.54	ns
TPPo5	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 5	17.81	17.55	18.11	ns
TPPo6	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 6	21.15	21.45	21.85	ns
TPPo0	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 0 (FIG 7) NOTE 1	-0.20	0	0.20	ns
TPPo1	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 1	2.00	2.20	2.40	ns
TPPo2	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 2	4.20	4.40	4.60	ns
TPPo3	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 3	6.59	6.69	6.79	ns
TPPo4	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 4	8.99	8.79	8.99	ns
TPPo5	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 5	10.79	10.99	11.19	ns
TPPo6	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 6	12.99	13.19	13.59	ns
TPPo0	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 0 (FIG 7) NOTE 1	-0.20	0	0.20	ns
TPPo1	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 1	1.45	1.65	1.85	ns
TPPo2	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 2	3.18	3.38	3.58	ns
TPPo3	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 3	4.54	5.04	5.24	ns
TPPo4	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 4	6.52	6.72	6.92	ns
TPPo5	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 5	8.20	8.40	8.60	ns
TPPo6	TRANSMITTER OUTPUT PULSE POSITION FOR BIT 6	9.55	10.05	10.25	ns
T8TC	TXIN SETUP TO TxCLK IN (FIG 5)	2.5	-	-	ns
T8TC	TXIN HOLD TO TxCLK IN (FIG 5)	0	-	-	ns
TCCD	TxCLK IN TO TxCLK OUT DELAY (FIG4)	5.5	-	6.5	ns
	TxCLK IN TO TxCLK OUT DELAY (FIG4)	2.5	-	7.1	ns
TJCC	TRANSMITTER JITTER CYCLE TO CYCLE (FIG 8, 9)	F=55 MHZ	-	110	ps
		F=65 MHZ	-	210	ps
		F=40 MHZ	-	350	ps
TPLLS	TRANSMITTER PHASE LOCK LOOP SET (FIG 6)	-	-	10	ns
TPDD	TRANSMITTER POWER DOWN DELAY (FIG 6)	-	-	100	ns

note1) The minimum and maximum limits are based on statistical analysis of the device performance over process, voltage and temperature ranges. This parameter is functionally tested only on automatic test equipment (ATE).

note2) The limits are based on bench characterization of the device's jitter response over the power supply voltage range. Output clock jitter is measured with a cycle to cycle jitter of $\pm 3ps$ applied to the input clock signal while data inputs are switching (fig 8, 9). A jitter event of $3ps$ represents worst case jump in the clock edge from most graphics controller VGA. C_{in} is currently available. This parameter is used when calculating system margin as described in AN-1059.




FIGURE 1. Transmitter LVDS Transition Times




FIGURE 2. Transmitter Input Clock Transition Times




FIGURE 3. Transmitter Setup/Hold and High/Low Times (Falling Edge Strobe)




FIGURE 5. Transmitter Phase lock loop(PLL) SET-UP TIME




FIGURE 6. Transmitter Power down delay




FIGURE 7. Transmitter LVDS OUTPUT PULSE POSITION MEASUREMENT




FIGURE 8. TJCC TEST SET-UP -DS90C385 SHOWN




FIGURE 9. TIMING DIAGRAM OF THE INPUT CYCLE TO CYCLE CLOCK JITTER

9.3 LVDS Interface ↵


- LVDS Receiver : Tcon내장형 ↵
- JEIDA & Normal Data Format ↵

LVDS OPTION1 입력 21pin) . IF THIS PIN . LOW (GND) → JEIDA LVDS FORMAT ↵
 OTHERWISE . HIGH (3.3V) → NORMAL NS LVDS FORMAT ↵

채널 정보 ↵	LVDS pin ↵	JEIDA -DATA ↵	Normal -DATA ↵
TxOUT/RxIN0 ↵	TxIN/RxOUT0 ↵	R2 ↵	R0 ↵
	TxIN/RxOUT1 ↵	R3 ↵	R1 ↵
	TxIN/RxOUT2 ↵	R4 ↵	R2 ↵
	TxIN/RxOUT3 ↵	R5 ↵	R3 ↵
	TxIN/RxOUT4 ↵	R6 ↵	R4 ↵
	TxIN/RxOUT6 ↵	R7 ↵	R5 ↵
	TxIN/RxOUT7 ↵	G2 ↵	G0 ↵
TxOUT/RxIN1 ↵	TxIN/RxOUT8 ↵	G3 ↵	G1 ↵
	TxIN/RxOUT9 ↵	G4 ↵	G2 ↵
	TxIN/RxOUT12 ↵	G5 ↵	G3 ↵
	TxIN/RxOUT13 ↵	G6 ↵	G4 ↵
	TxIN/RxOUT14 ↵	G7 ↵	G5 ↵
	TxIN/RxOUT15 ↵	B2 ↵	B0 ↵
	TxIN/RxOUT18 ↵	B3 ↵	B1 ↵
TxOUT/RxIN2 ↵	TxIN/RxOUT19 ↵	B4 ↵	B2 ↵
	TxIN/RxOUT20 ↵	B5 ↵	B3 ↵
	TxIN/RxOUT21 ↵	B6 ↵	B4 ↵
	TxIN/RxOUT22 ↵	B7 ↵	B5 ↵
	TxIN/RxOUT24 ↵	HSYNC ↵	HSYNC ↵
	TxIN/RxOUT25 ↵	VSNC ↵	VSNC ↵
	TxIN/RxOUT26 ↵	DEN ↵	DEN ↵
TxOUT/RxIN3 ↵	TxIN/RxOUT27 ↵	R0 ↵	R6 ↵
	TxIN/RxOUT5 ↵	R1 ↵	R7 ↵
	TxIN/RxOUT10 ↵	G0 ↵	G6 ↵
	TxIN/RxOUT11 ↵	G1 ↵	G7 ↵
	TxIN/RxOUT16 ↵	B0 ↵	B6 ↵
	TxIN/RxOUT17 ↵	B1 ↵	B7 ↵
	TxIN/RxOUT23 ↵	RESERVED ↵	RESERVED ↵

9.4 전원 온/오프 순서(Power ON/OFF Sequence) ↵

: Latch-up이나 LCD 모듈의 DC operation을 막기 위해 전원 온/오프 순서는 아래와 같아야 함. ↵



NOTE ↵

- (1) 모듈에 신호를 인가하는 외부장치의 전원은 V_{DD} 와 같아야 한다. ↵
- (2) LCD 동작 범위 내에서 램프의 전압을 인가 할 것. LCD가 동작되기 전에 램프를 켜거나 램프를 끄기 전에 LCD를 끌 때 화면에 NOISE가 발생함. ↵
- (3) V_{DD} 가 인가된 후 인터페이스 신호가 들어가지 않는 상태(Interface Signal High Impedance)로 장시간 두지 말 것. ↵
- (4) Power Off후 재 Power On하기 전에 제품이 완전히 방전 후 측정. ↵

9.5 LVDS Characteristic ↵

Symbol	Parameter	Min	Typ	Max	Unit
VDD2	High Supply Voltage	12.0		18.5	V
VDD2ML, VDD2MH	Half High Supply Voltage	VDD2/2 -0.5		VDD2/2 +0.5	V
VDD1,VDDL, VDDT	Low Supply Voltage	3.0	3.3	3.6	V
REFU_H, REFU_L	Driver input voltage (upper gamma)	HVDD2 +0.2		VDD2 -0.2	V
REFL_H, REFL_L	Driver input voltage (lower gamma)	0.2		HVDD2 -0.2	V
V _{DOUT}	Driver output voltage	0.2		VDD2 -0.2	V
V _{OUT}	Low voltage outputs active	0		VDD1(T,L)	V
F _{CLK}	LVDS input clock frequency	55	75	85	MHz
F _{CLK_M}	Modulating frequency of LVDS input clock during SSC			300	KHz
F _{CLK_D}	Maximum deviation of LVDS input clock frequency during SSC			±3	%
V _{IN}	LVTTL/LVCMOS Input Voltage	0	3.3	3.6	V
V _{IN_LVDS}	LVDS input voltage		1.2		V
T _J	Junction temperature			125	°C
T _A	Operating temperature	-20		75	°C
T _{RST}	Reset duration	50		250	mS

Symbol	Parameter	Condition	Min	Typ	Max	Unit	
V _{DIFF_LVDS}	LVDS differential input	V _{CM_LVDS} =1.2V	100			mV	
V _{CM_LVDS}	Input common level		VSSL +0.6	1.2	VDDL- 0.6	V	
I _{DD_LVDS}	Dynamic current consumption	V _{CM_LVDS} = 1.2V V _{DIFF_LVDS} = 200mV F _{CLK} = 85MHz	Within One LOT	-10%	7.5	+10%	mA
	Within Total LOT		-20%	7.5	+20%		
I _{DS_LVDS}	Static current consumption		Within One LOT	-10%	4.5	+10%	
	Within Total LOT		-20%	4.5	+20%		

10. 신뢰성 수명 시험조건

시험항목	시험조건	시험수
HTOL	80°C	8
LTOL	-5°C	4
THB	80°C/80%RH	10
ESD	구동 걸속: ±10 kv 210 Point 1회/Point	3
	구동 비걸속: ±20 kv 210 Point 1회/Point	3
유통환경 평가 (Open cell)	낙하(20cm) → 온도도(-80-80%/80%RH) → 가압 → 진동(5-200Hz 1.089rms, 2hr) → 낙하(20cm)	1 pallet
살균관상	25 °C / Mosaic pattern(8*10) 12hrs Rolling pattern 12hrs / 6cycles	8
전자기음	전자기음 : Overall 28dB 이하	2
TSS	-20°C-85°C	4
수침평가	WHTS(2hr)/LTS(-5°C, 1hr) 4회 반복 → 수침 감압(80°C 100mb) → THB(80°C/80%RH) 48hr	4
A88 저온마진	Max. 주파수 25°C~40°C	cell별
A88 저온마진	Min. 주파수 80°C 고온구동 98hr	cell별
테두리 얼룩	WHTS 70°C 80%RH 18hr storage → HTOL 80°C 98hr Dynamic	4
신뢰할	-20°C-85°C, 0-80%RH, 2cycle	4
신관압	-40-80°C, 0m(0ft) ~ 18,700m(45,000ft), 72.6hr	4
Open cell 복합평가	WHTS(80°C/75%RH) : Tray낙하 → WHTS → THB(80°C/80%RH) 48hr	10
	HTS(70°C) : HTS → HTOL(80°C) 48hr	8
	LTS(-25°C) : LTS → HTOL(80°C) 48hr	8

HTOL/LTOL : High/Low Temperature Operating Life


THB : Temperature Humidity Bios

HTS/LTS : High/Low Temperature Storage

WHTS : Wet High Temperature Storage

11. PACKING ↵

11.1 Pallet 구성 ↵




11.2 Packing Specification ↵

ITEM ↵	Specification ↵	Remark ↵
Total Pallet Size	W×V×Height [mm] ↵	1270 × 1150 × 1150 ↵
Tray ↵	7 [Panel/Tray] ↵	. Panel : 7.7 kg (1.1 kg/Panel, 7ea/Tray) ↵ . Middle Sheet : 0.4 kg (0.05 kg/ea, 8ea/Tray) ↵ . Panel Tray : 1.1kg (EPS) ↵
Pallet ↵	20 [Tray/Pallet] ↵	. Pallet 21 kg (Wood Pallet) ↵ . 20ea(10 tray × 2 array) + 2ea(Top tray) ↵
Total Weight ↵	2129 [kg] ↵	. Packing Box : 3kg (Paper) ↵

12. MARKING & OTHERS

A nameplate bearing followed by is affixed to a shipped product at the specified location on each product.

12.1 Cell label



- (1) Parts number : LSC320AN01-8
- (2) Revision : One letter
- (3) Control : One letter
- (4) Lot number : 8 Z 9 C 0N2 89 B

1 2 3 4 5 6 7


- ① 8 : Line
- ② Z : Device
- ③ 9 : Year
- ④ C : Month
- ⑤ 0N2 : Lot No
- ⑥ 89 : Glass No
- ⑦ B : Cell No

12.2 Tray Label

(1) Nameplate indication ↵



(2) Packing box attach ↵



13. General Precautions

- 13.1 Handling
- (a) When the panel kit and BLU kit are assembled, the panel kit and BLU kit should be attached to the set system firmly by combining each mounted holes. Be careful not to give the mechanical stress.
 - (b) Be careful not to give any extra mechanical stress to the panel when designing the set and BLU kit.
 - (c) Be cautious not to give any strong mechanical shock and / or any forces to the panel kit. Applying the any forces to the panel may cause the abnormal operation or the damage to the panel kit and the back light unit kit.
 - (d) Refrain from applying any forces to the source PBA and the drive IC in the process of the handling or installing to the set. If any forces are applied to the products, it may cause a damage or a malfunction in the panel kit.
 - (e) Refrain from applying any forces which cause a constant shock to the back side of panel kit, the set design and BLU kit. If any forces are applied to the products, it may cause an abnormal display, a functional failure and etc.
 - (f) Note that polarizer could be damaged easily.
Do not press or scratch the bare surface with the material which is harder than a HB pencil lead.
 - (g) Wipe off water droplets or oil immediately. If you leave the droplets for a long time on the product, a staining or the discoloration may occur.
 - (h) If the surface of the polarizer is dirty, clean it using the absorbent cotton or the soft cloth.
 - (i) Desirable cleaners are water or IPA(Isopropyl Alcohol).
Do not use Ketone type materials(ex. Acetone), Ethyl alcohol, Toluene, Ethyl acid or Methyl chloride. These might cause the permanent damage to the polarizer due to chemical reaction.
 - (j) If the liquid crystal material leaks from the panel, this should be kept away from the eyes or mouth. If this contacts to hands, legs, or clothes, you must washed it away with soap thoroughly and see a doctor for the medical examination.
 - (k) Protect the panel kit and BLU Kit out of the static electricity. Otherwise the circuit IC could be damaged.
- Reference : Process control standard of SEC

No.	Item	Control standard
1	Ionizer	All Equipment should be controlled under 150V.(Typ. 100V)
2	Carrying Roller	Carrying Roller should be controlled under 200V.
3	Equipment Ground Resistance	All Equipment Ground Should be less than 1ohm.

- (l) Remove the stains with finger-stalls wearing soft gloves in order to keep the display clean in the process of the incoming inspection and the assembly process.
- (m) Do not pull or fold the source drive IC which connects to the source PBA and the panel or the gate drive IC.
- (n) Do not pull, fold or bend the source drive IC and the gate drive IC in any processes. If not, the source drive IC could be bent one time in the process of assembling the panel Kit and the BLU Kit.
- (o) Do not adjust the variable resistor located on the panel kit and BLU kit except when adjusting the flicker.
- (p) Do not touch the pins of the interface connector directly with bare hands.
- (q) Be cautious not to be peeled off the protection film.




Fig. GND SR-Open Pattern – Be sure to be contacted to the ground while peeling of the protection film

- Make sure to peel off slowly (It is recommended to peel it off at the speed of more than 8sec. constantly.)
- The peeling direction is shown at the Fig 1
- Instruct the ground worker to work with the adequate methods such as the antistatic wrist band.
- Make sure to be grounded the source PBA while peeling of the protection film.
- Ionized air should be blown over during the peeling
- The protection film should not be contacted to the source drive IC.
- If the adhesive stains remain on the polarizer after the protection film is peeled off, please remove stains with isopropyl-alcohol liquid.

- (r) The protection film for the polarizer on the panel kit should be slowly peeled off just before using so that the electrostatic charge can be minimized.
- (s) The panel kit and BLU kit have high frequency circuits. The sufficient suppression to the EMI should be done by the set manufacturers.
- (t) The set of which the panel is assembled shall not be twisted. If the product is twisted it may cause the damage on the product.
- (u) The S D-IC chip must be contacted with the top chassis

13.2 Storage

ITEM	Unit	Min.	Max.				
Storage Temperature	(°C)	5	40				
Storage Humidity	(%rH)	35	75				
Storage life	6 months						
Storage Condition	(1) The storage room should provide good ventilation and temperature control. (2) Products should not be placed on the floor, but on the Pallet away from a wall. (3) Prevent products from direct sunlight, moisture nor water, Be cautious of a build up of condensation. (4) Avoid other hazardous environment while storing goods. (5) If products delivered or kept in conditions of the recommended temperature or humidity, we recommend you leave them at a circumstances which is shown in the following table.						
	출하후 개월수	1 month	2 months	3 months	4 months	5 months	6 months
	Baking Condition	No Baking		50°C, 10% 24Hr	50°C, 10%, 48Hr		

13.3 Operation

- Do not connect or disconnect the module in the "Power on" mode.
- Power supply should be always turned on and off by the "Power on/off sequence".
- The module has high frequency circuits. The sufficient suppression to the electromagnetic interference should be done by the system manufacturers. The grounding and shielding methods is important to minimize the interference.
- The cables between the back light connector and its converter power supply should be connected directly to have a minimized length. A longer cable between the back light and the converter may lessen the lower luminance of lamp(LED) and may require a higher startup voltage(Vs).

13.4 Operation Condition Guide

- The LCD product shall be operated under normal conditions.
The normal condition is defined as below,
 - Temperature : 20±15°C
 - Humidity : 55±20%
 - Display pattern : continually changing pattern (Not stationary)

(b) If the product will be used under extreme conditions such as under the high temperature, humidity, display patterns or the operation time etc., it is strongly recommended to contact SEC for the advice about the application of engineering . Otherwise, its reliability and the function may not be guaranteed. Extreme conditions are commonly found at airports, transit stations, banks, stock markets and controlling systems.

13.5 Others

- (a) The ultra-violet ray filter is necessary for the outdoor operation.
- (b) Avoid the condensation of water which may result in the improper operation of product or the disconnection of electrode.
- (c) Do not exceed the limit on the absolute maximum rating. (For example, the supply voltage variation, the input voltage variation, the variation in content of parts and environmental temperature, and so on) If not, the module may be damaged.
- (d) If the module keeps displaying the same pattern for a long period of time, the image may be remained to the screen. To avoid the image sticking, it is recommended to use a screen saver.
- (e) This module has its circuitry of PCB's on the rear side and should be handled carefully in order for a force not to be applied.
- (f) Please contact the SEC in advance when the same pattern is displayed for a long time.

14. 환경 유해물질 관리 기준

14.1 금지물질

아래에 제시하는 물질에 대해서는 부품 및 디바이스 등에 함유되는 일이 있어서는 안된다.
표 161 법률에 의해 사용이 금지되어 있는 물질

물질명
Cadmium and cadmium 화합물 ^{*1}
PBB(polybromobiphenyl)군, PBDE (polybrominated biphenyl ethers)군 ^{*2}
Polychlorinated biphenyl (PCB) 류
Polychlorinated naphthalene 류
Organic tin 화합물 (Tributyl tin category/Triphenyl tin category)
Asbestos
Azo화합물 (총해 후 표 8.8에 나와 있는 Amine을 생성하는 화합물. 이 화합물은 인체와 지속적으로 접촉하며 생산되는 제품의 부품으로는 사용 금지되어 있다.)

*1: 포장재료에 대해서는 수은, 카드뮴, 6가 크롬, 납의 중금속 불순물 허용농도가 합계 100ppm 미만이 되도록 한다.

*2: 직접 물질을 금지하는 법은 없으나, 독일의 다이옥신 규제를 따르기 위해 금지 물질로 분류된다.

카드뮴의 경우, 아래에 제시하는 부위에 대한 사용에 대해서는 현재 금지되어 있지 않으나, 향후 규제될 것이므로 적극적으로 전폐를 목표로 한다.

표162 규제할 카드뮴 및 기타 화합물의 용도와 전폐 목표

용도	전폐 목표
(a) DC 모터, 스위치, 릴레이, 브레이크 등 신뢰성을 요구하는 모든 기기의 전기 접점	2008년 3월말
(b) 형광표시장치에 함유되는 형광체	
(c) Ni-Cd 전지 (신규로 출시하는 것, 다만 이미 발매 중인 Ni-Cd 전지는 2007년 3월을 전폐목표로 한다.)	2004년 3월말
(d) 유리 및 유리도료의 안료, 염료	

아조화합물 중에서 분해에 의해 표163에 제시하는 아민이 발생할 용도의 사용을 금지한다.↵

↵

표163 아조화합물의 분해에 의해 발생해서는 안되는 아민 일람 ↵

CAS No ↵	아민 ↵
92-87-1 ↵	4-aminodiphenyl ↵
92-87-5 ↵	<u>Benzidine</u> ↵
95-89-2 ↵	4-chloro-o-toluidine ↵
91-59-8 ↵	2-naphthylamine ↵
97-58-8 ↵	<u>o</u> -aminotoluene ↵
99-55-8 ↵	2-amino-4-nitrotoluene ↵
108-47-8 ↵	<u>p</u> -chloroaniline ↵
615-05-4 ↵	2,4-diaminoanisole ↵
101-77-9 ↵	4,4'-diaminodiphenylmethane ↵
91-94-1 ↵	3,3'-dichlorobenzidine ↵
119-90-4 ↵	3,3'-dimethoxybenzidine ↵
119-93-7 ↵	3,3'-dimethylbenzidine ↵
838-88-0 ↵	3,3'-dimethyl-4,4'-diaminodiphenylmethane ↵
120-71-8 ↵	<u>p</u> -oresidine ↵
101-14-4 ↵	4,4'-methylene-bis-(2-chloro aniline) ↵
101-80-4 ↵	4,4'-oxydianiline ↵
139-65-1 ↵	4,4'-thiodianiline ↵
95-53-4 ↵	<u>o</u> -toluidine ↵
95-80-7 ↵	2,4-toluylenediamine ↵
187-7-7 ↵	2,4,5-trimethylaniline ↵
90-04-0 ↵	<u>o</u> -anisidine ↵

14.2 완전폐기 물질 ↵

다음의 물질은 표 165에 표기된 용도를 제외하고 어느 부품이나 장치에 함유되어서는 안 된다. ↵

표 164 완전폐기물질 ↵

물질명 ↵
납 및 납 화합물 ↵
수은 및 수은 화합물 ↵
6가 크롬 화합물 ↵
PVC 및 PVC 혼합물 ↵
PBB, PBDE 이외의 유기브롬화합물 ↵
염소화 파라핀류 (염소계 난연제/가소제) ↵

↵
↵

아래의 경우에 대해서는 현상황에서 대체기술이 미확립 상태이고, 부품의 기능 및 신뢰성을 확보하는데 있어서 해당부품의 계속사용이 부득이하다고 판단하여 표8.5의 완전폐기 기일까지 완전 폐기하는 것으로 한다.

다만, 대체재료의 기술확립이 가능해진 경우는 기한을 기다리지 않고 사용금지로 한다.

또한 대체기술이 없어 법규제의 규정에 의해 제외 및 예외가 인정된 경우는 기한을 재조정한다.

표 165 완전폐기물질에 대한 주요 용도 및 완전폐기 목표

물질명	용도	전폐 목표
납 / 그 화합물	사용금지 : 아래 (a),(b),(c),(d),(e),(f),(g),(h),(i),(j),(k),(l),(m) 및 (n) 이외의 용도. 예컨대 포장재, 프린트비선포판 등에 대한 안료 용도	
	(a) 의세서리를 포함한 제품의 외장부 (인체에 쉽게 접촉되는 부위)에의 사용 (플라스틱에 사용되는 안경재, 안료 등) (b) 선지피복에 사용하는 안경재, 안료 등 (c) 의세서리를 포함한 제품의 외장부에 사용하는 각종 합금 및 그 도장면 (d) 신규로 출시하는 소형 셀납전지	2008년 3월 말
	(e) 부품의 외부전극 - 리드단자 등의 납땜처리 (전기부품/반도체 디바이스/히트싱크 등) (f) 부품 - 디바이스의 내부접속용 납땜, 고융점 납땜 (Pb 85wt% 미만의 주석/납땜) (g) 브라운관 이외의 광학유리에 함유된 납 (h) 납을 함유하는 각종 합금 (i) 도료, 잉크, 저항기의 저항체 (j) 불순물로서 납을 함유하는 각종 합금 다만, 아래 합금은 첨가물로서의 납의 함유가 허용된다. 합금 종류 납 함유 허용농도 광지 0.3wt% 미만 알루미늄합금 0.4wt% 미만 동합금 4wt% 미만 (k) 2008년 3월말 이전에 출시한 소형 셀납전지	2004년 3월 말

143 플라스틱 중의 카드뮴 허용 농도

선재피복 등의 플라스틱에 카드뮴 및 그 화합물을 일절 첨가해서는 안된다.

측정기의 검출한계, 오차, 자연계에 존재하는 불순물의 혼입을 고려하여 5ppm 미만으로 한다.

이 때의 전처리방법, 측정방법에 대해서는 BS EN 1122 「Plastics - Determination of cadmium - Wet decomposition method」에 준한다.

측정은 유도결합 플라즈마 발광 분광 분석법(ICP-AES)을 표준으로 한다.

	(l) 부품·디바이스의 내부접속용 <u>고유점납땜</u> (Pb 95wt% 이상 함유하는 주석/납땜) (m) 세라믹 <u>안전소자</u> 에 함유된 <u>납화합물</u> (n) 브라운관, 전자부품, 형광관에 사용되는 유리	예외
수은 / 그 화합물	사용금지 : 아래 (a),(b),(c) 및 (d) 이외의 용도. <u>예컨대</u> , 포장지, 수은전지, 시안계 등	
	(a) 소형형광등 : 1기당 수은함유량이 5mg 이상인 것.	2004년 3월말
	(b) 산화은전지, 알칼리·망간 배터전지, 공기전지	
	(c) 소형형광등 : 1기당 수은함유량이 5mg 미만인 것. (d) 소형형광등, 적관형광등 이외의 램프	예외
6가 크롬 화합물	사용금지 : 아래 이외의 용도	
	도금, 안료 등의 성분으로 함유되는 것	2004년 3월말
폴리염화비닐 / 그 혼합물	폴리염화비닐을 가지는 모든 부품·디바이스 주요 용도로서 기내비선용 비닐전선, 전선코드, 외부접속코드, 기타 코드류를 가지는 유니트 등. 다만, 안전규격의 규제를 받는 것에 대해서는 <u>소니측이</u> 확인한 후에 계속하여 사용하는 경우가 있다.	2004년 3월말
	프린트회로판, 외관 등 대형부품. (안전성이 확인된 대체 <u>난연재</u> 를 적용할 수 없는 경우, 사용을 인정한다)	2003년 3월말
PBB/PBDE 이외의 유기 할로화합물	상기 이외의 부위 (안전성이 확인된 대체 <u>난연재</u> 를 적용할 수 없는 경우, 사용을 인정한다)	2004년 3월말

14.4 발출을 규제하는 물질

표14.6 발출을 규제하는 물질

물질명	발출 농도	주요 용도
포름알데히드	대기 중 농도 10㎥ 이상의 기밀시험실에서 0.1ppm 이하	모든 <u>목재재료</u> 및 <u>목제품</u>

14.5 부품, 디바이스 제조시에 사용해서는 안되는 물질

표14.7 부품, 디바이스 제조시에 사용해서는 안되는 물질

물질명
[오존층을 파괴하는 물질] CFC(chlorofluorocarbon), HCFC(hydrochlorofluorocarbon), methyl bromide, 1,1,1-trichloroethane, carbon tetrachloride
[Chlorine 유기 용매] 1,1,2-trichloroethane, 1,2-dichloroethane, 1,1-dichloroethylene, 1,2-dichloroethylene, methylene chloride, chloroform, trichloroethylene, tetrachloroethylene