

笙泉科技股份有限公司  
Megawin Technology Co., Ltd.

---

# MA82G5A64

## 说明书

北京菱电科技有限公司  
TEL: 010-82674978

# 目录

目录 .....	2
1. 概述 .....	7
2. 特性 .....	8
3. 方框图 .....	11
4. 特殊功能寄存器 .....	12
4.1. SFR 图 (页 0~F) .....	12
4.2. SFR 位分配 (Page 0~F) .....	13
4.3. 辅助 SFR 图 (P 页) .....	16
4.4. 辅助特殊功能寄存器位分配 (P 页) .....	17
5. 引脚结构 .....	18
5.1. 封装指南 .....	18
5.2. 引脚定义 .....	20
5.3. 功能复用 .....	23
6. 8051 CPU 功能描述 .....	26
6.1. CPU 寄存器 .....	26
6.2. CPU 时序 .....	28
6.3. CPU 寻址模式 .....	28
7. 存储器组织 .....	30
7.1. 程序存储器 .....	30
7.2. 数据存储器 .....	31
7.3. 片上扩展 RAM (XRAM) .....	36
7.4. 外部数据存储器存取 .....	37
7.4.1. 8 位 MOVX 复用模式 .....	39
7.4.2. 16 位 MOVX 复用模式 .....	40
7.4.3. MOVX 无地址状态模式 .....	41
7.5. 关于 C51 编译器的声明标识符 .....	42
8. 双数据指针寄存器 (DPTR) .....	43
9. 系统时钟 .....	45
9.1. 时钟结构 .....	45
9.2. 时钟寄存器 .....	46
10. 看门狗定时器 (WDT) .....	50
10.1. WDT 结构 .....	50
10.2. WDT 在掉电模式和空闲模式期间 .....	50
10.3. WDT 寄存器 .....	51
10.4. WDT 硬件选项 .....	52
11. 系统复位 .....	54
11.1. 复位源 .....	54
11.2. 上电复位 .....	54

11.3. 外部复位.....	55
11.4. 软件复位.....	55
11.5. 掉电检测器 (Brown-Out) 复位.....	56
11.6. WDT 复位.....	57
11.7. 非法地址复位 .....	57
12. 电源管理 .....	58
12.1. 电源监控模块 .....	58
12.2. 电源节省模式 .....	60
12.2.1. 慢频模式 .....	60
12.2.2. 副频模式 .....	60
12.2.3. Watch 模式 .....	60
12.2.4. Monitor 模式.....	60
12.2.5. 空闲模式 .....	60
12.2.6. 掉电模式 .....	60
12.2.7. 中断唤醒掉电模式 .....	63
12.2.8. 复位唤醒掉电模式 .....	63
12.2.9. KBI 键盘唤醒掉电模式.....	63
12.3. 电源控制寄存器.....	64
13. 输入输出口配置.....	67
13.1. 输入输出口结构.....	67
13.1.1. 端口 3 准双向口 .....	67
13.1.2. 端口 3 推挽输出 .....	68
13.1.3. 端口 3 仅是输入 (高阻抗输入) 模式.....	69
13.1.4. 端口 3 开漏输出 .....	69
13.1.5. 通用端口集电极开漏输出结构 .....	69
13.1.6. 通用端口推挽输出结构 .....	70
13.1.7. 通用端口输入配置 .....	71
13.2. 输入输出口寄存器 .....	72
13.2.1. 端口 0 寄存器 .....	72
13.2.2. 端口 1 寄存器 .....	74
13.2.3. 端口 2 寄存器 .....	74
13.2.4. 端口 3 寄存器 .....	75
13.2.5. 端口 4 寄存器 .....	76
13.2.6. 端口 5 寄存器 .....	76
13.2.7. 端口 6 寄存器 .....	77
13.2.8. 上拉控制寄存器.....	77
14. 中断 .....	80
14.1. 中断结构.....	80
14.2. 中断源 .....	83
14.3. 中断使能 .....	85
14.4. 中断优先级 .....	85
14.5. 中断处理 .....	86
14.6. nINT2/nINT3 输入源选择 .....	87
14.7. 中断寄存器 .....	88

15. 定时器/计数器 .....	97
15.1. 定时器 0 和 1 .....	97
15.1.1. 定时器 0/1 模式 0 .....	97
15.1.2. 定时器 0/1 模式 1 .....	98
15.1.3. 定时器 0/1 模式 2 .....	98
15.1.4. 定时器 0/1 模式 3 .....	99
15.1.5. 定时器 0/1 可编程时钟输出 .....	99
15.1.6. 定时器 0/1 寄存器 .....	101
15.2. 定时器 2 .....	104
15.2.1. 捕获模式(CP) .....	104
15.2.2. 自动重载模式 (AR) .....	105
15.2.3. 波特率发生器模式 (BRG) .....	107
15.2.4. 定时器 2 可编程时钟输出 .....	108
15.2.5. 定时器 2 寄存器 .....	109
15.3. 定时器 3 .....	113
15.3.1. 16 位自动重载定时器 .....	113
15.3.2. 两个 8 位自动重载定时器 .....	114
15.3.3. 定时器 3 可编程时钟输出 .....	115
15.3.4. 定时器 3 寄存器 .....	117
16. 串行口 0 (UART0) .....	120
16.1. 串行口 0 模式 0 .....	122
16.2. 串行口 0 模式 1 .....	124
16.3. 串行口 0 模式 2 和 模式 3 .....	125
16.4. 帧错误侦测 .....	125
16.5. 多处理器通讯 .....	126
16.6. 自动地址识别 .....	126
16.7. 波特率设置 .....	129
16.7.1. 模式 0 波特率 .....	129
16.7.2. 模式 2 波特率 .....	129
16.7.3. 模式 1 和 3 波特率 .....	129
16.8. 串行口 0 寄存器 .....	138
17. 串行口 1 (UART1) .....	142
17.1. 串行口 1 波特率发生器 (S1BRG) .....	142
17.2. 串行口 1 波特率设定 .....	143
17.2.1. 模式 0 波特率 .....	143
17.2.2. 模式 2 波特率 .....	143
17.2.3. 模式 1 和 3 波特率 .....	143
17.3. S1BRG 纯定时器模式 .....	146
17.4. S1BRT 可编程时钟输出 .....	147
17.5. 串行口 0 的波特率定时器来自串行口 1 .....	148
17.6. 串行口 1 寄存器 .....	149
18. 可编程计数器阵列 (PCA) .....	152
18.1. PCA 概述 .....	152
18.2. PCA 定时器/计数器 .....	153

18.3. 比较/捕获模块 .....	156
18.4. PCA 操作模式。 .....	159
18.4.1. 捕获模式 .....	159
18.4.2. 16 位软件定时器模式 .....	160
18.4.3. 高速输出模式 .....	160
18.4.4. PWM 模式 .....	161
18.4.5. 增强型 PWM 模式 .....	162
19. 串行外设接口(SPI) .....	165
19.1. 典型 SPI 配置 .....	166
19.1.1. 单主机和单从机 .....	166
19.1.2. 双驱动器，既是主机也是从机 .....	166
19.1.3. 单主机和多从机 .....	167
19.2. 配置 SPI .....	167
19.2.1. 从机注意事项 .....	168
19.2.2. 主机注意事项 .....	168
19.2.3. /SS 引脚的模式改变 .....	168
19.2.4. 发送保持寄存器非空标志 .....	168
19.2.5. 写冲突 .....	169
19.2.6. SPI 时钟速率选择 .....	169
19.3. 数据模式 .....	170
19.4. SPI 寄存器 .....	172
20. 双线串行接口(TWSI/TWI) .....	175
20.1. 操作模式 .....	176
20.1.1. 主机发送模式 .....	176
20.1.2. 主机接收模式 .....	176
20.1.3. 从机发送模式 .....	178
20.1.4. 从机接收模式 .....	178
20.2. 混合状态 .....	179
20.3. 使用 TWSI .....	179
20.4. TWSI 寄存器 .....	186
21. 键盘中断(KBI) .....	190
21.1. 键盘寄存器 .....	190
22. 12 位模数转换器 (ADC) .....	193
22.1. ADC 结构 .....	193
22.2. ADC 操作 .....	193
22.2.1. ADC 输入通道 .....	194
22.2.2. 开始转换 .....	194
22.2.3. ADC 示例代码 .....	195
22.2.4. ADC 转换时间 .....	196
22.2.5. I/O 引脚用于 ADC 功能 .....	196
22.2.6. 空闲很掉电模式 .....	196
22.3. ADC 寄存器 .....	197
23. ISP 和 IAP .....	202
23.1. MA82G5A64 Flash 存储空间配置 .....	202

23.2. MA82G5A64 Flash 在 ISP/IAP 的访问 .....	203
23.2.1. ISP/IAP Flash 页擦除模式 .....	203
23.2.2. ISP/IAP Flash 编程模式 .....	205
23.2.3. ISP/IAP Flash 读取模式 .....	207
23.3. ISP 操作 .....	209
23.3.1. 硬件访问 ISP .....	209
23.3.2. 硬件访问 ISP .....	209
23.3.3. ISP 注意事项 .....	210
23.4. 在应用可编程 (IAP) .....	211
23.4.1. IAP-存储空间边界/范围 .....	211
23.4.2. IAP-存储空间更新数据 .....	211
23.4.3. IAP 注意事项 .....	213
23.5. ISP/IAP 寄存器 .....	214
23.6. ISP 示例代码 .....	216
24. P 页 SFR 访问 .....	218
25. 辅助特殊功能寄存器 .....	222
26. 硬件选项 .....	227
27. 应用说明 .....	229
27.1. 电源电路 .....	229
27.2. 复位电路 .....	229
27.3. 外部晶振(XTAL)振荡电路 .....	230
27.4. ICP 和 OCD 接口电路 .....	231
27.5. 在芯片编程功能 .....	232
27.6. 在线调试功能 .....	233
28. 绝对最大极限值 .....	234
28.1. 最大绝对额定值 .....	234
28.2. 直流特性 .....	235
28.3. 外部时钟特性 .....	238
28.4. IHRCO 特性 .....	238
28.5. ILRCO 特性 .....	239
28.6. CKM 特性 .....	240
28.7. Flash 特性 .....	240
28.8. ADC 特性 .....	241
28.9. 串行口时序特性 .....	242
28.10. SPI 时序特性 .....	243
28.11. 外部存储周期时序特性 .....	246
29. 指令集 .....	248
30. 封装尺寸 .....	253
30.1. LQFP-64 (10mm X 10mm) .....	253
30.2. LQFP-48 (7mm X 7mm) .....	254
31. 版本历史 .....	255

## 1. 概述

**MA82G5A64**是基于80C51的高效1-T结构的单芯片微处理器，每条指令需要1~7时钟信号（比标准的8051快6~7倍），与标准8051指令集兼容。因此在与标准8051有同样的处理能力的情况下，**MA82G5A64**只需要非常低的运行速度，同时由此能很大程度的减少耗电量。

**MA82G5A64**有64K字节的内置Flash存储器用于保存代码和数据。Flash存储器可以通过串行模式编程 (ICP, 在电路编程) 或者 ISP模式进行编程的能力。同时，也提供在应用编程(IAP)的能力。ISP和ICP让使用者无需从产品中取下微控制器就可以下载新的代码；IAP意味着应用程序正在运行时，微控制器能够在Flash中写入非易失数据。这些功能都由内建的电荷泵提供编程用的高压。

**MA82G5A64**除了80C52 MCU的标准功能（例如 256 字节的随机存储器，四个8位I/O口，二个带有高/低触发选项的外部中断，一个多源4级中断控制，一个串口(UART0)和三个定时/计数器）外，**MA82G5A64** 有三个额外的 I/O ports (P4[6:0], P5, P6)，5120字节外部数据存储器 (XRAM)，两个额外的带高/低触发选项的外部中断，12位ADC，一个6通道PCA，SPI，TWSI，第二串口 (UART1)，键盘中断，一次性使能的看门狗定时器，4个16位定时器，两个低电压检测器，一个晶振(与 P6.0 和 P6.1共用)，一个高精度的内部振荡，一个低速的内部 RC 振荡器 (ILRCO) 和一个多功能的增强型的串口(UART0) 和一个低速增强设备 (X2/X4 模式)。

**MA82G5A64** 有多种工作模式可以减少耗电量：空闲模式，掉电模式，慢频模式，副频模式，watch 模式和 monitor 模式。在空闲模式下，CPU被冻结而外围模块和中断系统依然活动。在掉电模式下，随机存储器RAM和特殊功能寄存器SFR的值被保存，而其他所有功能被终止。最重要的是，在掉电模式下的微控制器可以被多种中断或复位唤醒。在慢频模式，使用者可以通过8位的系统时钟分频器减慢系统速度以减少耗电量。选择副频模式系统时钟来自内部低速振荡器CPU 用一个特别慢的速度在运行。watch 模式，在掉电模式或空闲模式下保持WDT正常运行来唤醒CPU。Monitor 模式，在掉电模式检测电压，当电压特别低的时候会复位。

另外，**MA82G5A64** 装配有笙泉独家的 (OCD) 接口可以用于在线仿真 (ICE) ， OCD 接口提供在片内和在系统不干扰调试并且不占用任何资源。支持 ICE 应用中的几个必须的操作例如：复位、全速、停止、单步、全速到光标和断点设置。软件开发期间使用者不需要使用任何的开发板或者传统的 ICE 上应用的插头转接器，使用者只需要连接好 OCD 接口，这强有力的接口使得开发非常容易。

## 2. 特性


- 高速 1-T 结构 80C51 内核
- MA82G5A64 64K 字节 flash 程序存储器空间
  - ISP 空间可以选择为 1KB/1.5KB~4KB
  - 灵活的 IAP 大小空间设置
  - 密码保护程序区访问
  - Flash 写/擦 次数: 10,000
  - Flash 数据保留时间: 100 年 25°C
- 数据存储器
  - 内部 256 字节数据存储器
  - 多达 5120 字节扩展数据存储器(XRAM)。
- 两个数据指针
- 可变长度的 MOVX 可以访问慢的 SRAM/外设
- 中断控制
  - 16 中断源, 4 个优先级
  - 四个外部中断, nINT0, nINT1, nINT2 和 nINT3
  - 所有的外部中断支持高/低或上升/下降沿触发
- 四个 16-位 定时/计数, 定时器 0, 定时器 1, 定时器 2 和定时器 3
  - T0CKO 在 P34, T1CKO 在 P35, T2CKO 在 P10 和 T3CKO 在 P01
  - T0/T1/T2/T3 可以选择 X12 模式
- 有 6 个比较/俘获单元的可编程 16 位定时/计数阵列
  - 俘获模式
  - 16 位软件定时模式
  - 高速输出模式
  - 8/10/12/16-位 带周相移动功能的 PWM (脉宽调节器) 模式
- 键盘中断 (P0/P2/P5/P6)
- 12-位 ADC
  - 可程控的最大 250 kspS
  - 最多可到 8 通道单一输入或者 4 个通道差分输入
- 增强型 UART (S0)
  - 帧误差侦测

- 自动地址识别
- 速度增强机制(X2/X4 模式)
- 第二个 UART (S1)
  - 专用于波特率产生器
  - S1 与 S0 共享波特率产生器
- 主/从 SPI 串口接口
- 主/从两线串口接口(TWSI)
- 可程序控制的看门狗时间
  - 通过 CPU 或上电复位一次性使能
  - 时钟源来自内部低频振荡器
  - 看门狗溢出会中断或复位 CPU
  - 支持 Watch 模式
- 在片内调试接口(OCD)
- 最大 55 普通 I/O 口在 LQFP64 封装
  - P3 可以设置准双向口模式，推挽输出模式，开漏集输出模式，仅输入模式。
  - P0, P1, P2, P4, P5 和 P6 可以设置为推挽输出模式，开漏集输出模式。
  - P6.0 和 P6.1 公用 XTAL2 和 XTAL1
- 多种省电模式：掉电模式，空闲模式，慢频模式，副频模式，watch 模式和 monitor 模式。
  - 所有的中断能唤醒空闲模式。
  - 11 中源能唤醒掉电模式。
  - 慢频模式和副频模式支持低速 MCU 运转
  - Watch 模式在掉电模式下能复位 CPU
  - Monitor 模式在掉电模式下支持 BOD1 复位 CPU
- 低电压检测
  - BOD0: 检测 2.2V
  - BOD1: 选择检测电压为：4.2V/3.7V/2.4V/2.0V
  - 中断 CPU 或 复位 CPU
  - 在掉电模式下唤醒 CPU
- 工作电压范围：2.0V – 5.5V
  - flash 写电压最低 2.2V (ISP/IAP/ICP)
- 工作频率范围：36MHz(最高)
  - 外部晶振模式，2 – 12MHz @ 2.0V – 5.5V 和 2 – 25MHz @ 2.7V – 5.5V..

- CPU 可以到达 12MHz @ 2.0V – 5.5V, 到达 25MHz @ 2.4V – 5.5V 和可以到达 36MHz @ 2.7V – 5.5V
- 时钟源
  - 内部 12MHz 振荡器 (IHRCO) : 工厂条件下测误差 ±1, 典型值
  - 外部晶振模式
  - 内部低频 RC 振荡器(ILRCO) : 大约 32KHz
  - 外部时钟输入(ECKI) 在 XTAL2/P6.0
  - 内部振荡输出 XTAL2/P6.0
  - 内建时钟倍频器(CKM) 用来提供高速时钟源
- 工作温度:
  - 工业级 (-40°C 到 +125°C)\*
- 封装类型:
  - LQFP48 (7mm x 7mm):
  - LQFP64 (10mm x 10mm):

\*:抽样检测。

### 3. 方框图



## 4. 特殊功能寄存器

### 4.1. SFR 图 (页 0~F)

	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F
<b>F8</b>	0	P5	CH	CCAP0H	CCAP1H	CCAP2H	CCAP3H	CCAP4H
	1	P6						CCAP5H
<b>F0</b>	0	B	--	PCAPWM0	PCAPWM1	PCAPWM2	PCAPWM3	PCAPWM4
	1							PCAPWM5
<b>E8</b>	0	P4	CL	CCAP0L	CCAP1L	CCAP2L	CCAP3L	CCAP4L
	1							CCAP5L
<b>E0</b>	0	ACC	WDTCR	IFD	IFADRH	IFADRL	IFMT	SCMD
	1							ISPCR
<b>D8</b>	0	CCON	CMOD	CCAPM0	CCAPM1	CCAPM2	CCAPM3	CCAPM4
	1							CCAPM5
<b>D0</b>	0	PSW	SIADR	SIDAT	SISTA	SICON	KBPATN	KBCON
	1							KBMASK
<b>C8</b>	0	T2CON	T2MOD	RCAP2L	RCAP2H	TL2	TH2	--
	1	T3CON	T3MOD	RCAP3L	RCAP3H	TL3	TH3	
<b>C0</b>	0	XICON	--	--	ADCFG0	ADCON0	ADCDL	ADCDH
	1							CKCON0
<b>B8</b>	0	IP0L	SADEN	--	--	--	--	CKCON1
	1							
<b>B0</b>	0	P3	P3M0	P3M1	P4M0	PUCON0	P5M0	--
	1					PUCON1	P6M0	
<b>A8</b>	0	IE	SADDR	--	--	SFRPI	EIE1	EIP1L
	1							EIP1H
<b>A0</b>	0	P2	AUXR0	AUXR1	AUXR2	--	EIE2	EIP2L
	1							EIP2H
<b>98</b>	0	S0CON	S0BUF	S0CFG	S1CFG	--	--	--
	1	S1CON	S1BUF	S1BRT	S1BRC			
<b>90</b>	0	P1	P1M0	P1AIO	P0M0	--	P2M0	--
	1							PCON1
<b>88</b>	0	TCON	TMOD	TL0	TL1	TH0	TH1	SFIE
	1							STRETCH
<b>80</b>	0	P0	SP	DPL	DPH	SPSTAT	SPCON	SPDAT
	1							PCON0
		0/8	1/9	2/A	3/B	4/C	5/D	6/E
								7/F

## 4.2. SFR 位分配(Page 0~F)

符号	描述	地址	位地址及符号								复位值
			位-7	位-6	位-5	位-4	位-3	位-2	位-1	位-0	
P0	端口 0	80H	P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0	11111111
SP	堆栈指针	81H									00000111
DPL	数据指针低 8 位	82H									00000000
DPH	数据指针高 8 位	83H									00000000
SPSTAT	SPI 状态寄存器	84H	SPIF	WCOL	THRFL	SPIBSY	--	--	--	SPR2	0000XXX0
SPCON	SPI 控制寄存器	85H	SSIG	SPEN	DORD	MSTR	CPOL	CPHA	SPR1	SPR0	00000100
SPDAT	SPI 数据寄存器	86H									00000000
PCON0	电源控制寄存器 0	87H	SMOD1	SMOD0	--	POF0	GF1	GF0	PD	IDL	00010000
TCON	定时器控制寄存器	88H	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	00000000
TMOD	定时器模式寄存器	89H	GATE	C/T	M1	M0	GATE	C/T	M1	M0	00000000
TL0	定时器 0 低 8 位	8AH									00000000
TL1	定时器 1 低 8 位	8BH									00000000
TH0	定时器 0 高 8 位	8CH									00000000
TH1	定时器 1 高 8 位	8DH									00000000
SFIE	系统标志中断使能	8EH	--	--	--	--	--	BOF1IE	BOF0IE	WDTFIE	XXXXXX000
STRETCH	MOVX 时序扩展	8FH	EMAI1	--	ALES1	ALES0	RWSH	RWS2	RWS1	RWS0	0X0000000
P1	端口 1	90H	P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0	11111111
P1M0	P1 模式寄存器 0	91H	P1M0.7	P1M0.6	P1M0.5	P1M0.4	P1M0.3	P1M0.2	P1M0.1	P1M0.0	00000000
P1AIO	P1 仅模拟输入寄存器	92H	P17AIO	P16AIO	P15AIO	P14AIO	P13AIO	P12AIO	P11AIO	P10AIO	00000000
P0M0	P0 模式寄存器 0	93H	P0M0.7	P0M0.6	P0M0.5	P0M0.4	P0M0.3	P0M0.2	P0M0.1	P0M0.0	00000000
P2M0	P2 模式寄存器 0	95H	P2M0.7	P2M0.6	P2M0.5	P2M0.4	P2M0.3	P2M0.2	P2M0.1	P2M0.0	00000000
PCON1	电源控制寄存器 1	97H	SWRF	EXRF	POF1	IARF	--	BOF1	BOF0	WDTF	0010X000
S0CON	串行口 0 控制寄存器	98H	SM00 /FE	SM10	SM20	REN0	TB80	RB80	TI0	RI0	00000000
S1CON	串行口 1 控制寄存器	98H	SM01	SM11	SM21	REN1	TB81	RB81	TI1	RI1	00000000
S0BUF	串行口 0 缓冲寄存器	99H									XXXXXXXXXX
S1BUF	串行口 1 缓冲寄存器	99H									XXXXXXXXXX
S0CFG	串行口 0 配置	9AH	URTS	SMOD2	URM0X6	--	--	--	--	--	000XXXXX
S1BRT	串行口 1 波特率定时器	9AH									00000000
S1CFG	串行口 1 配置	9BH	--	--	--	S1TR	S1MOD1	S1TX12	S1CKOE	S1TME	XXX00000
S1BRC	串行口 1 波特率计数器	9BH									00000000
P2	端口 2	A0H	P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0	11111111
AUXR0	辅助寄存器 0	A1H	P60OC1	P60OC0	P60FD	--	P4FS1	P4FS0	INT1H	INT0H	000X0000
AUXR1	辅助寄存器 1	A2H	KBIPS1	KBIPS0	P5SPI	P5S1	P5T2	P6PCA	EXTRAM	DPS	00000000
AUXR2	辅助寄存器 2	A3H	INT3IS1	INT3IS0	INT2IS1	INT2IS0	T1X12	T0X12	T1CKOE	T0CKOE	00000000
EIE2	外部中断使能 2	A5H	--	--	--	--	--	--	--	ET3	XXXXXXXXX0
E1P2L	外部中断优先级 2 低位	A6H	--	--	--	--	--	--	--	PT3L	XXXXXXXXX0
EIP2H	外部中断优先级 2 高位	A7H	--	--	--	--	--	--	--	PT3H	XXXXXXXXX0
IE	中断使能	A8H	EA	GF4	ET2	ES0	ET1	EX1	ET0	EX0	00000000
SADDR	从机地址	A9H									00000000
SFRPI	特殊功能寄存器(SFR) 页索引	ACH	--	--	--	--	IDX3	IDX2	IDX1	IDX0	XXXX0000

EIE1	扩展中断使能 1	ADH	--	ETWSI	EKB	ES1	ESF	EPCA	EADC	ESPI	00000000
EIP1L	扩展中断优先级 1 低	AEH	--	PTWIL	PKBL	PS1L	PSFL	PPCAL	PADCL	PSPIL	00000000
EIP1H	扩展中断优先级 1 高	AFH	--	PTWIH	PKBH	PS1H	PSFH	PPCAH	PADCH	PSPIH	00000000
P3	端口 3	B0H	P3.7	P3.6	P3.5	P3.4	P3.3	P3.2	P3.1	P3.0	11111111
P3M0	P3 模式寄存器 0	B1H	P3M0.7	P3M0.6	P3M0.5	P3M0.4	P3M0.3	P3M0.2	P3M0.1	P3M0.0	00000000
P3M1	P3 模式寄存器 1	B2H	P3M1.7	P3M1.6	P3M1.5	P3M1.4	P3M1.3	P3M1.2	P3M1.1	P3M1.0	00000000
P4M0	P4 模式寄存器 0	B3H	--	P4M0.6	P4M0.5	P4M0.4	P4M0.3	P4M0.2	P4M0.1	P4M0.0	X00000XX
PUCONO	上拉控制寄存器 0	B4H	P4PU1	P4PU0	P2PU1	P2PU0	P1PU1	P1PU0	P0PU1	P0PU0	00000000
PUCON1	上拉控制寄存器 1	B4H	--	--	--	--	P6PU1	P6PU0	P5PU1	P5PU0	XXXX0000
P5M0	P5 模式寄存器 0	B5H	P5M0.7	P5M0.6	P5M0.5	P5M0.4	P5M0.3	P5M0.2	P5M0.1	P5M0.0	00000000
P6M0	P6 模式寄存器 0	B5H	P6M0.7	P6M0.6	P6M0.5	P6M0.4	P6M0.3	P6M0.2	P6M0.1	P6M0.0	00000000
IP0H	中断优先级 0 高	B7H	PX3H	PX2H	PT2H	PSH	PT1H	PX1H	PT0H	PX0H	00000000
IPOL	中断优先级 0 低	B8H	PX3L	PX2L	PT2L	PSL	PT1L	PX1L	PT0L	PX0L	00000000
SADEN	从机地址屏蔽	B9H									00000000
CKCON1	时钟控制寄存器 1	BFH	--	--	XCKS5	XCKS4	XCKS3	XCKS2	XCKS1	XCKS0	XX001011
XICON	外部中断控制	C0H	IT3H	EX3	IE3	IT3	IT2H	EX2	IE2	IT2	00000000
ADCFG0	ADC 配置 0	C3H	ADCKS2	ADCKS1	ADCKS0	ADRJ	--	--	ADTM1	ADTM0	0000XX00
ADCON0	ADC 控制 0	C4H	ADCEN	ADCMS	AZEN	ADCI	ADCS	CHS2	CHS1	CHS0	00000000
ADCDL	ADC 数据低字节	C5H	ADCV.3	ADCV.2	ADCV.1	ADCV.0	--	--	--	--	0000XXX
ADCDH	ADC 数据高字节	C6H	ADCV.11	ADCV.10	ADCV.9	ADCV.8	ADCV.7	ADCV.6	ADCV.5	ADCV.4	00000000
CKCON0	时钟控制寄存器 0	C7H	--	ENCKM	CKMIS1	CKMIS0		SCKS2	SCKS1	SCKS0	0001X000
T2CON	定时器 2 控制	C8H	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2	CP/RL2	00000000
T3CON	定时器 3 控制	C8H	TF3	EXF3	T3M1	T3M0	EXEN3	TR3	C/T3	CP/RL3	00XX000X
T2MOD	定时器 2 模式	C9H	--	--	T2EXH	T2X12	--	--	T2OE	DCEN2	XX00XX00
T3MOD	定时器 3 模式	C9H	T3SPL	TL3X12	T3EXH	T3X12	--	--	T3OE	--	0000XX0X
RCAP2L	定时器 2 捕获低字节	CAH									00000000
RCAP3L	定时器 3 捕获低字节	CAH									00000000
RCAP2H	定时器 2 捕获高字节	CBH									00000000
RCAP3H	定时器 3 捕获高字节	CBH									00000000
TL2	定时器 2 低字节	CCH									00000000
TL3	定时器 3 低字节	CCH									00000000
TH2	定时器 2 高字节	CDH									00000000
TH3	定时器 3 高字节	CDH									00000000
PSW	程序状态字	D0H	CY	AC	F0	RS1	RS0	OV	F1	P	00000000
SIADR	TWSI 地址寄存器	D1H								GC	00000000
SIDAT	TWSI 数据寄存器	D2H									00000000
SISTA	TWSI 状态寄存器	D3H									11111000
SICON	TWSI 控制寄存器	F8H	CR2	ENSI	STA	STO	SI	AA	CR1	CR0	00000000
KBPATN	键盘模式	D5H									11111111
KBCON	键盘控制	D6H							PATNS	KBIF	XXXXXX00
KBMASK	键盘中断掩码	D7H									00000000
CCON	PCA 控制寄存器	D8H	CF	CR	CCF5	CCF4	CCF3	CCF2	CCF1	CCF0	00000000
CMOD	PCA 模式寄存器	D9H	CIDL	--	--	--	--	CPS1	CPS0	ECF	0xxxx000
CCAPM0	PCA 模块 0 模式	DAH	--	ECOM0	CAPP0	CAPN0	MAT0	TOG0	PWM0	ECCF0	X0000000
CCAPM1	PCA 模块 1 模式	DBH	--	ECOM1	CAPP1	CAPN1	MAT1	TOG1	PWM1	ECCF1	X0000000
CCAPM2	PCA 模块 2 模式	DCH	--	ECOM2	CAPP2	CAPN2	MAT2	TOG2	PWM2	ECCF2	X0000000
CCAPM3	PCA 模块 3 模式	DDH	--	ECOM3	CAPP3	CAPN3	MAT3	TOG3	PWM3	ECCF3	X0000000
CCAPM4	PCA 模块 4 模式	DEH	--	ECOM4	CAPP4	CAPN4	MAT4	TOG4	PWM4	ECCF4	X0000000

This document information is the intellectual property of Megawin Technology.

© Megawin Technology Co., Ltd. 1999 All right reserved.

QP-7300-03D

14/255

CCAPM5	PCA 模块 5 模式	DFH	--	ECOM5	CAPP5	CAPN5	MAT5	TOG5	PWM5	ECCF5	X0000000
ACC	累加器	E0H	ACC.7	ACC.6	ACC.5	ACC.4	ACC.3	ACC.2	ACC.1	ACC.0	00000000
WDTCR	看门狗控制寄存器	E1H	WREN	NSW	ENW	CLW	WIDL	PS2	PS1	PS0	00000000
IFD	ISP Flash 数据	E2H									11111111
IFADRH	ISP Flash 地址高 8 位	E3H									00000000
IFADRL	ISP Flash 地址低 8 位	E4H									00000000
IFMT	ISP 模式表	E5H	--	--	--	--	--	<b>MS.2</b>	<b>MS.1</b>	<b>MS.0</b>	XXXXX000
SCMD	ISP 系列命令	E6H									XXXXXXXX
ISPCR	ISP 控制寄存器	E7H	ISPEN	BS	SRST	CFAIL	MISPF	--	--	--	00000XXX
P4	端口 4	E8H	--	P4.6	P4.5	P4.4	P4.3	P4.2	P4.1	P4.0	X1111111
CL	PCA 基准时器低	E9H									00000000
CCAP0L	PCA 模块 0 捕获低 8 位	EAH									00000000
CCAP1L	PCA 模块 1 捕获低 8 位	EBH									00000000
CCAP2L	PCA 模块 2 捕获低 8 位	ECH									00000000
CCAP3L	PCA 模块 3 捕获低 8 位	EDH									00000000
CCAP4L	PCA 模块 4 捕获低 8 位	EEH									00000000
CCAP5L	PCA 模块 5 捕获低 8 位	EFH									00000000
B	B 寄存器	F0H	F7H	F6H	F5H	F4H	F3H	F2H	F1H	F0H	00000000
PCAPWM0	PCA PWM0 模式	F2H	P0RS1	P0RS0	P0PS2	P0PS1	P0PS0	P0INV	EPC0H	EPC0L	00000000
PCAPWM1	PCA PWM1 模式	F3H	P1RS1	P1RS0	P1PS2	P1PS1	P1PS0	P1INV	EPC1H	EPC1L	00000000
PCAPWM2	PCA PWM2 模式	F4H	P2RS1	P2RS0	P2PS2	P2PS1	P2PS0	P2INV	EPC2H	EPC2L	00000000
PCAPWM3	PCA PWM3 模式	F5H	P3RS1	P3RS0	P3PS2	P3PS1	P3PS0	P3INV	EPC3H	EPC3L	00000000
PCAPWM4	PCA PWM4 模式	F6H	P4RS1	P4RS0	P4PS2	P4PS1	P4PS0	P4INV	EPC4H	EPC4L	00000000
PCAPWM5	PCA PWM5 模式	F7H	P5RS1	P5RS0	P5PS2	P5PS1	P5PS0	P5INV	EPC5H	EPC5L	00000000
P5	端口 5	F8H	P5.7	P5.6	P5.5	P5.4	P5.3	P5.2	P5.1	P5.0	11111111
P6	端口 6	F8H	P6.7	P6.6	P6.5	P6.4	P6.3	P6.2	P6.1	P6.0	11111111
CH	PCA 基准时器高	F9H									00000000
CCAP0H	PCA 模块 0 捕获高 8 位	FAH									00000000
CCAP1H	PCA 模块 1 捕获高 8 位	FBH									00000000
CCAP2H	PCA 模块 2 捕获高 8 位	FCH									00000000
CCAP3H	PCA 模块 3 捕获高 8 位	FDH									00000000
CCAP4H	PCA 模块 4 捕获高 8 位	FEH									00000000
CCAP5H	PCA 模块 5 捕获高 8 位	FFH									00000000

### 4.3. 辅助 SFR 图 (P 页)

**MA82G5A64** 特殊功能寄存器 (SFR) 有一个辅助索引 P 页，它写的方法跟标准的 8051 特殊功能寄存器的不一样。象访问 ISP/IAP 一样通过设置 IFMT 和 SCMD 来访问这个辅助的特殊功能寄存器。P 页有 256 字节有用到的为 5 个物理字节地址和 7 个逻辑字节地址。5 个物理字节地址包括 IAPLB, CKCON2, PCON2, PCON3 和 **SPCON0**。7 个逻辑字节地址包括 PCON0, PCON1, CKCON0, CKCON1, WDTCR, P4 和 P6。在 0~F 写这 7 个逻辑地址会得到相同的特殊功能 (SFR) 值。更多的细节请参考 24 章 P 页访问。

表 4-3.辅助 SFR 图(P 页)

	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F
<b>F8</b>	P6							
<b>F0</b>								
<b>E8</b>	P4							
<b>E0</b>		WDTCR						
<b>D8</b>								
<b>D0</b>								
<b>C8</b>								
<b>C0</b>							CKCON0	
<b>B8</b>								CKCON1
<b>B0</b>								
<b>A8</b>								
<b>A0</b>								
<b>98</b>								
<b>90</b>								PCON1
<b>88</b>								
<b>80</b>								PCON0
<b>78</b>								
<b>70</b>								
<b>68</b>								
<b>60</b>								
<b>58</b>								
<b>50</b>								
<b>48</b>	<b>SPCON0</b>							
<b>40</b>	CKCON2				PCON2	PCON3		
<b>38</b>								
<b>30</b>								
<b>28</b>								
<b>20</b>								
<b>18</b>								
<b>10</b>								
<b>08</b>								
<b>00</b>				IAPLB				
	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F

#### 4.4. 辅助特殊功能寄存器位分配 (P 页)

表 4-4.辅助 SFR 位分配(P 页)

符号	描述	地址	位地址及符号								复位值
			位-7	位-6	位-5	位-4	位-3	位-2	位-1	位-0	
IAPLB	IAP 低边界	03H	IAPLB6	IAPLB5	IAPLB4	IAPLB3	IAPLB2	IAPLB1	IAPLB0	--	
CKCON2	时钟控制 2	40H	XTGS1	XTGS0	XTALE	IHRCOE	MCKS1	MCKS0	OSCS1	OSCS0	01010000
PCON2	电源控制 2	44H	HSE	IAPO	BO1S1	BO1S0	BO1RE	EBOD1	BO0RE	1	0000X1X1
PCON3	电源控制 3	45H	0	0	0	0	AWBOD1	0	0	OCDE	00000001
SPCON0	SFR 页控制 0	48H	-	P6CTL	P4CTL	WRCTL	CKCTL1	CKCTL0	PWCTL1	PWCTL0	X0000000
<b>逻辑字节</b>											
PCON0	电源控制 0	87H	SMOD1	SMOD0	--	POF0	GF1	GF0	PD	IDL	00010000
PCON1	电源控制 1	97H	SWRF	EXRF	0	0	--	BOF1	BOF0	WDTF	0010x000
CKCON1	时钟控制 1	BFH	--	--	XCKS5	XCKS4	XCKS3	XCKS2	XCKS1	XCKS0	xx000000
CKCON0	时钟控制 0	C7H	--	ENCKM	CKMIS1	CKMIS0		SCKS2	SCKS1	SCKS0	0001x000
WDTCR	看门狗控制寄存器	E1H	WREN	NSW	ENW	CLW	WIDL	PS2	PS1	PS0	00000000
P4	端口 4	E8H	--	P4.6	P4.5	P4.4	P4.3	P4.2	P4.1	P4.0	x1111111
P6	端口 6	F8H	P6.7	P6.6	P6.5	P6.4	P6.3	P6.2	P6.1	P6.0	11111111

## 5. 引脚结构

### 5.1. 封装指南

图 5-1 MA82G5A64AD64 顶视图





图 5-2 MA82G5A64AD48 顶视图



## 5.2. 引脚定义

表 5-1. 引脚定义

助记符	引脚号		I/O 类型	描述
	64-Pin LQFP	48-Pin LQFP		
P0.0 (AD0) (KB10) (T3EX)	43	33	I/O	* 端口 P0.0. * AD0: 访问外部数据存储区时多路复用 A0/D0 * KB10: 键盘输入 0 * T3EX: 定时器/计数器 3 外部控制输入
P0.1 (AD1) (KB11) (T3/T3CKO)	44	34	I/O	* 端口 P 0.1. * AD1: 访问外部数据存储区时多路复用 A1/D1 * KB11: 键盘输入 1 * T3/T3CKO: 定时器/计数器 3 外部时钟输入或可编程时钟输出
P0.2 (AD2) (KB12)	45	35	I/O	* 端口 P 0.2. * AD2: 访问外部数据存储区时多路复用 A2/D2 * KB12: 键盘输入 2
P0.3 (AD3) (KB13)	49	36	I/O	* 端口 P 0.3. * AD3: 访问外部数据存储区时多路复用 A3/D3 * KB13: 键盘输入 3
P0.4 (AD4) (KB14)	50	37	I/O	* 端口 P 0.4. * AD4: 访问外部数据存储区时多路复用 A4/D4 * KB14: 键盘输入 4
P0.5 (AD5) (KB15)	51	38	I/O	* 端口 P 0.5. * AD5: 访问外部数据存储区时多路复用 A5/D5 * KB15: 键盘输入 5
P0.6 (AD6) (KB16)	52	39	I/O	* 端口 P 0.6. * AD6: 访问外部数据存储区时多路复用 A6/D6 * KB16: 键盘输入 6
P0.7 (AD7) (KB17)	53	40	I/O	* 端口 P 0.7. * AD7: 访问外部数据存储区时多路复用 A7/D7 * KB17: 键盘输入 7
P1.0 (T2/T2CKO) (AIN0)	61	45	I/O	* 端口 P 1.0. * T2/T2CKO: 定时器/计数器 2 外部时钟输入或可编程时钟输出 * AIN0: ADC 通道 0 模拟输入
P1.1 (T2EX) (AIN1)	62	46	I/O	* 端口 P1.1. * T2EX: 定时器/计数器 2 外部控制输入 * AIN1: ADC 通道 1 模拟输入
P1.2 (AIN2) (RXD1)	63	47	I/O	* 端口 P1.2. * AIN2: ADC 通道 2 模拟输入 * RXD1: UART1 串行输入口
P1.3 (AIN3) (TXD1)	64	48	I/O	* 端口 P1.3. * AIN3: ADC 通道 3 模拟输入 * TXD1: UART1 串行输出口
P1.4 (AIN4) (nSS)	1	1	I/O	* 端口 P1.4. * AIN4: ADC 通道 4 模拟输入 * nSS: SPI 从机选择
P1.5 (AIN5) (MOSI)	2	2	I/O	* 端口 P1.5. * AIN5: ADC 通道 5 模拟输入 * MOSI: SPI 主机输出及从机输入
P1.6 (AIN6) (MISO)	3	3	I/O	* 端口 P1.6. * AIN6: ADC 通道 6 模拟输入 * MISO: SPI 主机输入及从机输出
P1.7 (AIN7) (SPICLK)	4	4	I/O	* 端口 P1.7. * AIN7: ADC 通道 7 模拟输入

This document information is the intellectual property of Megawin Technology.

© Megawin Technology Co., Ltd. 1999 All right reserved.

QP-7300-03D

20/255

				* SPICLK: SPI 时钟, 主机时钟输出和从机时钟输入
P2.0 (A8) (S1CKO)	9	5	I/O	* 端口 P2.0. * A8: 访问外部数据存储区时 A8 输出 * S1CKO: S1BRT 时钟输出
P2.1 (A9) (ECI)	10	6	I/O	* 端口 P2.1. * A9: 访问外部数据存储区时 A9 输出 * ECI: PCA 外部时钟输入
P2.2 (A10) (CEX0)	11	7	I/O	* 端口 P2.2. * A10: 访问外部数据存储区时 A10 输出 * CEX0: PCA 模块 0 外部输入/输出
P2.3 (A11) (CEX1)	12	8	I/O	* 端口 P2.3. * A11: 访问外部数据存储区时 A11 输出 * CEX1: PCA 模块 1 外部输入/输出
P2.4 (A12) (CEX2)	13	9	I/O	* 端口 P2.4. * A12: 访问外部数据存储区时 A12 输出 * CEX2: PCA 模块 2 外部输入/输出
P2.5 (A13) (CEX3)	14	10	I/O	* 端口 P2.5. * A13: 访问外部数据存储区时 A13 输出 * CEX3: PCA 模块 3 外部输入/输出
P2.6 (A14) (CEX4)	15	11	I/O	* 端口 P2.6. * A14: 访问外部数据存储区时 A14 输出 * CEX4: PCA 模块 4 外部输入/输出
P2.7 (A15) (CEX5)	16	12	I/O	* 端口 P2.7. * A15: 访问外部数据存储区时 A15 输出 * CEX5: PCA 模块 5 外部输入/输出
P3.0 (RXD0)	17	13	I/O	* 端口 P3.0. * RXD0: UART0 串行输入口
P3.1 (TXD0)	18	14	I/O	* 端口 P3.1. * TXD0: UART0 串行输出口
P3.2 (nINT0)	19	15	I/O	* 端口 P3.2. * nINT0: 外部中断 0 输入
P3.3 (nINT1)	20	16	I/O	* 端口 P3.3. * nINT1: 外部中断 1 输入
P3.4 (T0) (T0CKO)	25	17	I/O	* 端口 P3.4. * T0: 定时器/计数器 0 外部输入 * T0CKO: 定时器 0 的可编程时钟输出
P3.5 (T1) (T1CKO)	26	18	I/O	* 端口 P3.5. * T1: 定时器/计数器 1 外部输入 * T1CKO: 定时器 1 的可编程时钟输出
P3.6 (nWR)	27	19	I/O	* 端口 P3.6. * nWR: 外部数据存储区写选通
P3.7 (nRD)	28	20	I/O	* 端口 P3.7. * nRD: 外部数据存储区读选通
P4.0 (TWI_SCL)	29	21	I/O	* 端口 P4.0. * TWI_SCL: TWI 串行时钟
P4.1 (TWI_SDA)	30	22	I/O	* 端口 P4.1. * TWI_SDA: TWI 串行数据
P4.2 (nINT3)	31	23	I/O	* 端口 P4.2. * nINT3: 外部中断 3 输入
P4.3 (nINT2)	32	24	I/O	* 端口 P4.3. * nINT2: 外部中断 2 输入
P4.4 (OCD_SCL)	34	26	I/O	* 端口 P4.4. * OCD_SCL: OCD 接口, 串行时钟
P4.5 (OCD_SDA)	35	27	I/O	* 端口 P4.5. * OCD_SDA: OCD 接口, 串行数据
P4.6	36	28	I/O	* 端口 P4.6.

This document information is the intellectual property of Megawin Technology.

© Megawin Technology Co., Ltd. 1999 All right reserved.

QP-7300-03D

21/255

(ALE)				* ALE: 地址锁存使能,在一个外部数据存储区访问周期内输出脉冲锁存地址的低字节
P5.0	58	--	I/O	* 端口 P5.0.仅在特殊功能寄存器(SFR)页“0”访问
P5.1	59	--	I/O	* 端口 P5.1.仅在特殊功能寄存器(SFR)页“0”访问
P5.2	60	--	I/O	* 端口 P5.2.仅在特殊功能寄存器(SFR)页“0”访问
P5.3	5	--	I/O	* 端口 P5.3.仅在特殊功能寄存器(SFR)页“0”访问
P5.4	6	--	I/O	* 端口 P5.4.仅在特殊功能寄存器(SFR)页“0”访问
P5.5	7	--	I/O	* 端口 P5.5.仅在特殊功能寄存器(SFR)页“0”访问
P5.6	8	--	I/O	* 端口 P5.6.仅在特殊功能寄存器(SFR)页“0”访问
P5.7	21	--	I/O	* 端口 P5.7.仅在特殊功能寄存器(SFR)页“0”访问
P6.0 (XTAL2) (ECKI) (ICKO)	41	32	I/O O — O	* 端口 P6.0.仅在特殊功能寄存器(SFR)页“1”访问 * XTAL2: 片上晶振振荡电路输出 * ECKI: 外部时钟输入模式,为时钟输入脚 * ICKO: 使能 IHRCO/ILRCO 输出
P6.1 (XTAL1)	40	31	I/O —	* 端口 P6.1.仅在特殊功能寄存器(SFR)页“1”访问 * XTAL1: 片上晶振振荡电路输入
P6.2	39	30	I/O	* 端口 P6.2.仅在特殊功能寄存器(SFR)页“1”访问
P6.3	38	29	I/O	* 端口 P6.3.仅在特殊功能寄存器(SFR)页“1”访问
P6.4	37	--	I/O	* 端口 P6.4.仅在特殊功能寄存器(SFR)页“1”访问
P6.5	24	--	I/O	* 端口 P6.5.仅在特殊功能寄存器(SFR)页“1”访问
P6.6	23	--	I/O	* 端口 P6.6.仅在特殊功能寄存器(SFR)页“1”访问
P6.7	22	--	I/O	* 端口 P6.7.仅在特殊功能寄存器(SFR)页“1”访问
RST	33	25	I	* RST: 外部复位(RESET)输入,高电平有效
VR0	55	42	I/O	* VR0. 电压参考点0。接0.1uF电容和4.7uF电容到VSS.
VREF+	57	44	I	* VREF+. ADC电压参考点+输入
VDD	56	43	P	电源供应输入
VSS	54	41	G	地, 0V 参考电压
NC	46~48	--	--	空脚

### 5.3. 功能复用

许多 I/O 口，除了普通的 I/O 口功能之外，还能复用其他内部功能。如：键盘中断、PCA、SPI、UART0、UART1、Timer 2 和 Timer3，Port 0, Port 1, Port 2 和 Port 3 默认的是 I/O 口功能，但是，使用者可以设置 Port 4 和 Port 5 为其它复用功能通过设置 AUXR1 寄存器中的位 P4KB, P4PCA, P5SPI 和 P4S1，使用者注意任意时间只能设置一个位（4 个位中），特别注意当封装大于 40 个脚时。

#### **AUXR0: 辅助寄存器 0**

SFR 页 = 0~F

SFR 地址 = 0xA1 复位值 = 000X-0000

7	6	5	4	3	2	1	0
P60FC1	P60FC0	P60FD	--	P4FS1	P4FS0	INT1H	INT0H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7~6: P6.0 功能配置控制位 1 和位 0，这两位仅仅当内部 RC 振荡（IHRCO 或 ILRCO）被选择为系统时钟源时有效。这种情况，XTAL2 和 XTAL1 改变功能作 P6.0 和 P6.1，当外部时钟输入模式，P6.0 专用于时钟输入。在内部振荡模式，P6.0 为普通 I/O 或时钟源发生器提供下列选项，当 P60OC[1:0] 索引为非 P6.0 GPIO 功能时，P6.0 将驱动内部 RC 振荡器输出为其它设备提供时钟源。

P60OC[1:0]	P60 功能	I/O 模式
00	P60	By P6M0.0
01	MCK	By P6M0.0
10	MCK/2	By P6M0.0
11	MCK/4	By P6M0.0

了解详情，请参考第 9 章，系统时钟 P6.0 作为时钟输出功能时，建议设置 P6M0.0 为“1”来选着 P6.0 为推挽输出模式。

Bit 5: P60FD, P6.0 快速驱动标志。

0: P6.0 默认驱动输出。

1: P6.0 快速驱动输出使能。若 P6.0 被配置为时钟输出，当 P4.0 输出频率大于 12MHz (5V) 或者大于 6MHz (3V) 时使能此位。

Bit 3~2: P4.4 和 P4.5 复用功能选项。

P4FS[1:0]	P4.4	P4.5
00	P4.4	P4.5
01	RXD0 输入	TXD0 输出
10	nINT2 输入	nINT3 输入
11	T3EX 输入	T3 输入或 T3CKO 输出

**AUXR1: 辅助寄存器 1**

SFR 页 = 0~F

SFR 地址 = 0xA2 复位值 = 0000-0000

7	6	5	4	3	2	1	0
KBIPS1	KBIPS0	P5SPI	P5S1	P5T2	P6PCA	EXTRAM	DPS
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7~6: KBIPS1~0, KBI 口选择 [1:0].

KBIPS1~0	KBI7~0
00	P0.7~P0.0
01	P2.7~P2.0
10	P5.7~P5.0
11	P6.7~P6.0

Bit 5: P5SPI, SPI 接口位于 P5.7~P5.4 标志位

0: 禁止 SPI 功能移植到 P5。

1: 使能 SPI 功能移植到 P5 并且依照以下定义。

P1.4 上的‘nSS’ 功能移植到 P5.4。

P1.5 上的‘MOSI’ 功能移植到 P5.5。

P1.6 上的‘MISO’ 功能移植到 P5.6。

P1.7 上的‘SPICLK’ 功能移植到 P5.7。

Bit 4: P5S1, 串口 1 (UART1) 在 P5.2/P5.3 标志位。

0: 禁止 UART1 功能移植到 P5。

1: 使能 UART1 RXD1/TXD1 移植到 P5.2/P5.3 并且依照以下定义。

P1.2 上的‘RXD1’ 功能移植到 P5.2。

P1.3 上的‘TXD1’ 功能移植到 P5.3。

Bit 3: P5T2, T2(T2CKO)/T2EX 功能在 P5.0/P5.1 标志位。

0: 禁止 T2 功能移植到 P5。

1: 使能 UART1 T2(T2CKO)/T2EX 在 P5.0/P5.1 并且依照以下定义。

P1.0 上的‘T2(T2CKO)’ 功能移植到 P5.0。

P1.1 上的‘T2EX’ 功能移植到 P5.1。

Bit : P6PCA, PCA 功能在 P6 标志位

0: 禁止 PCA 功能移植到 P6。

1: 使能 PCA 功能移植到 P6 并且依照以下定义。

P2.1 上的‘ECI’ 功能移植到 P6.1。

P2.2 上的‘CEX0’ 功能移植到 P6.2。

P2.3 上的‘CEX1’ 功能移植到 P6.3。

P2.4 上的‘CEX2’ 功能移植到 P6.4。

P2.5 上的‘CEX3’ 功能移植到 P6..。

P2.6 上的‘CEX4’ 功能移植到 P6.6。

P2.7 上的‘CEX5’ 功能移植到 P6.7。

### AUXR2: 辅助功能寄存器 2

SFR 页 = 0~F

SFR 地址 = **0xA3** 复位值 = 0000-0000

7	6	5	4	3	2	1	0
INT3IS1	INT3ISO	INT2IS1	INT2ISO	T1X12	T0X12	T1CKOE	T0CKOE

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 7~6: INT3IS1~0, nINT3 输入功能选择位定义如下表

INT3IS1~0	nINT3	选择端口引脚
00	nINT3 Port Pin	P4.2 or P4.5
01	RXD1 Port Pin	P1.2 or P5.2
10	TWSI SDA Port Pin	P4.1
11	SPI nSS Port Pin	P1.4 or P5.4

Bit 5~4: INT2IS1~0, nINT2 输入功能选择位定义如下表

INT2IS1~0	nINT2	选择端口引脚
00	nINT2 Port Pin	P4.3 or P4.4
01	RXD0 Port Pin	P3.0 or P4.4
10	TWSI SDA Port Pin	P4.1
11	SPI nSS Port Pin	P1.4 or P5.4

## 6. 8051 CPU 功能描述

### 6.1. CPU 寄存器

**PSW:** 电源状态字

SFR 页 = 0~F

SFR 地址 = 0xD0 复位值 = 0000-0000

7	6	5	4	3	2	1	0
CY	AC	F0	RS1	RS0	OV	F1	P
R/W							

CY: 进位标志

AC: 辅助进位标志

F0: 用户可设定的标志位 0

RS1: 寄存器组选择位 1

RS0: 寄存器组选择位 0

OV: 溢出标志

F1: 用户可设定的标志位 1

P: 奇偶标志

程序状态字 (PSW) 包含反映 CPU 当前状态的几个状态位。PSW 属于特殊功能寄存器 SFR 区，包含进位标志，辅助进位标志 (应用于 BCD 操作)，两个寄存器组选择位，溢出标志，奇偶标志和两个用户可设定的标志位。

进位标志，不仅有算术运算的进位功能，也充当许多布尔运算的“累加器”。

RS0 和 RS1 被用来选择 4 组中的任意一组寄存器组，详见章节 7.2 内部 RAM。

奇偶位反映 1S 内累加器数字和的状况，1S 内累加器中数字和是奇数则 P=1 否则 P=0 。

**SP:** 堆栈指针

SFR 页 = 0~F

SFR 地址 = 0x81 复位值 = 0000-0111

7	6	5	4	3	2	1	0
SP.7	SP.6	SP.5	SP.4	SP.3	SP.2	SP.1	SP.0
R/W							

堆栈指针保持栈顶位置，每执行一个 PUSH 指令，会自动增加，缺损值为 0X07H。

#### **DPL: 数据指针低字节**

SFR 页 = 0~F

SFR 地址 = 0x82 复位值 = 0000-0000

7	6	5	4	3	2	1	0
DPL.7	DPL.6	DPL.5	DPL.4	DPL.3	DPL.2	DPL.1	DPL.0
R/W							

DPL 是 DPTR 的低字节，DPTR 用来间接访问 XRAM 和程序空间。

#### **DPH: 数据指针高字节**

SFR 页 = 0~F

SFR 地址 = 0x83 复位值 = 0000-0000

7	6	5	4	3	2	1	0
DPH.7	DPH.6	DPH.5	DPH.4	DPH.3	DPH.2	DPH.1	DPH.0
R/W							

DPH 是 DPTR 的高字节，DPTR 用来间接访问 XRAM 和程序空间。

#### **ACC: 累加器**

SFR 地址 = 0xE0

复位值 = 0000-0000

7	6	5	4	3	2	1	0
ACC.7	ACC.6	ACC.5	ACC.4	ACC.3	ACC.2	ACC.1	ACC.0
R/W							

算术运算的累加器。

#### **B: B 寄存器**

SFR 页 = 0~F

SFR 地址 = 0xF0

复位值 = 0000-0000

7	6	5	4	3	2	1	0
B.7	B.6	B.5	B.4	B.3	B.2	B.1	B.0
R/W							

另一个算术运算的累加器

## 6.2. CPU 时序

**MA82G5A64** 是基于 80C51 的高效 1-T 结构的单芯片微处理器，与 8051 指令集兼容，每条指令需要 1~7 个时钟信号(比标准 8051 快 6~7 倍)。使用流线型结构同标准的 8051 结构比较大大增加了指令完成的速度，指令的时序也和标准的 8051 不同。

多数8051执行指令，一个区别是建立在机器周期和时钟周期之间，机器周期来自2到12个时钟周期长度。然而，1-T 结构的80C51执行指令是基于单独的时钟周期时序。所有指令时序被指定在时钟周期期间。关于1T-80C51指令更详细的说明，请参考“指令集”，这里有每一条指令的助记符、字节数、时钟周期数。

## 6.3. CPU 寻址模式

### 直接寻址(**DIR**)

直接寻址时操作数用指令中一个8位地址的区域表示，只有内部数据存储器和特殊功能寄存器可以直接寻址。

### 间接寻址(**IND**)

间接寻址时指令用一个包含操作数地址的寄存器表示，内部和外部存储器均可间接寻址。

8 位地址的地址寄存器可以是选区的 R0 或 R1 或堆栈指针，16 位地址的地址寄存器只能是 16 位的“数据指针”寄存器，DPTR。

### 寄存器操作（寻址）(**REG**)

包含从 R0 到 R7 的寄存器区可以被某些指令存取，这些指令的操作码中用 3 位寄存器说明。存取寄存器的指令有更高的代码效率，因为这种模式减少了一个地址字节。当指令被执行时，其中被选取的区一个 8 位寄存器被存取。执行时，用 PSW 寄存器中两位区选择位来选择四分之一区。

### 特殊寄存器寻址（寄存器间接寻址）

一些指令具有一个特定的寄存器，例如，一些指令常用于累加器，或数据指针等等，所以没有需要指向它的地址字节。操作码本身就行了。有关累加器的指令 A 就是累加器的特殊操作码。

### 立即寻址(**IMM**)

常量的数值可以在程序存储器中跟随操作码。

### 索引寻址

索引寻址只能访问程序存储器，且只读。这种寻址模式用查表法读取程序存储器。一个16位基址寄存器（数据指针

DPTR或程序计数器PC) 指向表的基地址, 累加器提供偏移量。程序存储器中表项目地址由基地址加上累加器数据后形成。另一种索引寻址方式是利用“case jump”指令。跳转指令中的目标地址是基地址加上累加器数据后的值。

Megawin Confidential

## 7. 存储器组织

像所有的 80C51 一样，**MA82G5A64** 的程序存储器和数据存储器的地址空间是分开的，这样 8 位微处理器可以通过一个 8 位的地址快速而有效的访问数据存储器。

程序存储器(ROM)只能读取，不能写入。最大可以达到 64K 字节。在 **MA82G5A64** 中，所有的程序存储器都是片上 Flash 存储器。因为没有设计外部程序使能 (/EA)和编程使能 (/PSEN) 信号，所以不允许外接程序存储器。


数据存储器使用与程序存储器不同的地址空间。**MA82G5A64** 只有 256 字节的内部和 5120 字节的片上扩展存储器(XRAM)。

### 7.1. 程序存储器

程序存储器用来保存让 CPU 进行处理的程序代码，如图 7-1 所示。复位后，CPU 从地址为 0000H 的地方开始运行，用户应用代码的起始部分应该放在这里。为了响应中断，中断服务位置(被称为中断矢量)应该位于程序存储器。每个中断在程序存储器中有一个固定的起始地址，中断使 CPU 跳到这个地址运行中断服务程序。举例来说，外部中断 0 被指定到地址 0003H，如果使用外部中断 0，那么它的中断服务程序一定是从 0003H 开始的。如果中断未被使用，那么这些地址就可以被一般的程序使用。

中断服务程序的起始地址之间有 8 字节的地址间隔：外部中断 0, 0003H; 定时器 0, 000BH; 外部中断 1, 0013H; 定时器 1, 001BH 等等。如果中断服务程序足够短，它完全可以放在这 8 字节的空间中。如果其他的中断也被使用的话，较长的中断服务程序可以通过一条跳转指令越过后面的中断服务起始地址。

图 7-1 程序存储器



## 7.2. 数据存储器

图 7-2 向 **MA82G5A64** 使用者展示了内部和外部数据存储器的空间划分。内部数据存储器被划分为三部分，通常被称为低 128 字节 RAM，高 128 字节 RAM 和 128 字节 SFR 空间。内部数据存储器的地址线只有 8 位宽，因此地址空间只有 256 字节。SFR 空间的地址高于 7FH，用直接地址访问；而用间接访问的方法访问高 128 字节的 RAM。这样虽然 SFR 和高 128 字节 RAM 占用相同的地址空间（80H—FFH），但他们实际上是分开的。

如图 7-3 所示，低 128 字节 RAM 与所有 80C51 一样。最低的 32 字节被划分为 4 组每组 8 字节的寄存器组。指令中称这些寄存器为 R0 到 R7。程序状态字 (PSW) 中的两位用于选择哪组寄存器被使用。这使得程序空间能够被更有效的使用，因为对寄存器访问的指令比使用直接地址的指令短。接下来的 16 字节是可以位寻址的存储器空间。80C51 的指令集包含一个位操作指令集，这区域中的 128 位可以被这些指令直接使用。位地址从 00H 开始到 7FH 结束。

所有的低 128 字节 RAM 都可以用直接或间接地址访问，而高 128 字节 RAM 只能用间接地址访问。

图 7-4 给出了特殊功能寄存器 (SFR) 的概览。SFR 包括端口寄存器，定时器和外围器件控制器，这些寄存器只能用直接地址访问。SFR 空间中有 16 个地址同时支持位寻址和直接寻址。可以位寻址的 SFR 的地址末位是 0H 或 8H。

为了访问外部数据存储器，EXTRAM 位应该被设为“1”，访问外部数据存储器可以使用一个 16 位地址（使用‘MOVX @DPTR’）或一个 8 位地址（使用‘MOVX @Ri’），下面详细说明。

### 用 8 位地址访问

8 位地址通常使用 1 根或更多的 I/O 口标明 RAM 的页数。如果使用 8 位地址，在访问外部存储器的周期中，P2 寄存器保持 P2 引脚的状态，这将保证页的访问。图 7-5 展示了一个 2K 字节外部数据存储器的硬件配置。P0 口作为地址和数据总线复用，而 P2 口的三根线用于标明 RAM 的页数。处理器产生 RD 和 WR (P3.7 和 P3.6 附加功能) 信号控制存储器。当然也可以使用其它的 I/O 口而非 P2 口来标明 RAM 的页数。

### 用 16 位地址访问

16 位地址通常用于访问 64K 字节的外部数据存储器。图 7-6 展示了一个 64K 字节外部数据存储器的硬件配置。当使用 16 位地址的时候，除了 P0, nRD 和 nWR 的动作以外，地址的高字节通过 P2 口输出，并且在读或写周期中是被锁定的。

### 非地址访问模式

非地址模式是在没有 MCU 地址界限情况下访问外部的数据存储器，图 7-7 显示访问外部 RAM 的硬件结构，它也支持 FIFO 结构存储器模式，就象 NAND 闪存，如果一个非地址模式被选择，除了 P0, nRD 和 nWR 功能外，地址脉冲被跳过加速访问执行。

无论如何，地址的低字节和数据字节在 P0 口是时分复用的。ALE (地址锁存使能) 被用来使地址字节被外部锁存器锁存，地址字节在 ALE 负跳变时有效。在写周期中，数据在 nWR 有效之前在 P0 口出现，直到 nWR 无效的时候消失。在读周期中，数据在 nRD 信号无效之前被 P0 口接受。在任何外部存储器访问期间，CPU 向 P0 口锁存器(特殊功能寄存器)写 OFFH，以消除任何可能被锁存的数据。

访问片上扩展存储器 (XRAM)，EXTRAM 位应该被设为 0。图 7-2，这 5120 字节的 XRAM (0000H to 03FFH) 通过外部访问指令 MOVX 间接存取。对 XRAM 的访问没有任何地址信号、地址锁存信号和读写控制信号的输出。这意味着 P0、P2、P4.6(ALE)、P3.6 (nWR) 和 P3.7 (nRD) 在访问 XRAM 期间保持不变。

图 7-2 数据存储器




图 7-3 内部 RAM 的低 128 字节




图 7-4 特殊功能寄存器空间





图 7-5 通过 8 位地址访问外部 RAM(使用‘MOVX @ R<sub>i</sub>’ 和页位选择)



注：在这种情况下，P2 口的其它位（脚）可做一般 I/O 口使用。

图 7-6 通过 16 位地址访问外部 RAM(使用‘MOVX @ DPTR’)





图 7-7 通过 I/O 口配置地址访问外部 RAM



注:这适合先进先出 (FIFO) 结构的访问, 譬如像 NAND FLASH 类型的应用。

### 7.3. 片上扩展 RAM (XRAM)

访问片内扩展 RAM (XRAM), 参考图 7-2, 这 **5120** 字节的 XRAM (0000H to **13FFH**) 可以被外部移动指令“MOVX @Ri”和“MOVX @DPTR”间接访问, 在 KEIL-C51 编译器中, 使用“pdata”或“xdata”声明变量分配到 XRAM 中, 编译后, 被“pdata”或“xdata”声明过的变量将分别通过“MOVX @Ri”或“MOVX @DPTR”指令进行存取, 这样 **MA82G5A64** 硬体才能正确访问 XRAM。

## 7.4. 外部数据存储器存取

### **AUXR1: 辅助控制寄存器 1**

SFR 页 = 0~F

SFR 地址 = 0xA2 复位值 = 0000-0000

7	6	5	4	3	2	1	0
KBIPS1	KBIPS0	P5SPI	P5S1	P5T2	P6PCA	<b>EXTRAM</b>	DPS

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 1: EXTRAM, 外部数据 RAM 使能

0: 使能片上扩展数据存储器(XRAM **5120**字节)并且使能芯片测试功能的XRAM区域的顶部64字节。

1: 禁止片上扩展数据存储器和禁止芯片测试功能的 XRAM 区域的顶部 64 字节。

### **STRETCH: MOVX 延长寄存器**

SFR 页 = 0~F

SFR 地址 = 0x8F 复位值 = 0X00-0000

7	6	5	4	3	2	1	0
EMAI1	--	ALES1	ALES0	RWSH	RWS2	RWS1	RWS0

R/W            W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 7: EMAI1, EMAI1 配置外部数据存储器访问接口模式如下:

0: 复用地址/数据

1: 无地址状态访问

Bit 6: 保留。当对 STRETCH 进行写操作的时候此位必须写“0”

Bit 5~4: ALES[1:0], EMAI ALE 脉宽选择位, 仅当 EMAI 为复用模式时有效。

00: ALE 高和ALE 低脉冲宽度为1个SYSCLK周期

01: ALE 高和ALE 低脉冲宽度为2个SYSCLK周期

10: ALE 高和ALE 低脉冲宽度为3个SYSCLK周期

11: ALE 高和 ALE 低脉冲宽度为 4 个 SYSCLK 周期

Bit 3: RWSH, EMAI 读/写脉冲设置/保持时间控制

0: /RD 和 /WR 命令设置/保持时间为 1 个 SYSCLK 周期

1: /RD 和 /WR 命令设置/保持时间为 2 个 SYSCLK 周期

Bit 2~0: RWS[2:0], EMAI 读/写命令脉冲宽度设置位

000: /RD 和 /WR 脉冲宽度为 1 个 SYSCLK 周期

001: /RD 和 /WR 脉冲宽度为 2 个 SYSCLK 周期

010: /RD 和 /WR 脉冲宽度为 3 个 SYSCLK 周期

011: /RD 和 /WR 脉冲宽度为 4 个 SYSCLK 周期

100: /RD 和 /WR 脉冲宽度为 5 个 SYSCLK 周期

101: /RD 和 /WR 脉冲宽度为 6 个 SYSCLK 周期


110: /RD 和 /WR 脉冲宽度为 7 个 SYSCLK 周期

111: /RD 和 /WR 脉冲宽度为 8 个 SYSCLK 周期

Megawin Confidential


### 7.4.1. 8 位 MOVX 复用模式

图 7-8 8 位 MOVX 的复用模式




### 7.4.2. 16 位 MOVX 复用模式

图 7-9.16 位 MOVX 的复用模式



### 7.4.3. MOVX 无地址状态模式

图 7-10. MOVX 的无地址状态模式



## 7.5. 关于 C51 编译器的声明标识符

C51 编译器的声明识别符与 **MA82G5A64** 存储空间的对应关系如下：

### **data**

128 字节的内部数据存储空间 (00h~7Fh)。使用除 MOVX 和 MOVC 以外的指令，可以直接或间接的访问。全部或部分的堆栈可能保存在此区域中。

### **idata**

间接数据。256 字节的内部数据存储空间 (00h~FFh) 使用除 MOVX 和 MOVC 以外的指令间接访问。全部或部分的堆栈可能保存在此区域中。此区域包括 **data** 区 和 **data** 区以上的 128 字节。

### **sfr**

特殊功能寄存器。CPU 寄存器和外围部件控制/状态寄存器，只能通过直接地址访问。

### **xdata**

外部数据或片上的扩展 RAM (XRAM); 通过“MOVX @DPTR”指令访问标准 80C51 的 64K 存储空间。**MA82G5A64** 有 **5120** 字节的片上 **xdata** 存储空间。

### **pdata**

分页的外部数据(256 字节) 或片上的扩展 RAM (XRAM): 重叠的 256 字节的存储器地址通过“MOVX @Ri”指令访问。**MA82G5A64** 有 256 字节片上 **pdata** 存储器它与片上 **xdata** 存储器共享。


### **code**

64K K 程序存储空间。通过“MOVC @A+DTPR”访问，作为程序部分被读取。**MA82G5A64** 有 **64K** 字节的片上程序存储器。

## 8. 双数据指针寄存器 (DPTR)

如图 8-1 所示的双 DPTR 结构是能让芯片指定外部数据存储器的定位地址的一种方法。有两个 16 位 DPTR 寄存器，和一个称作为 DPS(AUXR1.0)的控制位，允许在程序代码和外部存储器之间的切换。

图 8-1 双 DPTR



### DPTR 指令

使用 DPS 位的六条指令参考 DPTR 的当前选择，如下：

```

INC DPTR          ; 数据指针加 1
MOV DPTR,#data16 ; DPTR 加载 16 位常量
MOVC A,@A+DPTR  ; 将代码字节移动到 ACC
MOVX A,@DPTR    ; 移动外部 RAM(16 位地址)到 ACC
MOVX @DPTR,A     ; 移动 ACC 到外部 RAM(16 位地址)
JMP @A+DPTR      ; 直接跳转到 DPTR

```

### **AUXR1: 辅助控制寄存 1**

SFR 页 = 0~F

SFR 地址 = 0xA2 复位值 = 0000-0000

7	6	5	4	3	2	1	0
KBIPS1	KBIPS0	P5SPI	P5S1	P5T2	P6PCA	EXTRAM	<b>DPS</b>

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 0: DPTR 选择位, 用来在 DPTR0 和 DPTR1 之间切换

0: 选择 DPTR0.

1: 选择 DPTR1.

DPS	选择 DPTR
0	DPTR0
1	DPTR1

## 9. 系统时钟

系统时钟有 4 个时钟源：内部快频 RC 震荡器 (IHRCO)，外部晶振，内部慢频 RC 震荡器(ILRCO) 和外部频率输入。如图 9-1 所示 **MA82G5A64** 系统时钟结构。

**MA82G5A64** 默认值是 IHRCO 12.0MHz MHz 并保留晶振脚 P6.0/P6.1 普通 I/O 口的特性。软件可以根据应用要求自由切换 4 种时钟的任意一种作为系统时钟，但必须等时钟稳定后才能切换。如果软件选择外部时钟模式，脚 P6.0 和 P6.1 分配给 XTAL2 和 XTAL1，并且 P6.0/P6.1 普通 I/O 功能失效。在外部时钟输入模式 (ECKI)，时钟源来自 P6.0， P6.1 仍然是普通 I/O 口。


内建 IHRCO 频率 12.0 MHz 是高精度的系统时钟源。详细的 IHRCO 性能请参考章节“28.4 IHRCO 特性”。在 IHRCO 或 ILRCO 模式， P6.0 可以作为内部 MCK 或 2 分频时钟 (MCK/2) 输出或 4 分频时钟 (MCK/4) 输出给其他系统时钟源应用。

时钟分配器分配 4 种时钟源的一种为系统时钟 SYSCLK，如图 9-1 所示。用户能通过设置 SCKS2~SCKS0 位 ( CKCON0 寄存器) 来获得理性的时钟。

### 9.1. 时钟结构

图 9-1 展示了 **MA82G5A64** 的主要时钟系统。系统时钟来自于外部振荡电路或内部振荡器。

图 9-1 系统时钟



## 9.2. 时钟寄存器

### **CKCON0: 时钟控制寄存器 0**

SFR 页 = 0~F & P

SFR 地址 = 0xC7 复位值 = 0001-x000

7	6	5	4	3	2	1	0
--	ENCKM	CKMIS1	CKMIS0	-	SCKS2	SCKS1	SCKS0

W            R/W            R/W            R/W            W            R/W            R/W            R/W

Bit 7: 保留位。写 CKCON0 时，这位必须写“0”。

Bit 6: ENCKM, 时钟倍频(X8)标志

0: 禁止时钟倍频 (X8)

1: 使能时钟倍频 (X8)

Bit 5~4: CKMIS1 ~ CKMIS0, 倍频时钟输入选择

CKMIS[1:0]	倍频时钟输入选择
0 0	OSCin/1 (当 OSCin 为 5 ~ 7MHz 时)
0 1	OSCin/2 (当 OSCin 为 10 ~ 14MHz 时)
1 0	OSCin/4 (当 OSCin 为 20 ~ 28MHz 时)
1 1	OSCin/6 (当 OSCin 为 30 ~ 42MHz 时)

Bit 3: 保留位。写 CKCON0 时，这位必须写“0”。

Bit 2~0: SCKS2 ~ SCKS0, 系统时钟分频器选择位

SCKS[2:0]	系统时钟
0 0 0	MCK
0 0 1	MCK/2
0 1 0	MCK/4
0 1 1	MCK/8
1 0 0	MCK/16
1 0 1	MCK/32
1 1 0	MCK/64
1 1 1	MCK/128

**CKCON1: 时钟控制寄存器 1**

SFR 页 = 0~F &amp; P

SFR 地址 = 0xBF 复位值 = xx00-1011

7	6	5	4	3	2	1	0
--	--	XCKS5	XCKS4	XCKS3	XCKS2	XCKS1	XCKS0

W            W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 7~6: 保留位。写 CKCON1 时，这 2 个位必须写“0”

Bit 5~0: 根据 OSCin 频率值设置写 ISP/IAP 时基，依照 OSCin 这 6 位写恰当值参考如下。

**[XCKS5~XCKS0] = OSCin - 1, 当 OSCin=1~40 (MHz).**

例如

- (1) 若 OSCin=12MHz, 那就写 [XCKS5~XCKS0] 11, 也就是 00-1011B。
- (2) 若 OSCin=6MHz, 那就写 [XCKS5~XCKS0] 5, 也就是 00-0101B。

OSCin	XCKS[4:0]
1MHz	00-0000
2MHz	00-0001
3MHz	00-0010
4MHz	00-0011
.....	.....
.....	.....
38MHz	10-0101
39MHz	10-0110
40MHz	10-0111

缺省值 XCKS= 00-1011 且 OSCin= 12MHz。

**CKCON2: 时钟控制寄存器 2**

SFR 页 = P

SFR 地址 = 0x40 复位值 = 0101-0000

7	6	5	4	3	2	1	0
XTGS1	XTGS0	XTALE	IHRCOE	MCKS1	MCKS0	OSCS1	OSCS0

W            W            W            W            W            W            W            W

Bit 7~6: XTGS1~XTGS0, XTAL 震荡器增益控制寄存器, 软件必须在这两个位写“01”。

Bit 5: XTALE, 外部晶振(XTAL) 标志位。

0: 禁止 XTAL 振荡电路, 在这种情况下, XTAL2 和 XTAL1 表现为 Port 6.0 和 Port 6.1。

1: 使能 XTAL 振荡电路, 如果软件设置这个位, 在设置 XTALE 使能位后, 必须等待 **3 ms** XTAL 才能稳定输出。

Bit 4: IHRCOE, 内部快频 RC 震荡使能位。

0: 禁止内部快频 RC 震荡电路。

1: 使能内部快频 RC 震荡电路。如果软件设置这个位, 在 IHRCOE 位使能后, 必须等待 **32 us** IHRCOE 才能稳定输出。

Bit 3~2: MCKS[1:0], MCK 时钟源选择

MCKS[1:0]	MCK 时钟源选择
0 0	OSCin
0 1	24MHz (ENCKM 必须使能)
1 0	32MHz (ENCKM 必须使能)
1 1	48MHz (ENCKM 必须使能)

Bit 1~0: OSC[1:0], OSCin 时钟源选择

CKMIS[1:0]	OSCin 时钟源选择
0 0	IHRCO
0 1	XTAL
1 0	ILRCO
1 1	ECKI, 外部时钟输入 (P6.0) 作为 OSCin

#### AUXR0: 辅助寄存器 0

SFR 页 = 0~F

SFR 地址 = **0xA1** 复位值 = 000x-0000

7	6	5	4	3	2	1	0
P60OC1	P60OC0	P60FD	--	P4FS1	P4FS0	INT1H	INT0H
R/W	R/W	R/W	W	R/W	R/W	R/W	R/W

Bit 7~6: P60 输出配置控制位 1 和 0, 这两位仅仅当内部振荡 (IHRCO 或 ILRCO) 被选择为系统时钟源时有效。这种情况, 在晶振模式, XTAL2 和 XTAL1 改变功能作 P6.0 和 P6.1, 在外部时钟输入模式, P6.0 专用于时钟输入口。在内部振荡条件下, P6.0 为普通 I/O 或时钟源发生器提供下列选项, 当 P60OC[1:0] 索引为非 P6.0 GPIO 功能时, P6.0 将驱动内部 RC 振荡器输出为其它设备提供时钟源。

P60OC[1:0]	XTAL2 功能	I/O 模式
00	P60	By P6M0.0
01	MCK	By P6M0.0
10	MCK/2	By P6M0.0
11	MCK/2	By P6M0.0

P6.0 作为时钟输出功能时，建议设置 P6M0.0 为“1”来选着 P6.0 为推挽输出模式。

Bit 5: P60FD, P6.0 快速驱动标志

0: P6.0 默认驱动输出

1: P6.0 快速驱动输出使能。若 P6.0 被配置为时钟输出，当 P6.0 输出频率大于 12MHz (5V) 或者大于 6MHz (3V) 的应用时使能此位。

### **PCON2: 电源控制寄存器 2**

SFR 页 = 仅 P 页

SFR 地址 = 0x44 上电复位初始值 = 0000-0101

7	6	5	4	3	2	1	0
HSE	IAPO	BO1S1	BO1S0	BO1RE	EBOD1	BO0RE	1
W	W	W	W	W	W	W	W

Bit 7: HSE, 高速操作使能。

0: 禁止 MCU 高速操作。

1: 使能 MCU 高速操作(SYSLCK > 24MHz). 在用 SYSLCK 使用高频时钟之前(>24MHz), 软件必须设置 HSE 切换到高速操作的内部电路. 这可能产生更多的功耗。

## 10. 看门狗定时器 (WDT)

## 10.1. WDT 结构

看门狗定时器 (WDT) 用来使程序从跑飞或死机状态恢复的一个手段。WDT 由一个 9 位独立定时器、一个 7 分频器和一个控制寄存器(WDTCR)组成。图 10-1 显示 **MA82G5A64** WDT 结构框图。


当 WDT 使能，时钟源来自 32KHz ILRCO。WDT 溢出会设置位 WDTF PCON1.0，也能产生中断通过使能位 WDTFIE (SFIE.0) 和 ESF (EIE1.3)，溢出也能触发系统复位通过设置位 WREN (WDTCR.7)。软件可以在溢出之前在 CLRW 位 (WDTCR.4) 上写“1”来清除它，可以阻止 WDT 溢出。

注意：WDTFIE 的功能在验证中。

一旦 WDT 使能通过设置位 ENW，将没有办法使之失效除非上电复位或在 page-p SFR 覆盖 ENW，能清除位 ENW。WDTCR 会保持以前的值不会改变在硬件(RST-pin)复位、软件复位和 WDT 复位后。

WREN, NSW 和 ENW 都是一次性使能生效，写“1”使能。在 Page-P 中写“0”到位 WDTCR.7~5 禁止 WREN, NSW 和 ENW 使用。详见章节“10.3 WDT 寄存器”和章节“24 P 页 SFR 访问”。

图 10-1 结构框图



## 10.2. WDT 在掉电模式和空闲模式期间

空闲模式，位标志 WIDL (WDTCR.3) 决定 WDT 是否计数。设置这个位能让 WDT 在空闲模式一直计数。如果硬件选项 WDTRCO 使能，WDT 会一直保持计数不管位 WIDL 设置情况。

掉电模式，ILRCO 不会停如果 NSW (WDTCR.6) 使能。MCU 进入 Watch 模式，这会让 WDT 保持计数即使掉电模式下(Watch Mode)。WDT 溢出后，软件能设置进入中断或复位 唤醒 CPU。

### 10.3. WDT 寄存器

#### **WDTCR: 看门狗控制寄存器**

SFR 页 = 0~F 及 P 页

SFR 地址 = 0xE1 POR = XXX0-XXXX (0000-0111)

7	6	5	4	3	2	1	0
<b>WREN</b>	<b>NSW</b>	ENW	CLRW	WIDL	PS2	PS1	PS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7: WREN, WDT 复位使能标志， 初始值随硬件选项 WRENO。

0: WDT 溢出不产生复位。 WDT 溢出标志 WDTF 可以供软件检测或触发中断。

1: WDT 溢出产生系统复位。 一旦 WREN 已经设置， 不能用软件在 page 0~F 中清除， 但在 **page P** 中， 软件能修改其值 “0” 或 “1”。

Bit 6: NSW. 不停止的 WDT 标志。 初始值随硬件选项 NSWDT。

0: WDT 在掉电模式停止计数 MCU。

1: WDT 在掉电模式(Watch Mode)或空闲模式下永远不会停止计数 MCU。 一旦 NSW 已经设置， 不能用软件在常规页中清除， 但在 **page P** 中， 软件能修改其值 “0” 或 “1”。

Bit 5: ENW. 使能 WDT 标志。

0: 禁止 WDT 运行。此位仅仅能被 POR 清除。

1: 使能 WDT 。 一旦 ENW 位被设置，不能用软件在常规页中清除， 但在 **page P** 中， 软件能修改其值 “0” 或 “1”。

Bit 4: CLRW. WDT 清零位。

0: 硬件自动清除此位。

1: 清零 WDT 重新计数。

0: 写 “0”到此位 WDT 没有任何操作.

1: 写 “1”到此位会清除 9 位 WDT 计数器到 000H. 注意此位没有必须写“0”清除.当此位设置“1”时清除 WDT 重新计数.

Bit 3: WIDL. WDT 空闲模式控制位。

0: WDT 停止计数 MCU 在空闲模式。

1: WDT 保持计数 MCU 在空闲模式。

Bit 2~0: PS2 ~ PS0, 选择分频器输出作 WDT 基础时钟输入 (分频系数设置)

PS[2:0]	分频值	WDT 时间
0 0 0	1	15 ms
0 0 1	2	31 ms
0 1 0	4	62 ms
0 1 1	8	124 ms
1 0 0	16	248 ms
1 0 1	32	496 ms
1 1 0	64	992 ms
1 1 1	128	1.984 S

#### **PCon1: 电源控制寄存器 1**

SFR 页 = 0~F 及 P 页

SFR 地址 = 0x97 POR = 0010-x000

7	6	5	4	3	2	1	0
SWRF	EXRF	--	--	--	BOF1	BOF0	<b>WDTF</b>
R/W	R/W	W	W	W	R/W	R/W	R/W

Bit 1: WDTF, WDT 溢出标志。

0: 必须由软件写“1”清除， 软件写“0”不操作。

1: 当 WDT 溢出时硬件置位此位，写“1”清除。

#### **10.4. WDT 硬件选项**

除了由软件初始化外，WDTCR 寄存器还能在上电的时候由硬件选项 WRENO,NSWDT,HWENW,HWWIDL 和 HWPS[2:0]来自动初始化，这些选项通过通用编程器来编程，如下所叙。

如果 HWENW 编程为“使能”，则硬件在上电时为 WDTCR 寄存器作如下的初始化工作：(1) 位 ENWI 置 1。(2) 载入 WRENO 的值到 WREN 位。(3)载入 NSWDT 的值到 NSW 位。(4)载入 HWWIDL 的值到 WIDL 位。(5) 载入 HWPS【2: 0】的值到 PS【2: 0】位。

如果 HWENW 和 WDSFWP 都被编程为“使能”，则硬件仍然会在上电时由 WDT 硬件选项初始化 WDTCR 寄存器的内容。之后，任何对 WDTCR 的位的写动作都会被忽略，除了写“1”到 WDTCR.4(CLRW)位来清 WDT 之外，即使通过对 Page-P SFR 的操作机制也不行。

**WRENO:**

- 使能: 置位 WDTCR.WREN 以使能 WDTF 系统复位功能。  
 禁止: 清除 WDTCR.WREN 以禁止 WDTF 系统复位功能。

**NSWDT:**

- 使能: 使能 WDT 在掉电模式也保持运行, 设置位 WDTCR.NSW (watch 模式)。  
 禁止: 禁止 WDT 在掉电模式下运行, 清除位 WDTCR.NSW。

**HWWIDL, HWPS2, HWPS1, HWPS0:**

当 HWENW 被使能, 上电复位时, 这四个保险丝位将被载入到特殊功能寄存器 WDTCR 中。

**HWENW:**

- 使能: 上电时自动硬件使能看门狗定时器, 并且自动加载 WRENO, NSWDT, HWWIDL 和 HWPS2~0 的值到 WDTCR 中。  
 禁止: 上电时看门狗定时器 (WDT) 不自动使能。

**WDSFWP:** 禁止软件写 WDTCR 寄存器标志

- 使能: 特殊功能寄存器 WDTCR 中的 WREN, NSW, WIDL, PS2, PS1 和 PS0 软件写保护。  
 禁止: 特殊功能寄存器 WDTCR 中的 WREN, NSW, WIDL, PS2, PS1 和 PS0 可被软件改写。

## 11. 系统复位


复位期间，所有的 I/O 寄存器都设置为初始值，程序会根据 OR 设置选择从复位向量的 0000H 开始运行，或者根据 OR 设置从 ISP 地址开始运行。**MA82G5A64** 有 7 种复位源：上电复位，外部复位，软件复位，非法地址复位，掉电检测 0 复位，掉电检测 1 复位和 WDT 复位。如图所示：图 11-1 系统复位源（**MA82G5A64**）。

下面的选项描述复位产生源及其相应的控制寄存器和指示标志。

### 11.1. 复位源

图 11-1 显示 **MA82G5A64** 复位系统和所有的复位源。

图 11-1 系统复位源



### 11.2. 上电复位

上电复位 (POR) 用于在电源上电过程中产生一个复位信号。微控制器在 VDD 电压上升到  $V_{POR}$  (POR 开始电压) 电压之前将保持复位状态。VDD 电压降到  $V_{POR}$  之下后微控制器将再次进入复位状态。在一个电源周期中，如果需要再产生一次上电复位 VDD 必须降到  $V_{POR}$  之下。

### **PCON0: 电源控制寄存器 0**

SFR 页 = 0~F 及 P 页

SFR 地址 = 0x87 POR = 0001-0000, 复位= 000X-0000

7	6	5	4	3	2	1	0
SMOD1	SMOD0	GF	<b>POF0</b>	GF1	GF0	PD	IDL

R/W R/W R/W R/W R/W R/W R/W R/W

Bit 4: POF0, 上电复位标志 0。

0: 这标志必须通过软件清零以便认出下一个复位类型。

1: 当VDD从0 伏上升到正常电压时硬件复位, POF 也能有软件置位。

上电标志 POF 在上电过程中由硬件置“1”或当 VDD 电压降到 V<sub>POR</sub> 电压之下时由硬件置“1”。它能通过软件来清除但不受任何热复位(譬如: 外部 RST 引脚复位、掉电检测器 Brown-Out 复位、软件(ISPCR.5)复位和 WDT 复位)的影响。它帮助用户检测 CPU 是否从上电开始运行。注意: POF 必须由软件清除。

### **11.3. 外部复位**

保持复位引脚 RST 至少 24 个振荡周期的高电平, 将产生一个复位信号, 为确保 MCU 正常工作, 必须在 RET 引脚上连接可靠的硬件复位电路。

### **PCON1: 电源控制寄存器 1**

SFR 页 = 0~F 及 P 页

SFR 地址 = 0xE7 POR = 0010-X000

7	6	5	4	3	2	1	0
SWRF	<b>EXRF</b>	POF1	IARF	--	BOF1	BOF0	WDTF

R/W R/W R/W R/W W R/W R/W R/W

Bit 6: EXRF, 外部复位标志

0: 这位必须通过软件清零, 写“1”清零, 写 “:0” 无效。

1: 若外部复位产生则被硬件置位, 写“1”清零。

### **11.4. 软件复位**

软件通过对 SWRST(ISPCR.5) 位写“1”触发一个系统热复位, 软件复位后, 硬件置位 SWRF 标志(PCON1.7)。 SWBS 标志决定 CPU 是从 ISP 还是 AP 区域开始运行程序。

**ISPCR: ISP 控制寄存器**

SFR 页 = 0~F

SFR 地址 = 0xE5 POR+RESET = 0000-0XXX

7	6	5	4	3	2	1	0
ISPEN	SWBS	<b>SWRST</b>	CFAIL	MISPF	--	--	--

R/W

R/W

R/W

R/W

R/W

W

W

W

Bit 5: SWRST, 软件复位触发控制

0: 写“0”无操作

1: 写“1”产生软件系统复位，它将被硬件自动清除。

**PCON1: 电源控制寄存器 1**

SFR 页 = 0~F 及 P 页

SFR 地址 = 0x97 POR = 0010-x000

7	6	5	4	3	2	1	0
SWRF	EXRF	<b>0</b>	<b>0</b>	--	BOF1	BOF0	WDTF

R/W

R/W

W

W

W

R/W

R/W

R/W

Bit 7: SWRF, 软件复位标志

0: 这位必须通过软件清零，写“1”清零，写“0”无操作。

1: 软件复位产生时硬件置位此位，写“1”清零。

## 11.5. 掉电检测器 (Brown-Out) 复位

**MA82G5A64 中**, 有两个掉电检测器(BOD0& BOD1)检测电源电压 (VDD), 掉电检测器(BOD0) 的检测固定点为 VDD=2.2V, 掉电检测器(BOD1)的检测固定点可以被软件选择为 VDD=4.2V, 3.7V, 2.4V 或 2.0V, 如果 VDD 电压低于 BOD0 或 BOD1 检测点, 则置位相关联的 BOF0 和 BOF1 标志, 如果 BO0RE (PCON2.1) 被使能, BOD0 事件将触发一个 CPU 复位并置位 BOF0 指示一个掉点检测器 (BOD0) 复位发生; 如果 BO1RE (PCON2.3) 被使能, BOD1 事件将触发一个 CPU 复位并置位 BOF1 指示一个掉点检测器 (BOD1) 复位发生。

**PCON1: 电源控制寄存器 1**

SFR 页 = 0~F 及 P 页

SFR 地址 = 0x97 POR = 0000-X000

7	6	5	4	3	2	1	0
SWRF	EXRF	<b>0</b>	<b>0</b>	--	<b>BOF1</b>	<b>BOF0</b>	WDTF

R/W

R/W

W

W

W

R/W

R/W

R/W

#### Bit 2: BOF1, BOF1 (复位) 标志

0: 这位必须通过软件清零，写“1”清零，写“0”无操作。

1: 当 VDD 电压碰到 BOD1 检测点时，硬件置位此位，写“1”清零。如果 BO1RE (PCON2.3) 被使能，BOD1 事件将触发一个 CPU 复位并置位 BOF1 指示一个掉点检测器 (BOD1) 复位发生。

#### Bit 1: BOF0, BOF0 (复位) 标志

0: 这位必须通过软件清零，写“1”清零，写“0”无操作。

1: 当 VDD 电压碰到 BOD0 检测点时，硬件置位此位，写“1”清零。如果 BO0RE (PCON2.1) 被使能，BOD0 事件将触发一个 CPU 复位并置位 BOF0 指示一个掉点检测器 (BOD0) 复位发生。

### 11.6. WDT 复位

当 WDT 使能开始计数，WDT 溢出时置位 WDTF 标志。如果 WREN (WDTCR.7) 使能，WDT 溢出将引起一个系统热复位，软件可以读 WDTF 标志来确认 WDT 复位发生。

#### **PCON1: 电源控制寄存器 1**

SFR 页 = 0~F 及 P 页

SFR 地址 = 0x97 POR = 0010-X000

7	6	5	4	3	2	1	0
SWRF	EXRF	0	0	--	BOF1	BOF0	WDTF

R/W            R/W            W            W            W            R/W            R/W            R/W

#### Bit 0: WDTF, WDT 溢出/复位 标志。

0: 这位必须通过软件清零，写“1”清零，写“0”无操作。

1: 当 WDT 溢出产生时硬件置位此位，写“1”清零。如果 位 WREN (WDTCR.7) 被设置，WDTF 标志指示一个 WDT 复位产生。

### 11.7. 非法地址复位

**MA82G5A64**, 如果软件程序运行到非法的地址比如超出程序空间(ROM)范围，将触发 CPU 复位。

## 12. 电源管理

**MA82G5A64** 支持两个电源监测模块(掉电侦察器(BOD0 和 BOD1)模块), 和 6 种电源节能模式: 空闲模式(IDLE)、掉电模式 (Power-Down)、慢频模式、副频模式、Watch 模式 、 Monitor 模式。


通过 BOF0 和 BOF1 标志位 BOD0 和 BOD1 报告电源状态 , 软件可以通过这个状态产生中断或复位。6 种电源节能模式提供不同的节能应用, 通过对 CKCON0, CKCON2, PCON0, PCON1, PCON2, PCON3 和 WDTCR 寄存器的访问来操作这些电源事件。

### 12.1. 电源监控模块

**MA82G5A64** 有两个片上检测器 (BOD0& BOD1)通过比较固定的触发电压来检测芯片电压, 图 12-1 是 BOD0 和 BOD1 功能逻辑图, BOD0 检测固定触发电压为 VDD=2.2V 和 BOD1 检测固定触发电压为 VDD=(4.2V/3.7V/2.4V/2.0V) 。当 VDD 降到触发电压以下时, BOF0 (PCON1.1)标志被置位, 如果 ESF (EIE1.3) 和 BOF0IE (SFIE.1) 被使能, 不管是普通模式或空闲模式都能产生一个中断请求以响应(BOD0)事件, BOD1 有同样的标志 BOF1, 也有同样的中断功能, 如果 AWBOD1 (PCON3.3)使能, 这个中断 (BOD1) 也能唤醒掉电模式。

当 BO0RE (PCON2.1) 被使能, BOD0 事件产生一个系统复位并硬件置位 BOF0 指示一个 BOD0 复位事件已经产生。在普通模式和空闲模式下 BOD0 事件能重新启动 CPU, BOD1 也有同样的复位功能设置相关的控制位 BO1RE (PCON2.3), 如果 AWBOD1 (PCON3.3)位被使能, BOD1 也能重新启动掉电模式。

图 12-1 电源监控检测器 0/1



## 12.2. 电源节省模式

### 12.2.1. 慢频模式

程序设置位 SCKS2~SCKS0( CKCON0 寄存器, 参考章节"9 系统时钟")为非 0/0/0 值, 可以减慢 MCU 的工作速度达到节能的目的, 使用者考量在特殊的程序段使用合适的慢速度, 原则上不应该影响系统的其他功能。而且, 应该在普通的程序段恢复到正常的速度。

### 12.2.2. 副频模式

设置 OSCS1~0 选择 OSCS1~0 作为系统时钟, MCU 的工作频率会慢下来, 32KHz ILRCO 系统频率使 MCU 工作在特别慢的速度和功耗下, 另外设置 SCKS2~SCKS0 位 ( CKCON0 寄存器, 参考章节"9 系统时钟") 使用者可以使 MCU 的速度最低到 250HZ。

### 12.2.3. Watch 模式

如果看门狗被使能并且位 NSW 被设置 , 看门狗在掉电模式保持运行, 这个在 **MA82G5A64** 应用中叫 Watch 模式。当 WDT 溢出, 软件选择中断或系统复位来唤醒 CPU 并硬件置位 WDTF 。通过定义 WDT 预分频最大唤醒时间能到 2 秒, 更详细信息请参考章节 “10 看门狗定时器(WDT) ” 和章节”14 中断”。

### 12.2.4. Monitor 模式

如果 AWBOD1 (PCON3.3) 被设置, BOD1 即使在掉电模式下, 掉电检测功能 BOD1 会有效, 这就是 **MA82G5A64** 应用中的 Monitor 模式。当 BOD1 触发到检测电压, 软件选择中断或系统复位来唤醒 CPU 并硬件置位 BOF1 , 更详细信息请参考章节 “12.1 掉电检测” 和章节”14 中断”。

### 12.2.5. 空闲模式

可以通过软件的方式置 PCON.IDL 位, 使设备进入空闲模式。在空闲模式下, 系统不会给 CPU 提供时钟 CPU 状态、RAM、SP、PC、PSW、ACC 被保护起来。I/O 端口也保持当前的逻辑状态。空闲模式保持外部设置当有中断来时能唤醒 CPU, 空闲模式下定时器 0、定时器 1、定时器 2、定时器 3、SPI、KBI、ADC、UART0、UART1、TWSI、BOD0 和 BOD1 仍然处于工作状态。在空闲模式下 PCA 和 WDT 唤醒 CPU 有条件制约。任何使能的中断源或复位都能终止空闲模式, 一个中断会退出空闲模式, 并同时进入中断服务程序, 只有在中断返回后才会开始执行进入空闲模式指令之后的程序。

ADC 输入通道必须在 **P1AIO SFR** 设置为“仅仅模拟输入”当 MCU 在空闲模式和掉电模式。


### 12.2.6. 掉电模式

可以通过软件的方法置位 PCON0.PD 使设备进入掉电模式, 掉电模式下, 震荡器停止震荡, Flash 存储器掉电以节约电能, 只有上电电路继续刷新电源, 在减少 VDD 的时候 RAM 的内容仍然会被保持; 但如果电源电压低于芯片工作电压, 特殊功能寄存器 SFR 的内容就不一定能保持住。外部复位、上电复位、使能的外部中断、使能的 KBI、使能的 BOD1 或 使能的不工作的 WDT 能是系统退出掉电模式。

如果有下列情况发生，使用者至少要等 4 微秒后才能进入或再次进入掉电模式： 刚开始运行代码(任何形式的复位后面)，或者刚刚退出掉电模式。 为了在掉电模式达到最小功耗， 软件必须设置所有的 I/O 为非悬浮状态， 包含封装中没有露出来的 I/O。为了确保在掉电模式处于最小功耗， 软件必须设置所有的 I/O 为非悬浮状态， 包含封装中没有露出来的 I/O. 例如， P5.7~P5.0 和 P6.7~P6.4 都没有露出来在 MA82G5A64AD48 (LQFP48) 封装中. 软件必须设置 P5/P6 相对应的 SFR 位为 “0” (输出低) 来避免在掉电模式 I/O 悬浮.

图 12-2 展示了 **MA82G5A64** 掉电模式唤醒结构

图 12-2 掉电模式唤醒结构



### 12.2.7. 中断唤醒掉电模式

四个外部中断都能终止掉电模式，外部中断 nINT0 (P3.2)、nINT1 (P3.3)、nINT2 (P4.3) 和 nINT3 (P4.2)能退出掉电模式。为了能唤醒掉电模式，中断 nINT0, nINT1, nINT2 或 nINT3 必须使能并且设置为电平触发操作，如果外部中断使能且设置是边沿触发（上升或下降），他们会被硬件强置为电平触发（低电平或高电平）。

一个中断终止掉电模式，唤醒时间取决内部定时。当中断口产生下降沿时，掉电模式被终止，震荡重新启动，并且一个内部计数器开始计数，在内部计数器没有计满之前内部时钟不允许被应用 CPU 也不能运行指令。计数溢出后，中断服务程序开始工作，为了避免中断被重复触发，中断服务程序在返回前应该被禁止，中断口低电平应保持足够长的时间以等待系统问题。

### 12.2.8. 复位唤醒掉电模式

外部复位唤醒掉电模式有点类似于中断，复位脚有上升沿电平时系统退出掉电模式，震荡重新启动，且一个内部计数器开始计数，在内部计数器没有计满之前内部时钟不允许被应用 CPU 也不能运行指令。复位脚必须保持长时间的高电平以保证系统完全复位，复位脚变低电平时开始执行程序。

值得注意的是当空闲模式被硬件复位唤醒时，前两个机器周期（内部复位没有取得控制权），程序正常从进入 IDLE 模式的后一条指令执行，这时内部硬件是禁止访问内部 RAM 的，但访问 I/O 端口没有被禁止，为了保证不可预料的写 I/O 口，在进入 IDLE 指令后不要放置写 I/O 口或外部存储器的指令（最好加两到三个 NOP 指令）。

### 12.2.9. KBI 键盘唤醒掉电模式

**MA82G5A64** 中 P0.7 ~ P0.0 具有键盘中断唤醒功能，通过使能 KBI 模块的控制寄存器。软件可以设置 Port 2, Port 5 或 Port 6 为 KBI 功能。

通过使能 KBI 唤醒掉电模式有点类似中断唤醒，在 KBI 模式下且已经使能 KBI 中断(EIE1.5, EKB)，系统退出掉电模式，震荡重新启动，且一个内部计数器开始计数，在内部计数器没有计满之前内部时钟不允许被应用 CPU 也不能运行指令。计数溢出后，CPU 会响应 KBI 中断并执行中断服务程序。

## 12.3. 电源控制寄存器

### **PCON0: 电源控制寄存器 0**

SFR 页 = 0~F 及 P 页

SFR 地址 = 0x87 POR = 0001-0000, 复位值 = 000x-0000

7	6	5	4	3	2	1	0
SMOD1	SMOD0	--	POF0	GF1	GF0	PD	IDL
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 4: POF0, 上电标志 0。

0: 这位必须由软件清零, 写“1”清零。

1: 当上电复位产生时硬件置位此位。

Bit 1: PD, 掉电控制位。

0: 软件清零或任何一个退出掉电模式的事件发生时硬件清零。

1: 置位则激活掉电操作（即进入掉电模式）。

Bit 0: IDL, 空闲模式控制位。

0: 软件清零或任何一个退出空闲模式的事件发生时硬件清零。

1: 置位则激活空闲操作（即进入空闲模式）。

### **PCON1: 电源控制寄存器 1**

SFR 页 = 0~F 及 P 页

SFR 地址 = 0x97 POR = 0000-x000

7	6	5	4	3	2	1	0
SWRF	EXRF	0	0	--	BOF1	BOF0	WDTF
R/W	R/W	W	W	W	R/W	R/W	R/W

Bit 7: SWRF, 软件复位标志。

0: 这位必须由软件清零, 写“1”清零。

1: 当软件复位产生时硬件置位此位。

Bit 6: EXRF, 外部复位标志。

0: 这位必须由软件清零, 写“1”清零。

1: 当外部复位产生时硬件置位此位。

Bit 5~3: 预留位. 当写 PCON1 寄存器时软件必须在这些位写“0”.

Bit 2: BOF1, 电源监控 (Brown-Out) 标志 1。

0: 这位必须由软件清零, 写“1”清零。

1: 当电源电压触及到电源监测器 1 电压(4.2V/3.7V/2.4V/2.0)时, 硬件置位此位。

Bit 1: BOF0, 电源监控 (Brown-Out) 标志 0.

0: 这位必须由软件清零, 写“1”清零。

1: 当电源电压触及到电源监测器 0 电压(2.2V)时, 硬件置位此位。

Bit 0: WDTF, WDT 溢出标志

0: 这位必须由软件清零, 写“1”清零。

1: 当 WDT 复位产生时硬件置位此位。

### **PCON2: 电源控制寄存器 2**

SFR 页 = 仅 P 页

SFR 地址 = 0x44 POR = 0000-0101

7	6	5	4	3	2	1	0
HSE	IAPO	BO1S1	BO1S0	BO1RE	EBOD1	BO0RE	1
W	W	W	W	W	W	W	W

Bit 5~4: BO1S[1:0]. 电源监测器 1 监测电压选择。

BO1S[1:0]	BOD1 监测电压
0 0	2.0V
0 1	2.4V
1 0	3.7V
1 1	4.2V

Bit 3: BO1RE, BOD1 复位使能

0: 当 BOF1 已经设置, 禁止电源监控 (BOD1) 系统复位。

1: 当 BOF1 已经设置, 使能电源监控 (BOD0) 系统复位。

Bit 2: EBOD1, 使能 BOD1 监测 VDD 下降到 BO1S1~0 设置的固定值。

0: 禁止 BOD1 监测电源电压。

1: 使能 BOD1 监测电源电压 VDD 。

Bit 1: BO0RE, BOD0 复位使能

0: 当 BOF0 已经设置，禁止电源监控（BOD0）系统复位。

1: 当 BOF0 已经设置，使能电源监控（BOD0）系统复位（VDD 触到 2.2V）。

Bit 0: 保留，当写 PCON2 寄存器时此位必须填“1”。

### **PCON3: 电源控制寄存器 3**

SFR 页 = 仅 P 页

SFR 地址 = 0x45 POR = xxxx-00x1

7	6	5	4	3	2	1	0
0	0	0	0	AWBOD1	0	0	OCDE

W W W W W W W R/W

Bit 7~4: 保留，当写 PCON3 寄存器时此 4 位必须填“0”。

Bit 3: AWBOD1, BOD1 唤醒 PD 模式标志

0: 禁止 BOD1 唤醒掉电模式。

1: 使能 BOD1 唤醒掉电模式。

Bit 2~1: 保留，当写 PCON3 寄存器时此 2 位必须填“0”。

Bit 0: OCDE, OCD 使能标志。初始值从 OR 载入或从 POR 载入。

0: 禁止 P4.4 和 P4.5 为 OCD 接口。

1: 使能 P4.4 和 P4.5 为 OCD 接口。

## 13. 输入输出口配置

**MA82G5A64** 有下列 I/O 端口： P0.0~P0.7, P1.0~P1.7, P2.0~P2.7, P3.0~P3.7, P4.0~P4.6, P5.0~P5.7 和 P6.0~P6.7。如果选择外部振荡做时钟输入，则 Port 6.0 和 Port 6.1 被配置为 XTAL2 和 XTAL1。准确的可用 I/O 引脚数量由封装类型决定。见表 13-1。

表 13-1 可用引脚数量

封装类型	I/O 引脚	引脚数量
48-pin LQFP	P0.0~P0.7, P1.0~P1.7, P2.0~P2.7, P3.0~P3.7, P4.0~P4.6, P6.0~P6.3	43
64-pin LQFP	P0.0~P0.7, P1.0~P1.7, P2.0~P2.7, P3.0~P3.7, P4.0~P4.6, P5.0~P5.7, P6.0~P6.7	55

### 13.1. 输入输出口结构

**MA82G5A64** 输入输出口分成两个配置类型。第一类仅仅是端口 3 有四种模式，这四种模式有：准双向口(标准 8051 的 I/O 端口)、推挽输出、集电极开漏输出和输入(高阻抗输入)。缺省值是弱上拉的准双向口模式。

其它口属于第二类，这些口有两种模式分别是推挽输出和上拉电阻的集电极开漏输出。缺省是集电极开漏输出高，也就意味着带有高阻状态的输入模式。

下面描述这四种类型的 I/O 模式的配置。


#### 13.1.1. 端口 3 准双向口

端口 3 引脚工作在准双向模式时与标准 8051 端口引脚类似。一个准双向端口用作输入和输出时不需要对端口重新配置。这是因为端口输出逻辑高时，弱上拉，允许外部器件拉低引脚。当输出低时，强的驱动能力可吸收大电流。在准双向输出时有三个上拉晶体管用于不同的目的。

其中的一种上拉，称为微上拉，只要端口寄存器的引脚包含逻辑 1 则打开。如果引脚悬空，则这种非常弱上拉提供一个非常小的电流将引脚拉高。第二种上拉称为“弱上拉”，端口寄存器的引脚包含逻辑 1 时且引脚自身也在逻辑电平时打开。这种上拉对准双向引脚提供主要的电流源输出为 1。如果引脚被外部器件拉低，这个弱上拉关闭，只剩一个微上拉。为了在这种条件下将引脚拉低，外部器件不得不吸收超过弱上拉功率的电流，且拉低引脚在输入的极限电压之下。第三种上拉称为“强”上拉。这种上拉用于加速准双向端口的上升沿跳变，当端口寄存器发生从逻辑 0 到逻辑 1 跳变时，强上拉打开一个 CPU 时钟，快速将端口引脚拉高。

准双向端口 3 配置如图 13-1 所示。

图 13-1. 准双向端口 3 配置




### 13.1.2. 端口 3 推挽输出

端口 3 推挽输出配置与开漏输出、准双向输出模式有着相同的下拉结构，但是当端口寄存器包含逻辑 1 时提供一个连续的强上拉。当一个端口输出需要更大的电流时可配置为推挽输出模式。另外，在这种配置下端口的输入路径与准双向模式相同。

端口 3 推挽输出配置见 13-2。


图 13-2 端口 3 推挽输出



### 13.1.3. 端口 3 仅是输入（高阻抗输入）模式

仅输入配置在引脚上没有任何上拉电阻，如下图 13-3 所示。

图 13-3 端口 3 仅是输入




### 13.1.4. 端口 3 开漏输出

端口 3 配置为开漏输出时，当端口寄存器包含逻辑 0 时，关闭所有上拉，只有端口引脚的下拉晶体管。在应用中使用这个配置，端口引脚必须有外部上拉，典型的是将电阻接到 VDD。这个模式的下拉和准双向端口的模式相同。另外，在这种配置下端口的输入路径与准双向模式相同。

开漏输出端口 3 配置如图 13-4 所示。

图 13-4 端口 3 开漏输出




### 13.1.5. 通用端口集电极开漏输出结构

当端口数据寄存器写”0”时，通用端口的集电极开漏输出仅是驱动端口的下拉晶体管。在应用中使用这个配置，端口引脚可以选择外部上拉或 PUCON0 和 PUCON1 置位使能片内的内部上拉。

集电极开漏输出模式端口设置为数字输入，必须是相对应的端口数字寄存器写“1”，例如，P1.3 设置为数字输入，通过在位 P1M0.3 上写“0”并 P1.3 端口上写“1”。

通用端口集电极开漏结构如图 13-5 所示。

图 13-5 通用端口集电极开漏输出




### 13.1.6. 通用端口推挽输出结构

通用端口推挽输出结构与集电极开漏输出有相同的下拉结构，但是端口数据寄存器写“1”提供一个强上拉输出。通用端口推挽输出模式应用在需要强的源电流输出。另外，此结构下的端口输入与集电极开漏输出模式一样。

通用端口推挽输出结构如图 13-6 所示。

图 13-6 通用端口推挽输出



### 13.1.7. 通用端口输入配置

一个端口通过设置为“开路输出”的输出模式，并写逻辑“1”到向对应的端口数据寄存器位，可以配置为数字输入。例如，P1.7 通过设置 P1M0.7 为逻辑“0”且 P1.7 为逻辑“1”来配置为数字输入。

Megawin Confidential

## 13.2. 输入输出口寄存器

**MA82G5A64** 所有的端口可通过软件个别的、独立的配置其工作模式，仅仅端口 3 有 4 种工作模式，如图 13-2，端口 3 的配置表

表 13-2 端口 3 配置设定

P3M0.y	P3M1.y	端口模式
0	0	准双向
0	1	推挽输出
1	0	输入口 (高阻抗输入)
1	1	集电极开漏输出

这里  $y=0\sim7$ (端口引脚号)。寄存器 P3M0 和 P3M1 列举了每个引脚的描述。

其它的通用口引脚有两种模式见表 13-3，一个模式寄存器位选择每个引脚的输出类型。

表 13-3 端口配置设定

PxM0.y	端口模式
0	集电极开漏输出
1	推挽输出

这里  $x=0, 1, 2, 4, 5, 6$  (端口)， $y=0\sim7$ (端口引脚号)。寄存器 PxM0 列举了每个引脚的描述。

### 13.2.1. 端口 0 寄存器

#### P0: 端口 0 寄存器

SFR 页 = 0~F

SFR 地址 = 0x80                          复位值 = 1111-1111

7	6	5	4	3	2	1	0
P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0
R/W							

Bit 7~0: P0.7~P0.0 通过软件置位/清零。

**P0M0: 端口 0 模式寄存器 0**

SFR 页 = 0~F

SFR 地址 = 0x93 复位值 = 0000-0000

7	6	5	4	3	2	1	0
P0M0.7	P0M0.6	P0M0.5	P0M0.4	P0M0.3	P0M0.2	P0M0.1	P0M0.0

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

0: 端口定义为集电极开漏输出。

1: 端口定义为推挽输出。

### 13.2.2. 端口 1 寄存器

#### **P1: 端口 1 寄存器**

SFR 页 = 0~F

SFR 地址 = 0x90 复位值 = 1111-1111

7	6	5	4	3	2	1	0
P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0
R/W							

Bit 7~0: P1.7~P1.0 通过软件置位/清零。

#### **P1M0: 端口 1 模式寄存器 0**

SFR 页 = 0~F

SFR 地址 = 0x91 复位值 = 0000-0000

7	6	5	4	3	2	1	0
P1M0.7	P1M0.6	P1M0.5	P1M0.4	P1M0.3	P1M0.2	P1M0.1	P1M0.0
R/W							

0: 端口定义为集电极开漏输出。

1: 端口定义为推挽输出。

#### **P1AIO: 端口 1 仅仅模拟输入**

SFR 页 = 0~F

SFR 地址 = 0x92 复位值 = 0000-0000

7	6	5	4	3	2	1	0
P17AIO	P16AIO	P15AIO	P14AIO	P13AIO	P12AIO	P11AIO	P10AIO
R/W							

0: 端口有数字和模拟输入的能力。

1: 只能是模拟输入给 ADC 输入应用，当这位被设置相应的端口总是读到“0”。

### 13.2.3. 端口 2 寄存器

#### **P2: 端口 2 寄存器**

SFR 页 = 0~F

SFR 地址 = 0xA0 复位值 = 1111-1111

7	6	5	4	3	2	1	0
P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0
R/W							

Bit 7~0: P2.7~P2.0 通过软件置位/清零。

**P2M0: 端口 2 模式寄存器 0**

SFR 页 = 0~F

SFR 地址 = 0x95 复位值 = 0000-0000

7	6	5	4	3	2	1	0
P2M0.7	P2M0.6	P2M0.5	P2M0.4	P2M0.3	P2M0.2	P2M0.1	P2M0.0

R/W

R/W

R/W

R/W

R/W

R/W

R/W

R/W

0: 端口定义为集电极开漏输出。

1: 端口定义为推挽输出。

**13.2.4. 端口 3 寄存器**
**P3: 端口 3 寄存器**

SFR 页 = 0~F

SFR 地址 = 0xB0 复位值 = 1111-1111

7	6	5	4	3	2	1	0
P3.7	P3.6	P3.5	P3.4	P3.3	P3.2	P3.1	P3.0

R/W

R/W

R/W

R/W

R/W

R/W

R/W

R/W

Bit 7~0: P3.7~P3.0 通过软件置位/清零。

**P3M0: 端口 3 模式寄存器 0**

SFR 页 = 0~F

SFR 地址 = 0xB1 复位值 = 0000-0000

7	6	5	4	3	2	1	0
P3M0.7	P3M0.6	P3M0.5	P3M0.4	P3M0.3	P3M0.2	P3M0.1	P3M0.0

R/W

R/W

R/W

R/W

R/W

R/W

R/W

R/W

**P3M1: 端口 3 模式寄存器 1**

SFR 页 = 0~F

SFR 地址 = 0xB2 复位值 = 0000-0000

7	6	5	4	3	2	1	0
P3M1.7	P3M1.6	P3M1.5	P3M1.4	P3M1.3	P3M1.2	P3M1.1	P3M1.0

R/W

R/W

R/W

R/W

R/W

R/W

R/W

R/W

P3.7 和 P3.6 复用作为外部存储器存储时序的 /RD 和 /WR。

### 13.2.5. 端口 4 寄存器

#### **P4: 端口 4 寄存器**

SFR 页 = 0~F

SFR 地址 = 0xE8 复位值= X111-1111

7	6	5	4	3	2	1	0
--	P4.6	P4.5	P4.4	P4.3	P4.2	P4.1	P4.0
W	R/W						

Bit 7: 保留, 当写 P4 时软件必须在这位写 “1”。

Bit 6~0: P4.6~P4.0 通过软件置位/清零。

P4.6 复用作为外部存储器存储时序的 ALE。

#### **P4M0: 端口 4 模式寄存器 0**

SFR 页 = 0~F

SFR 地址 = 0xB3 复位值= X000-0000

7	6	5	4	3	2	1	0
--	P4M0.6	P4M0.5	P4M0.4	P4M0.3	P4M0.2	P4M0.1	P4M0.0
W	R/W						

Bit 7: 保留, 当写 P4M0 时软件必须在这位写 “0”。

Bit 6~0:

0: 端口定义为集电极开漏输出。

1: 端口定义为推挽输出。

### 13.2.6. 端口 5 寄存器

#### **P5: 端口 5 寄存器**

SFR 页 = 仅 0 页

SFR 地址 = 0xF8 复位值= 1111-1111

7	6	5	4	3	2	1	0
P5.3	P5.3	P5.3	P5.3	P5.3	P5.2	P5.1	P5.0
R/W							

Bit 7~0: P5.7~P5.0 通过软件置位/清零。

### **P5M0: 端口 5 模式寄存器 0**

SFR 页 = 仅 0 页

SFR 地址 = 0xB5 复位值= 0000-0000

7	6	5	4	3	2	1	0
P5M0.7	P5M0.6	P5M0.5	P5M0.4	P5M0.3	P5M0.2	P5M0.1	P5M0.0
R/W							

0: 端口定义为集电极开漏输出。

1: 端口定义为推挽输出。

### **13.2.7. 端口 6 寄存器**

#### **P6: 端口 6 寄存器**

SFR 页 = 仅 1 页

SFR 地址 = 0xF8 复位值= 1111-1111

7	6	5	4	3	2	1	0
P6.7	P6.6	P6.5	P6.4	P6.3	P6.2	P6.1	P6.0
R/W							

Bit 7~0: P6.7~P6.0 通过软件置位/清零。

P6.1 和 P6.0 复用晶体振荡电路功能， XTAL1 和 XTAL2.

### **P6M0: 端口 6 模式寄存器 0**

SFR 页 = 仅 1 页

SFR 地址 = 0xB5 复位值= X000-0000

7	6	5	4	3	2	1	0
P6M0.7	P6M0.6	P6M0.5	P6M0.4	P6M0.3	P6M0.2	P6M0.1	P6M0.0
R/W							

0: 端口定义为集电极开漏输出。

1: 端口定义为推挽输出。

### **13.2.8. 上拉控制寄存器**

#### **PUCON0: 端口上拉控制寄存器 0**

SFR 页 = 仅 0 页

SFR 地址 = 0xB4 复位值= 0000-0000

7	6	5	4	3	2	1	0
P4PU1	P4PU0	P2PU1	P2PU0	P1PU1	P1PU0	P0PU1	P0PU0
R/W							

Bit 7: 端口 4 高四位上拉使能控制位。

0: 在集电极开漏输出模式禁止 P4.6 ~ P4.4 上拉。

1: 在集电极开漏输出模式使能 P4.6 ~ P4.4 上拉。

Bit 6: 端口 4 低四位上拉使能控制位。

0: 在集电极开漏输出模式禁止 P4.3 & P4.0 上拉。

1: 在集电极开漏输出模式使能 P4.3 & P4.0 上拉。

Bit 5: 端口 2 高四位上拉使能控制位。

0: 在集电极开漏输出模式禁止 P2.7 ~ P2.4 上拉。

1: 在集电极开漏输出模式使能 P2.7 ~ P2.4 上拉。

Bit 4: 端口 2 低四位上拉使能控制位。

0: 在集电极开漏输出模式禁止 P2.3 ~ P2.0 上拉。

1: 在集电极开漏输出模式使能 P2.3 ~ P2.0 上拉。

Bit 3: 端口 1 高四位上拉使能控制位。

0: 在集电极开漏输出模式禁止 P1.7 ~ P1.4 上拉。

1: 在集电极开漏输出模式使能 P1.7 ~ P1.4 上拉。

Bit 2: 端口 1 低四位上拉使能控制位。

0: 在集电极开漏输出模式禁止 P1.3 ~ P1.0 上拉。

1: 在集电极开漏输出模式使能 P1.3 ~ P1.0 上拉。

Bit 1: 端口 0 高四位上拉使能控制位。

0: 在集电极开漏输出模式禁止 P0.7 ~ P0.4 上拉。

1: 在集电极开漏输出模式使能 P0.7 ~ P0.4 上拉。

Bit 0: 端口 0 低四位上拉使能控制位。

0: 在集电极开漏输出模式禁止 P0.3 ~ P0.0 上拉。

1: 在集电极开漏输出模式使能 P0.3 ~ P0.0 上拉。

**PUCON1: 端口上拉控制寄存器 1**

SFR 页 = 仅 1 页

 SFR 地址 = **0xB4** 复位值= XXXX-0000

7	6	5	4	3	2	1	0
--	--	--	--	P6PU1	P6PU0	P5PU1	P5PU0

W W W W R/W R/W RW RW

Bit 7 ~ 4: 保留, 写 PUCON1 寄存器时此位必须写“0”。

Bit 3: 端口 6 高四位上拉使能控制位。

0: 在集电极开漏输出模式禁止 P6.7 ~ P6.4 上拉。

1: 在集电极开漏输出模式使能 P6.7 ~ P6.4 上拉。

Bit 2: 端口 6 低四位上拉使能控制位。

0: 在集电极开漏输出模式禁止 P6.3 ~ P6.0 上拉。

1: 在集电极开漏输出模式使能 P6.3 ~ P6.0 上拉。

Bit 1: 端口 5 高四位上拉使能控制位。

0: 在集电极开漏输出模式禁止 P5.7 ~ P5.4 上拉。

1: 在集电极开漏输出模式使能 P5.7 ~ P5.4 上拉。

Bit 0: 端口 5 低四位上拉使能控制位。

0: 在集电极开漏输出模式禁止 P5.3 ~ P5.0 上拉。

1: 在集电极开漏输出模式使能 P5.3 ~ P5.0 上拉。

## 14. 中断

**MA82G5A64** 有 16 个中断源。这些中断源有几个特殊功能寄存器 SFR 与设定四个级别的中断优先级相关。这些特殊功能寄存器分别是 IE, IP0L, IP0H, EIE1, EIP1L, EIP1H, EIE2, EIP2L, EIP2H 和 XICON。IP0H (中断优先级 0 高字节), EIP1H (扩展中断优先级 1 高字节) 和 EIP2H (扩展中断优先级 2 高字节) 寄存器使四个级别的中断结构合理分配。四个级别的中断优先级在处理这些中断源时更加灵活。

### 14.1. 中断结构

表 14-1列出了所有的中断源。使能位被允许, 中断请求时硬件会产生一个中断请求标志, 当然, 总中断使能位EA ( IE 寄存器)必须使能。中断请求位能由软件置位或清零, 这和硬件置位或清零结果相同。同理, 中断可以由软件产生或取消, 中断优先级位决定每个中断产生的优先级, 多个中断同时产生时依照中断优先级顺序处理。中断向量地址表示中断服务程序的入口地址。

图 14-1 展示了整个中断系统。每一个中断将在下面部分做简单的描述。


表 14-1. 中断源

序号	中断名称	使能位	请求位	优先级位	优先级	向量地址
#1	外部中断 0, nINT0	EX0	IE0	[ PX0H, PX0L ]	(最高)	0003H
#2	定时器 0	ET0	TF0	[ PT0H, PT0L ]	...	000Bh
#3	外部中断 1, nINT1	EX1	IE1	[ PX1H, PX1L ]	...	0013H
#4	定时器 1	ET1	TF1	[ PT1H, PT1L ]	...	001BH
#5	串行口 0	ES0	RI0, TI0	[ PS0H, PS0L ]	...	0023H
#6	定时器 2	ET2	TF2, EXF2	[ PT2H, PT2L ]	...	002Bh
#7	外部中断 2, nINT2	EX2	IE2	[ PX2H, PX2L ]	...	0033H
#8	外部中断 3, nINT3	EX3	IE3	[ PX3H, PX3L ]	...	003BH
#9	SPI	ESPI	SPIF	[ PSPIH, PSPIL ]	...	0043H
#10	ADC	EADC	ADCI	[ PADCH, PADCL ]	...	004Bh
#11	PCA	EPCA	CF, CCFn (n=0~5)	[ PPCAH, PPCAL ]	...	0053H

#12	系统标志	ESF	BOF1, BOF0, WDTF	[ PSFH, PSFL ]	...	005BH
#13	串行口 1	ES1	RI1, TI1	[ PS1H, PS1L ]	...	0063H
#14	键盘中断	EKB	KBIF	[ PKBH, PKBL ]	...	006BH
#15	TWSI	ETWSI	SI	[ PTWIH, PTWIL ]	...	0073H
-	-	-	-	-	-	007BH
#16	定时器 3	ET3	TF3, EXF3	[ PT3H, PT3L ]	(最低)	0083H

Megawin Confidential

图 14-1. 中断系统



## 14.2. 中断源

序号	中断名称	请求位	位的位置
#1	外部中断 0,nINT0	IE0	TCON.1
#2	定时器 0	TF0	TCON.5
#3	外部中断 1,nINT1	IE1	TCON.3
#4	定时器 1	TF1	TCON.7
#5	串行口 0	RI0, TI0	S0CON.0 S0CON.1
#6	定时器 2	TF2, EXF2	T2CON.7 T2CON.6
#7	外部中断 2,nINT2	IE2	XICON.1
#8	外部中断 3,nINT3	IE3	XICON.5
#9	SPI	SPIF	SPSTAT.7
#10	ADC	ADCI	ADCON0.4
#11	PCA	CF, CCFn (n=0~5)	CCON.7 CCON.5~0
#12	系统标志	BOF1, BOF0, WDTF	PCON1.2~0
#13	串行口 1	RI1, TI1	S1CON.0 S1CON.1
#14	键盘中断	KBIF	KBCON.0
#15	TWSI	SI	SICON.3
#16	定时器 3	TF3, EXF3	T3CON.7 T3CON.6

通过 TCON 寄存器的位 IT0 和 IT1 及 XICON 寄存器的位 IT2 和 IT3 可以设定外部中断 0(INT0)和外部中断 1(INT1)及外部中断 2(nINT2) 和外部中断 3(nINT3)为电平触发或边沿触发。中断被触发后将置位 TCON 的 IE0 或 IE1, XICON 的 IE2 或 E3。如果中断被激活这些标志在进入中断服务程序后被硬件清除，那么外部请求源控制中断请求而不是片内硬件。

定时器/计数器 0、定时器/计数器 1 寄存器产生溢出时则置位 TCON 寄存器中的溢出标志位 TF0、TF1。如果中断被激活这些标志在进入中断服务程序后被硬件清除。

串行口 0 中断由位 RI0 和位 TI0 的逻辑或产生。执行中断服务程序后不会被硬件清除须由软件清零，可以在中断服务程序中查询 RI0 和 TI0 判断是接收中断还是发送中断。

定时器/计数器 2 中断由两个标志位 TF2 和 EXF2 产生。跟串行口一样，执行中断服务程序后不会被硬件清除须由软件清零，可以在中断服务程序中查询 TF2 和 EXF2 判断执行哪个中断服务子程序。

SPI 中断由 SPSTAT 寄存器的位 SPIF 来产生，SPIF 在 SPI 传输结束由 SPI 引擎置位。执行中断服务程序后不会被硬件清除。

ADC 中断由 ADCON0 寄存器的位 ADCI 来产生。执行中断服务程序后不会被硬件清除。

PCA 中断由 CCON 寄存器位 CF, CCF5, CCF4, CCF3, CCF2, CCF1 和 CCF0 的逻辑或来产生。这些位执行中断服务程序后不会被硬件清除须由软件清零，可以在中断服务程序中查询这些位判断执行哪个中断服务子程序。

系统标志中断由 PCON1 寄存器的位 BOF1, BOF0 和 WDTF 来产生，这些位由片内低电压检测器(BOD1 和 BOD01)遇到低电压和看门狗溢出置位。执行中断服务程序后不会被硬件清除。

串行口 1 中断由位 RI1 和位 TI1 的逻辑或产生。执行中断服务程序后不会被硬件清除须由软件清零，可以在中断服务程序中查询 RI1 和 TI1 判断是接收中断还是发送中断。

键盘中断由 KBCON 寄存器的位 KBIF 来产生，KBIF 由键盘模块遇到键输入来置位。执行中断服务程序后不会被硬件清除。

TWSI 中断由 SICON 寄存器的位 SIF 来产生，SIF 由 TWSI 引擎检测到一个新的总线状态来置位。执行中断服务程序后不会被硬件清除。

定时器/计数器 3 中断由两个标志位 TF3 和 EXF3 的逻辑或产生。跟串行口一样，执行中断服务程序后不会被硬件清除须由软件清零。

所有这些中断标志都能被软件置位或清零，跟硬件置位或清零的结果是一样的。也就是说，中断能通过软件来产生也可以软件来取消。

### 14.3. 中断使能

序号	中断名称	使能位	位的位置
#1	外部中断 0,nINT0	EX0	IE.0
#2	定时器 0	ET0	IE.1
#3	外部中断 1,nINT1	EX1	IE.2
#4	定时器 1	ET1	IE.3
#5	串行口 0	ES0	IE.4
#6	定时器 2	ET2	IE.5
#7	外部中断 2,nINT2	EX2	XICON.2
#8	外部中断 3,nINT3	EX3	XICON.3
#9	SPI	ESPI	EIE1.0
#10	ADC	EADC	EIE1.1
#11	PCA	EPCA	EIE1.2
#12	系统标志	ESF	EIE1.3
#13	串行口 1	ES1	EIE1.4
#14	键盘中断	EKB	EIE1.5
#15	TWSI	ETWSI	EIE1.6
#16	定时器 3	ET3	EIE2.0

**MA82G5A64** 有 16 个中断源可用。每个中断源可以通过 IE, EIE1, EIE2 和 XICON 寄存器的中断使能位置位或清零各自中断使能或禁止。IE 也提供一个全局中断使能位 (EA)，此位清零可以立刻禁止所有中断。如果此位置位中断由相应的中断使能位各自使能或禁止。如果此位清零则所有中断被禁止。

### 14.4. 中断优先级

服务中断的优先级除了有 4 个级别比 80C51 多 2 个之外跟 80C51 一样。优先级位决定每个中断的优先级（见表 14-1）。IP0L, IP0H, EIP1L, EIP1H, EIP2L 和 EIP2H 跟 4 个级别优先级中断相关。表 14-4 显示位的值和优先级的关系。

表 14-4 中断优先级

{IPnH.x , IPnL.x}	优先级
11	1 (最高)
10	2
01	3

每个中断源都有两个中断优先级相关位。一个位在 **IPnH** 寄存器另一个在 **IPnL** 寄存器。高优先级中断不会被低优先级中断打断。如果两个不同优先级的中断请求同时出现，较高优先级将被执行。如果相同优先级的中断请求同时出现，则按照内部优先级排序执行。表 14-1 显示了同一优先级的内部优先级排序和中断向量地址。

## 14.5. 中断处理

每一个系统时钟周期将采样每一个中断标志。在下一个系统时钟采样成功。如果其中一个标志在第一个周期置位，第二个周期找到并且只要没有被下列条件阻止则中断系统产生一个硬件调用（**LCALL**）相应的中断服务程序。

阻止条件：


- 进行中已经有一个同级或更高级优先级的中断。
- 进行中当前周期（中断获得周期）不是指令执行结束周期。
- 指令进行是 **RETI** 或 **IE**, **IP0L**, **IPH**, **EIE1**, **EIP1L** 和 **EIP1H** 寄存器的写操作。

上述三个条件中的任意一个将阻止硬件中断调用（**LCALL**）去中断服务程序。条件 2 确保中断进入任意一个服务程序之前指令执行完毕。条件 3 确保如果在 **RETI** 执行或 **IE** 及 **IP** 的访问之后，进入中断服务程序之前至少一个或更多指令被执行。

## 14.6. nINT2/nINT3 输入源选择

**MA82G5A64** 提供灵活的 nINT2 和 nINT3 输入源选择为了共享片内串行接口的端口引脚输入。支持掉电模式通讯外设的额外远程唤醒功能。nINT2/nINT3 输入可以设置成捕获端口变化的接口引脚并且设置他们的中断输入事件来唤醒 MCU。INT3H (XICON.7)和 INT2H (XICON.3)配置端口改变检测电平是低/下降沿或高/上升沿触发。在 MCU 掉电模式外部中断的下降沿或上升沿都被强制成电平检测操作。

图 14-2. nINT2/nINT3 端口引脚配置选择



## 14.7. 中断寄存器

### **TCON: 定时器/计数器控制寄存器**

SFR 页 = 0~F

SFR 地址 = 0x88 复位值 = 0000-0000

7	6	5	4	3	2	1	0
TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
R/W							

Bit 3: IE1, 外部中断 1 请求标志

0: 如果是边沿触发的中断则在进入中断向量后硬件清零。

1: 外部中断 1 由边沿或电平触发（由 IT1 设置）硬件置标志。

Bit 2: IT1: 外部中断 1 类型控制位

0: 软件选择低电平触发外部中断 1。如果 INT1H (AUXR0.1)置位，则高电平触发外部中断 1。

1: 软件选择下降沿触发外部中断 1。如果 INT1H (AUXR0.1)置位，则上升沿触发外部中断 1。

Bit 1: IE0, 外部中断 0 请求标志

0: 如果是边沿触发的中断则在进入中断向量后硬件清零。

1: 外部中断 0 由边沿或电平触发（由 IT0 设置）硬件置标志。

Bit 0: IT0: 外部中断 0 类型控制位

0: 软件选择低电平触发外部中断 0。如果 INT0H (AUXR0.0)置位，则高电平触发外部中断 0。

1: 软件选择下降沿触发外部中断 0。如果 INT0H (AUXR0.0)置位，则上升沿触发外部中断 0。

### **IE: 中断使能寄存器**

SFR 页 = 0~F

SFR 地址 = 0xE8 复位值= 0X00-0000

7	6	5	4	3	2	1	0
EA	--	ET2	ES0	ET1	EX1	ET0	EX0
R/W	W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7: EA, 总中断使能位

0: 禁止所有中断。

1: 使能所有中断。

Bit 6: 保留。当 IE 写入时，此位软件必须写”0”。

Bit 5: ET2, 定时器 2 中断使能

0: 禁止定时器 2 中断。

1: 使能定时器 2 中断。

Bit 4: ES, 串行口 0 中断使能

0: 禁止串行口 0 中断。

1: 使能串行口 0 中断。

Bit 3: ET1, 定时器 1 中断使能

0: 禁止定时器 1 中断。

1: 使能定时器 1 中断。

Bit 2: EX1, 外部中断 1 使能

0: 禁止外部中断 1。

1: 使能外部中断 1。

Bit 1: ET0, 定时器 0 中断使能

0: 禁止定时器 0 中断。

1: 使能定时器 0 中断。

Bit 0: EX0, 外部中断 0 使能

0: 禁止外部中断 0。

1: 使能外部中断 0。

#### **XICON: 扩展中断控制寄存器**

SFR 页 = 0~F

SFR 地址 = 0xC0 复位值= 0000-0000

7	6	5	4	3	2	1	0
INT3H	EX3	IE3	IT3	INT2H	EX2	IE2	IT2

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 7: INT3H, 外部中断 3 触发方式控制位

0: P4.2 下降沿/低电平触发 nINT3。

1: P4.2 上升沿/高电平触发 nINT3。

**Bit 6: EX3, 外部中断 3 使能位**

0: 禁止外部中断 3。

1: 使能外部中断 3。

当 CPU 在空闲或掉电模式, 如果 EX3 使能 nINT3 事件触发 IE3 则可以唤醒 CPU; 如果 EX3 禁止, nINT3 事件触发 IE3 则不能唤醒 CPU。

**Bit 5: IE3, 外部中断 3 中断标志**

0: 如果是边沿触发的中断则在进入中断向量后硬件清零, 也可以软件清零。

1: 外部中断 3 由边沿或电平触发 (由 IT3 设置) 硬件置位, 也可以软件置位。

**Bit 4: IT3, 外部中断 3 类型控制位**

0: 软件选择低电平触发外部中断 3。如果 INT3H 置位, 则高电平触发外部中断 3。

1: 软件选择下降沿触发外部中断 3。如果 INT3H 置位, 则上升沿触发外部中断 3。

**Bit 3: INT2H, 外部中断 2 触发方式控制位**

0: P4.3 下降沿/低电平触发 nINT2。

1: P4.3 上升沿/高电平触发 nINT2。

**Bit 2: EX2, 外部中断 2 使能位**

0: 禁止外部中断 2。

1: 使能外部中断 2。

当 CPU 在空闲或掉电模式, 如果 EX2 使能 nINT2 事件触发 IE2 则可以唤醒 CPU; 如果 EX2 禁止, nINT2 事件触发 IE2 则不能唤醒 CPU。

**Bit 1: IE2, 外部中断 2 中断标志**

0: 如果是边沿触发的中断则在进入中断向量后硬件清零, 也可以软件清零。

1: 外部中断 2 由边沿或电平触发 (由 IT2 设置) 硬件置位, 也可以软件置位。

**Bit 0: IT2, 外部中断 2 类型控制位**

0: 软件选择低电平触发外部中断 2。如果 INT2H 置位, 则高电平触发外部中断 2。

1: 软件选择下降沿触发外部中断 2。如果 INT2H 置位, 则上升沿触发外部中断 2。

### **EIE1: 扩展中断使能 1 寄存器**

SFR 页 = 0~F

SFR 地址 = 0xAD 复位值= 0000-0000

7	6	5	4	3	2	1	0
-	ETWSI	EKBI	ES1	ESF	EPCA	EADC	ESPI

W R/W R/W R/W R/W R/W R/W R/W

Bit 7: 保留, 当写 EIE1 时软件必须在这位写 “0”。

Bit 6: ETWSI, TWSI 中断使能

0: 禁止 TWSI 中断。

1: 使能 TWSI 中断。

Bit 5: EKBI, 键盘中断使能

0: 当键盘控制模块的 KBCON.KBIF 置位时禁止中断。

1: 当键盘控制模块的 KBCON.KBIF 置位时使能中断。

Bit 4: ES1, 串行口 1 (UART1)中断使能

0: 禁止串行口 1 (UART1)I 中断。

1: 使能串行口 1 (UART1)I 中断。

Bit 3: ESF, 系统标志中断使能

0: 当 PCON1 的位{BOF1, BOF0, WDTF}任一置位时禁止中断。

1: 当 SFIE 寄存器的相关系统标志中断使能并且 PCON1 的位{BOF1, BOF0, WDTF}任一置位时使能中断。

Bit 2: EPCA, PCA 中断使能

0: 禁止 PCA 中断。

1: 使能 PCA 中断。

Bit 1: EADC, ADC 中断使能

0: 当 ADC 模块的 ADCON0.ADCI 置位禁止中断。

1: 当 ADC 模块的 ADCON0.ADCI 置位使能中断。

Bit 0: ESPI, SPI 中断使能

0: 当 SPI 模块的 SPSTAT.SPIF 置位禁止中断。

1: 当 SPI 模块的 SPSTAT.SPIF 置位使能中断。

**EIE2: 扩展中断使能 2 寄存器**

SFR 页 = 0~F

SFR 地址 = 0xA5 复位值= XXXX-XXX0

7	6	5	4	3	2	1	0
--	--	--	--	--	--	--	ET3

W W W W W W W R/W

Bit 7 ~1: 保留。当 EIE2 写入时，这些位软件必须写”0”。

**SFIE: 系统标志中断使能寄存器**

SFR 页 = 0~F

SFR 地址 = 0x8E 复位值= XXXX-X000

7	6	5	4	3	2	1	0
--	--	--	--	--	BOF1IE	BOF0IE	WDTFIE

W W W W W R/W R/W R/W

Bit 7 ~3: 保留。当 SFIE 写入时，这些位软件必须写”0”。

Bit 2: BOF1IE, 使能 BOF1 (PCON1.2) 中断

0: 禁止 BOF1 中断。

1: 使能 BOF1 中断。

Bit 1: BOF0IE, 使能 BOF0 (PCON1.1) 中断

0: 禁止 BOF0 中断。

1: 使能 BOF0 中断。

Bit 0: WDTFIE, 使能 WDTF (PCON1.0) 中断

0: 禁止 WDTF 中断。

1: 使能 WDTF 中断。

注意: WDTFIE 的功能在验证中

**IPOL: 中断优先级 0 低字节寄存器**

SFR 页 = 0~F

SFR 地址 = 0xB8 复位值= 0000-0000

7	6	5	4	3	2	1	0
<b>PX3L</b>	<b>PX2L</b>	PT2L	PSL	PT1L	PX1L	PT0L	PX0L
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7: PX3L, 外部中断 3 中断优先级低位。

Bit 6: PX2L, 外部中断 2 中断优先级低位。

Bit 5: PT2L, 定时器 2 中断优先级低位。

Bit 4: PSL, UART0 中断优先级低位。

Bit 3: PT1L, 定时器 1 中断优先级低位。

Bit 2: PX1L, 外部中断 1 中断优先级低位。

Bit 1: PT0L, 定时器 0 中断优先级低位。

Bit 0: PX0L, 外部中断 0 中断优先级低位。

**IPOH: 中断优先级 0 高字节寄存器**

SFR 页 = 0~F

SFR 地址 = 0xB7 复位值= 0000-0000

7	6	5	4	3	2	1	0
<b>PX3H</b>	<b>PX2H</b>	PT2H	PSH	PT1H	PX1H	PT0H	PX0H
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7: PX3H, 外部中断 3 中断优先级高位。

Bit 6: PX2H, 外部中断 2 中断优先级高位。

Bit 5: PT2H, 定时器 2 中断优先级高位。

Bit 4: PSH, UART0 中断优先级高位。

Bit 3: PT1H, 定时器 1 中断优先级高位。

Bit 2: PX1H, 外部中断 1 中断优先级高位。

Bit 1: PT0H, 定时器 0 中断优先级高位。

Bit 0: PX0H, 外部中断 0 中断优先级高位。

**EIP1L: 扩展中断优先级 1 低字节寄存器**

SFR 页 = 0~F

SFR 地址 = 0xAE 复位值= 0000-0000

7	6	5	4	3	2	1	0
-	PTWIL	PKBL	PS1L	PSFL	PPCAL	PADCL	PSPIL
W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7: 保留, 当写 EIP1L 时软件必须在这位写 “0”。

Bit 6: PTWIL, TWSI 中断优先级低位。

Bit 5: PKBL, 键盘中断优先级低位。

Bit 4: PS1L, UART1 中断优先级低位。

Bit 3: PSFL, 系统标志中断优先级低位。

Bit 2: PPCAL, PCA 中断优先级低位。

Bit 1: PADCL, ADC 中断优先级低位。

Bit 0: PSPIL, SPI 中断优先级低位。

#### **EIP1H: 扩展中断优先级 1 高字节寄存器**

SFR 页 = 0~F

SFR 地址 = 0xAF 复位值= 0000-0000

7	6	5	4	3	2	1	0
-	PTWIH	PKBH	PS1H	PSFH	PPCAH	PADCH	PSPIH
W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7: 保留, 当写 EIP1H 时软件必须在这位写 “0”。

Bit 6: PTWIH, TWSI 中断优先级高位。

Bit 5: PKBH, 键盘中断优先级高位。

Bit 4: PS1H, UART1 中断优先级高位。

Bit 3: PSFH, 系统标志中断优先级高位。

Bit 2: PPCAH, PCA 中断优先级高位。

Bit 1: PADCH, ADC 中断优先级高位。

Bit 0: PSPIH, SPI 中断优先级高位。

#### **EIP2L: 扩展中断优先级 2 低字节寄存器**

SFR 页 = 0~F

SFR 地址 = 0xA6 复位值= XXXX-XXX0

7	6	5	4	3	2	1	0
--	--	--	--	--	--	--	PT3L
W	W	W	W	W	W	W	R/W

Bit 7 ~ 1: 保留。当 EIP2L 写入时, 这些位软件必须写”0”。

Bit 0: PT3L, 定时器 3 中断优先级低位。

**EIP2H: 扩展中断优先级 2 高字节寄存器**

SFR 页 = 0~F

SFR 地址 = 0xA7 复位值= XXXX-XXXX

7	6	5	4	3	2	1	0	
--	--	--	--	--	--	--	PT3H	

W W W W W W W R/W

Bit 7 ~ 1: 保留。当 EIP2H 写入时，这些位软件必须写”0”。

Bit 0: PT3H, 定时器 3 中断优先级高位。

**AUXR0: 辅助寄存器 0**

SFR 页 = 0~F

SFR 地址 = 0xA1 复位值= 000X-0000

7	6	5	4	3	2	1	0	
P60OC1	P60OC0	P60FD	--	P4FS1	P4FS0	INT1H	INT0H	

R/W R/W R/W W R/W R/W R/W R/W

Bit 1: INT1H, 外部中断 1 触发方式控制位

0: P3.3 下降沿/低电平触发 nINT1。

1: P3.3 上升沿/高电平触发 nINT1。

Bit 0: INT0H, 外部中断 0 触发方式控制位

0: P3.2 下降沿/低电平触发 nINT0。

1: P3.2 上升沿/高电平触发 nINT0。

**AUXR2: 辅助寄存器 2**

SFR 页 = 0~F

SFR 地址 = 0xA3 复位值= 0000-0000

7	6	5	4	3	2	1	0	
INT3IS1	INT3ISO	INT2IS1	INT2ISO	T1X12	T0X12	T1CKOE	T0CKOE	

R/W R/W R/W R/W R/W R/W R/W R/W

Bit 7~6: INT3IS1~0, nINT3 输入选择位功能定义如下表

INT3IS1~0	nINT3 输入	被选中端口引脚	选择条件
00	nINT3 端口引脚	P4.2 或 P4.5	AUXR0.P4FS1~0
01	RXD1 端口引脚	P1.2 或 P5.2	AUXR1.P5S1
10	TWSI SDA 端口引脚	P4.1	无
11	SPI nSS 端口引脚	P1.4 或 P5.4	AUXR1.P5SPI

Bit 5~4: INT2IS1~0, nINT2 输入选择位功能定义如下表

INT2IS1~0	nINT2 输入	被选中端口引脚	选择条件
00	nINT2 端口引脚	P4.3 或 P4.4	AUXR0.P4FS1~0
01	RXD0 端口引脚	P3.0 或 P4.4	AUXR0.P4FS1~0
10	TWSI SDA 端口引脚	P4.1	无
11	SPI nSS 端口引脚	P1.4 或 P5.4	AUXR1.P5SPI

## 15. 定时器/计数器

**MA82G564** 有四个 16 位定时器/计数器：定时器 0，定时器 1，定时器 2 和定时器 3。所有这些操作既可配置为定时器或事件记数器。

定时器功能，定时器预分频是每 12 个时钟周期加 1。换句话说，定时器是标准 C51 机器周期计数一次。

AUXR2.T0X12, AUXR2.T1X12, T2MOD.T2X12 和 T3MOD.T3X12 可以设置定时器每个时钟周期计数一次。这样就是标准 C51 定时器 12 倍的速度。


计数器功能，下降沿时寄存器加1，根据相应的外部输入引脚T0, T1, T2或T3。在这些功能中，每个定时器时钟周期对外部输入信号进行采样，每12个时钟周期对T2引脚采样。当采样信号出现一个高电平接着一个低电平，计数加1。当检测到跳变时新计数值出现在寄存器中。

### 15.1. 定时器 0 和 1

#### 15.1.1. 定时器 0/1 模式 0

定时器寄存器配置为一个 13 位寄存器。计数器所有位从全 1 翻转到全 0，置位定时器中断标志位 TFx。当 TRx=1 且 GATE=0 或/INTx=1，定时器使能输入计数。定时器 0 和 1 的模式 0 操作是一样的。


图 15-1. 定时器 0/1 模式 0 结构图



### 15.1.2. 定时器 0/1 模式 1

除了定时器寄存器是 16 位之外，模式 1 跟模式 0 一样。


图 15-2. 定时器 0/1 模式 1 结构图



### 15.1.3. 定时器 0/1 模式 2

模式 2 配置定时器寄存器为一个自动加载的 8 位计数器(TLx)，如图 12-3 所示。TLx 溢出不仅置位 TFx，而且也将 THx 的内容加载到 TLx，THx 内容由软件预置，加载不会改变 THx 的值。定时器 0 和 1 的模式 2 操作是一样的。


图 15-3. 定时器 0/1 模式 2 结构图



### 15.1.4. 定时器 0/1 模式 3

定时器 1 在模式 3 保持计数值。效果和设置 TR1=1 一样。定时器 0 在模式 3 建立 TL0 和 TH0 两个独立的计数器。TL0 使用定时器 0 控制位：C/T、GATE、TR0、/INT0 和 TF0。TH0 锁定为定时器功能(每个机器周期计数)且接替定时器 1 来使用 TR1 和 TF1，因从 TH0 控制定时器 1 中断。

图 15-4. 定时器 0/1 模式 3 结构图



### 15.1.5. 定时器 0/1 可编程时钟输出


定时器 0 和 1 有一个时钟输出模式（当 C/Tx=0 和 TxCKOE=1）。此模式下，定时器 0 或 1 操作在 8 位自动重载占空比为 1:1 的可编程时钟发生器。产生的时钟在 P3.4 (T0CKO) 和 P3.5 (T1CKO) 独立输出。8 位定时器(TL0 or TL1) 每个输入时钟(SYSCLK/12 or SYSCLK)加一。定时器从载入值到溢出重复计数。一旦溢出，(TH0,TH1)的值被载入到(TL0, TL1)同时计数。时钟输出频率计算公式如下：

$$T0/T1 \text{ Clock-out Frequency} = \frac{\text{SYSCLK Frequency}}{n \times (256 - THx)} \quad ; n=24, \text{ if } TxX12=0 \\ ; n=2, \text{ if } TxX12=1 \\ ; x = 0 \text{ or } 1 \& C/T = 0$$

注意：

- (1) 定时器 0/1 溢出标志 TF0/1，在定时器 0/1 溢出时置位但是不产生中断。
- (2) 当 SYSCLK=12MHz 和 TxX12=0, 定时器 0/1 可编程输出频率范围从 1.95KHz 到 500KHz。
- (3) 当 SYSCLK=12MHz 和 TxX12=1, 定时器 0/1 可编程输出频率范围从 23.43KHz 到 6M Hz。

图 15-5. 定时器 0/1 时钟输出模式



#### 定时器 0/1 时钟输出模式如何编程

- AUXR2 寄存器的位 T0X12/T1X12 来选择定时器 0/1 时钟源。
- AUXR2 寄存器的 T0CKOE/T1CKOE 置位。
- TMOD 寄存器的 C/T 清零。
- 从公式计算出 8 位自动加载值并输入到 TH0/TH1 寄存器。
- 在 TL0/TL1 寄存器输入一个跟自动加载值相同 8 位初始值。
- 通过设置 TCON 寄存器的 TR0/TR1 位启动定时器。

时钟输出模式，定时器 0/1 溢出不会中断。这跟定时器 1 被用作波特率发生器相似。定时器 1 即可用作波特率发生器也可同时用作时钟发生器。注意，波特率和时钟输出频率都是相同的定时器 1 溢出率。

### 15.1.6. 定时器 0/1 寄存器

#### **TCON: 定时器/计数器控制寄存器**

SFR 页 = 0~F

SFR 地址 = 0x88 复位值 = 0000-0000

7	6	5	4	3	2	1	0
TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
R/W							

Bit 7: TF1, 定时器 1 溢出标志

0: 处理器进入中断向量程序由硬件清零或软件清零。

1: 定时器/计数器 1 溢出时由硬件置位或软件置位。

Bit 6: TR1, 定时器 1 运行控制位

0: 软件清零关闭定时器/计数器 1。

1: 软件置位开启定时器/计数器 1。

Bit 5: TF0, 定时器 0 溢出标志

0: 处理器进入中断向量程序由硬件清零或软件清零。

1: 定时器/计数器 0 溢出时由硬件置位或软件置位。

Bit 4: TR0, 定时器 0 运行控制位

0: 软件清零关闭定时器/计数器 0。

1: 软件置位开启定时器/计数器 0。

#### **TMOD: 定时器/计数器模式控制寄存器**

SFR 页 = 0~F

SFR 地址 = 0x89 复位值 = 0000-0000

7	6	5	4	3	2	1	0
GATE	C/T	M1	M0	GATE	C/T	M1	M0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

|←----- 定时器 1 -----→|←----- 定时器 0 -----→|

Bit 7/3: Gate, 定时器 1/0 门控制位

0: 禁止定时器 1/0 门控制。

1: 使能定时器 1/0 门控制。当门控制位置位时，只有在/INT0 或/INT1 引脚是高电平且 TR0 或 TR1 控制位置位时，定时器/计数器 0 或 1 使能。

Bit 6/2: C/T, 定时器或计数器选择位

0: 清零为定时器功能(从内部系统时钟输入)。

1: 置位为计数器功能(从 T1 或 T0 引脚输入)。

Bit 5~4/1~0: 操作模式选择

M1	M0	操作模式
0	0	定时器 0/1 工作在 13 位定时器/计数器模式
0	1	定时器 0/1 工作在 16 位定时器/计数器模式
1	0	定时器 0/1 工作在 8 位自动装载定时器/计数器模式
1	1 (定时器 0)	TLO 是 8 位定时器/计数器, TH0 锁定 8 位定时器。
1	1 (定时器 1)	定时器/计数器停止

#### **TLO: 定时器 0 低字节寄存器**

SFR 页 = 0~F

SFR 地址 = 0x8A 复位值 = 0000-0000

7	6	5	4	3	2	1	0
TL0.7	TL0.6	TL0.5	TL0.4	TL0.3	TL0.2	TL0.1	TL0.0
R/W							

#### **TH0: 定时器 0 高字节寄存器**

SFR 页 = All

SFR 地址 = 0x8C 复位值 = 0000-0000

7	6	5	4	3	2	1	0
TH0.7	TH0.6	TH0.5	TH0.4	TH0.3	TH0.2	TH0.1	TH0.0
R/W							

#### **TL1: 定时器 1 低字节寄存器**

SFR 页 = 0~F

SFR Address = 0x8B 复位值 = 0000-0000

7	6	5	4	3	2	1	0
TL1.7	TL1.6	TL1.5	TL1.4	TL1.3	TL1.2	TL1.1	TL1.0
R/W							

**TH1: 定时器 1 高字节寄存器**

SFR 页 = 0~F

SFR 地址 = 0x8D 复位值= 0000-0000

7	6	5	4	3	2	1	0
TH1.7	TH1.6	TH1.5	TH1.4	TH1.3	TH1.2	TH1.1	TH1.0
R/W							

**AUXR2: 辅助寄存器 2**

SFR 页 = 0~F

SFR 地址 = 0xA3 复位值= 0000-0000

7	6	5	4	3	2	1	0
INT3IS1	INT3IS0	INT2IS1	INT2IS0	T1X12	T0X12	T1CKOE	T0CKOE
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 3: T1X12, 当 C/T=0 时, 定时器 1 时钟源选择

0: 清零选择 SYSCLK/12 作为时钟源。

1: 置位选择 SYSCLK 作为时钟源。

Bit 2: T0X12, 当 C/T=0 时, 定时器 0 时钟源选择

0: 清零选择 SYSCLK/12 作为时钟源。

1: 置位选择 SYSCLK 作为时钟源。

Bit 1: T1CKOE, 定时器 1 时钟输出使能

0: 禁止定时器 1 时钟输出。

1: 禁止定时器 1 时钟输出在 P3.5。

Bit 0: T0CKOE, 定时器 0 时钟输出使能

0: 禁止定时器 0 时钟输出。

1: 禁止定时器 0 时钟输出在 P3.4。


## 15.2. 定时器 2

定时器 2 是一个 16 位定时器/计数器，既可作为一个定时器也可以作为一个事件计数器，通过专用寄存器 T2CON 的 C/T2 位来选择。定时器 2 有四种工作模式：捕获、自动加载(向上或向下计数)、波特率发生器和可编程时钟输出，通过专用寄存器 T2CON 和 T2MOD 来选择。

### 15.2.1. 捕获模式(CP)

在捕获模式，有两个选项通过 T2CON 中的 EXEN2 位来选择。如果 EXEN2=0，定时器 2 做为一个 16 位的定时器或计数器，向上溢出，定时器 2 溢出时 TF2 置位。这位可以用来产生中断(通过使能 IE 寄存器中的定时器 2 中断位)。如果 EXEN2=1，定时器 2 仍然向上，当外部输入信号 T2EX 由下降沿跳变时引起定时器 2 的寄存器 TH2 和 TL2 分别对应的捕获到 RCAP2H 和 RCAP2L。另外，T2EX 的跳变引起 T2CON 的 EXF2 置位，且 EXF2 位(象 TF2)将产生一个中断(中断向量的位置和定时器 2 溢出中断位置相同)。捕获模式如图 15-6 所示。

图 15-6. 定时器 2 捕获模式框图



### 15.2.2. 自动重载模式 (AR)

图 15-7 示 DCEN=0，自动使能定时器 2 向上计数。这个模式有两个选项可以通过 T2CON 寄存器的 EXEN2 位来选择。如果 EXEN2=0，定时器向上计数 0xFFFF 接着计数将置位 TF2(溢出标志位)。这将引起定时器 2 的寄存器将 RCAP2L 和 RCAP2H 的值加载。RCAP2L 和 RCAP2H 的值由软件预置。如果 EXEN2=1，一个溢出或在输入 T2EX 的一个负跳变将触发加载 16 位值。跳变将置位 EXF2 位。当 TF2 或 EXF2 置 1 时，如果定时器 2 中断使能，将产生中断。

图 15-7. 定时器 2 自动重载模式 (DCEN=0)





图 15-8 示 DCEN=1，使能定时器 2 向上或向下计数。这种模式下允许 T2EX 引脚控制计数方向。当 T2EX 的引脚为逻辑 1 时定时器 2 向上计数。定时器 2 在 0xFFFFH 时溢出并置位 TF2 标志位，如果中断使能将产生中断。溢出也将引起 RCAP2L 和 RCAP2H 的 16 位值加载到定时器的寄存器 TL2 和 TH2。当 T2EX 的引脚为逻辑 0 时定时器 2 向下计数。当 TL2 和 TH2 和存储在 RCAP2L 和 RCAP2H 的值相等时将产生下溢。下溢将置位 TF2 标志位并将 0xFFFFH 加载到定时器的寄存器 TL2 和 TH2。

当定时器 2 下溢或上溢时外部标志位 EXF2 将被触发。如果需要 EXF2 可作为 17 位分辨率。EXF2 标志位在这个模式下不会产生中断。

图 15-8. 定时器 2 自动重载模式(DCEN=1)



### 15.2.3. 波特率发生器模式 (BRG)

T2CON 寄存器的 RCLK 和 TCLK 位允许串行口发送和接收波特率源可选择定时器 1 或定时器 2。当 TCLK=0 时，定时器 1 作为串行口传送波特率发生器。当 TCLK=1，定时器 2 作为串行口传送波特率发生器。RCLK 对串行口接收波特率有相同的功能。有了这两位，串行口可以有不同的接收和发送波特率，一个通过定时器 1 来产生，另一个通过定时器 2 来产生。


图 15-9 所示定时器 2 在波特率发生器模式 UART 引擎产生 RX 和 TX 时钟（见图 16-6）。波特率发生器模式像自动加载模式，翻转时将把寄存器 RCAP2H 和 RCAP2L 的值加载到定时器 2 的寄存器，RCAP2H 和 RCAP2L 的值由软件预置。

定时器 2 作为波特率发生器只有在 T2CON 寄存器的位 RCLK=1 和/或 TCLK=1 时有效。注意 TH2 翻转不会置位 TF2，也不会产生中断。因而，当定时器 2 在波特率发生器模式时定时器中断不需要禁止。如果 EXEN2(T2 外部中断使能位)置位，T2EX(定时器/计数器 2 触发输入)的负跳变将置位 EXF2(T2 外部标志位)，但是不会引起从(RCAP2H, RCAP2L)到(TH2, TL2)的重载。因此，当定时器 2 作为波特率发生器时，如果需要的话，T2EX 也可以作为传统的外部中断。

当定时器 2 在波特率发生器模式时，不能试着去读 TH2 和 TL2。作为一个波特率发生器，定时器 2 在 1/2 的系统时钟频率或从 T2 引脚的异步时增 1；在这些条件下，读写操作将会不正确。寄存器 RCAP2 可以读，但是不可以写，因为写和重载重叠并引起写和/或加载错误。在访问定时器 2 或 RCAP2 寄存器之前定时器必须关闭(清零 TR2)。注意：

当定时器 2 用作波特率发生器时，参考 [16.7.3 节 波特率模式 1 和 3 获取波特率设定值](#)

图 15-9. 定时器 2 波特率发生器模式



#### 15.2.4. 定时器 2 可编程时钟输出


当  $CP/RL2=0$  和  $T2OE=1$  时定时器 2 工作在时钟输出模式。使用定时器 2 的可编程时钟输出模式，则从引脚 **T2CKO(P1.0)**输出占空比为 50%的时钟周期。输入时钟(SYSCLK/12 or SYSCLK)使 16 位定时器(TH2, TL2)加一。定时器从载入值到溢出重复计数。一旦溢出，(RCAP2H, RCAP2L))的值被载入到(TH2, TL2)同时计数。时钟输出频率计算公式如下：

$$T2 \text{ Clock-out Frequency} = \frac{\text{SYSCLK Frequency}}{n \times (65536 - (\text{RCAP2H}, \text{RCAP2L}))} ; n=4, \text{ if } T2X12=0 \\ ; n=2, \text{ if } T2X12=1$$

注意：

- (1) 定时器 2 溢出标志 **TF2**, 在定时器 2 溢出时置位但是不产生中断。
- (2) 当  $SYSCLK=12MHz$  和  $T2X12=0$ , 定时器 2 可编程输出频率范围从  $45.7Hz$  到  $3MHz$ 。
- (3) 当  $SYSCLK=12MHz$  和  $T2X12=1$ , 定时器 2 可编程输出频率范围从  $91.5Hz$  到  $6MHz$ 。

图 15-10. 定时器 2 时钟输出模式



#### 定时器 2 时钟输出模式如何编程

- T2MOD 寄存器的位 **T2X12** 来选择定时器 2 时钟源。
- T2MOD 寄存器的 **T2OE** 置位。
- T2CON 寄存器的 C/T2 清零。
- 从公式计算出 16 位自动加载值并输入到 RCAP2H 和 RCAP2L 寄存器。
- 在 TH2 和 TL2 寄存器输入一个跟自动加载值相同的初始值。
- 通过设置 T2CON 寄存器的 TR2 位启动定时器。

在时钟输出模式，定时器 2 翻转不会产生中断，这和用作波特率发生器时相似。可同时使用定时器 2 作为一个波特率发生器和时钟发生器。注意，波特率和时钟输出都由定时器 2 的溢出速率来决定。

### 15.2.5. 定时器 2 寄存器

#### **T2CON: 定时器 2 控制寄存器**

SFR 页 = 仅 0 页

SFR 地址 = 0xC8 复位值 = 0000-0000

7	6	5	4	3	2	1	0
TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2	CP/RL2
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7: TF2, 定时器2溢出标志

0: 必须软件清零。

1: 定时器2溢出置位。当RCLK=1或TCLK=1时, TF2不会被置位。

Bit 6: EXF2, 定时器2外部标志

0: 必须软件清零

1: 在EXEN2=1时, 且在T2EX上有负跳变时加载或捕获将引起置位。当定时器2中断使能时, EXF2=1时将引起CPU进入定时器2中断向量程序。EXF2在向上/向下计数器模式不会产生中断。

Bit 5: RCLK, 接收时钟控制位

0: 定时器1溢出用作接串行口接收时钟。

1: 定时器2溢出用作接串行口模式1和3接收时钟。

Bit 4: TCLK, 发送时钟控制位

0: 定时器1溢出用作接串行口发送时钟。

1: 定时器2溢出用作接串行口模式1和3发送时钟。

Bit 3: EXEN2, 定时器2外部使能位

0: 定时器2忽略T2EX 引脚事件。

1: 如果定时器2没有用作串行口时钟, 在T2EX的负跳变时捕获或加载并作为结果。如果定时器2配置为端口0的串口时钟, T2EX 保持外部信号侦测并产生 EXF2 旗标响应中断。

Bit 2: TR2, 定时器2运行控制位

0: 定时器2停止运行。

1: 定时器2开启运行。

Bit 1: C/T2, 定时器或计数器选择位

0: 定时器2选择内部定时器。

1: 定时器2选择外部事件计数器(下降沿触发)。

Bit 0: CP-RL2, 捕获/重载控制位

0: 如果EXEN2=1, 定时器2溢出或T2EX上有负跳变时将产生自动重载。

1: 如果EXEN2=1, 在T2EX的负跳变时将产生捕获。

当RCLK=1或TCLK=1时, 这一位被忽略并在定时器2溢出时强制重载。

#### **T2MOD: 定时器 2 模式寄存器**

SFR 页 = 仅 0 页

SFR 地址 = 0xC9 复位值= XX00-XX00

7	6	5	4	3	2	1	0
--	--	<b>T2EXH</b>	<b>T2X12</b>	--	--	<b>T2OE</b>	<b>DCEN2</b>

W            W            R/W            R/W            W            W            R/W            R/W

Bit 7~6: 保留。当 T2MOD 写入时, 这两位软件必须写"0"。

Bit 5: T2EXH, 检测 T2EX 输入变化到高使能

0: 检测 T2EX 下降沿触发。

1: 检测 T2EX 上升沿触发。

Bit 4: T2X12, 定时器 2 时钟源选择

0: 当 T2CON.C/T2 = 0 选择 SYSCLK/12 作为捕获和自动重载模式定时器 2 的时钟源。当 T2CON.C/T2 = 0 如果在波特率发生器模式则 SYSCLK/2 作为定时器 2 的时钟源。

1: 当 T2CON.C/T2 = 0 选择 SYSCLK 作为捕获和自动重载模式定时器 2 的时钟源。当 T2CON.C/T2 = 0 如果在波特率发生器模式则 SYSCLK 作为定时器 2 的时钟源。

Bit 3~2: 保留。当 T2MOD 写入时, 这两位软件必须写"0"。

Bit 1: T2OE, 定时器 2 时钟输出使能位

0: 禁止定时器 2 时钟输出。

1: 使能定时器 2 时钟输出。

Bit 0: DCEN2, 定时器 2 向下计数使能位

0: 定时器 2 总是保持向上计数。

1: 定时器 2 向下计数使能。

当DCEN2 =0时，定时器/计数器2的功能与标准8052单片机一样（总是向上计数）。当DCEN2 =1时，定时器/计数器2能根据T2EX脚（P1.1）的逻辑电平向上或向下计数。定时器2操作模式如下表所示

TR2	T2OE	RCLK + TCLK	CP/-RL2	DCEN2	模式
0	0	x	x	x	定时器2关闭
1	1	0	0	0	定时器2时钟输出(C/T2=0)
1	0	1	0	0	波特率发生器
1	1	1	0	0	时钟输出和波特率发生器(C/T2=0)
1	0	0	1	0	16位捕获
1	0	0	0	0	16位自动重载(仅向上计数)
1	0	0	0	1	16位自动重载(向上或向下计数)

#### **TL2: 定时器2低字节寄存器**

SFR页 = 仅 0 页

SFR地址 = 0xCC 复位值 = 0000-0000

7	6	5	4	3	2	1	0
TL2.7	TL2.6	TL2.5	TL2.4	TL2.3	TL2.2	TL2.1	TL2.0
R/W							

#### **TH2: 定时器2高字节寄存器**

SFR页 = 仅 0 页

SFR地址 = 0xCD 复位值 = 0000-0000

7	6	5	4	3	2	1	0
TH2.7	TH2.6	TH2.5	TH2.4	TH2.3	TH2.2	TH2.1	TH2.0
R/W							

#### **RCAP2L: 定时器2捕获低字节寄存器**

SFR页 = 仅 0 页

SFR地址 = 0xCA 复位值 = 0000-0000

7	6	5	4	3	2	1	0
RCAP2L.7	RCAP2L.6	RCAP2L.5	RCAP2L.4	RCAP2L.3	RCAP2L.2	RCAP2L.1	RCAP2L.1
R/W							

**RCAP2H: 定时器 2 捕获高字节寄存器**

SFR 页 =仅 0 页

SFR 地址 = 0xCB 上电复位+复位值= 0000-0000

7	6	5	4	3	2	1	0
RCAP2H.7	RCAP2H.6	RCAP2H.5	RCAP2H.4	RCAP2H.3	RCAP2H.2	RCAP2H.1	RCAP2H.0

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

## 15.3. 定时器 3

定时器 3 是一个 16 位定时器/计数器，既可作为一个定时器也可以作为一个事件计数器，通过专用寄存器 T3CON 的 C/T3 位来选择。定时器 3 可工作在 16 位自动重载模式、8 位自动重载模式（分裂）和可编程时钟输出，通过专用寄存器 T3CON 和 T3MOD 来选择。


### 15.3.1.16 位自动重载定时器

缺省下，定时器 3 操作在 16 位自动重载定时/计数器。作为 16 位定时器加一并且从 0xFFFF 到 0x0000 产生溢出，16 位定时器 3 重载寄存器预置值加载到定时器 3 寄存器如图 15-11 所示，同时定时器 3 高字节溢出标志(TF3, T3CON.7)置位。如果定时器 3 中断使能，定时器 3 溢出将产生一个中断。C/T3=1 定时器 3 作为时钟源来自 T3 引脚的计数器。在定时器模式，T3X12 可选择 SYSCLK/12 或 SYSCLK 作为定时器 3 时钟源。TR3 控制定时器的运行或停止。

定时器 3 模块内置一个对 T3EX 的端口改变检测器。如果 EXEN3=1 和 T3EXH=0，T3EX 输入口有下降沿 EXF3 置位。如果定时器 3 中断使能，EXF3 每次置位将产生一个中断。当 EXEN3 使能，软件必须检查 TF3 和 EXF3 标志确定定时器 3 的中断源。TF3 和 EXF3 中断不会被硬件清零并且必须软件清零。

在掉电模式下，EXF3 被强制在电平敏感操作，如果定时器 3 中断使能则可以唤醒 CPU。此功能提供一个像外部中断输入一样的额外唤醒。T3EXH 决定 EXF3 的检测电平，如果 T3EXH=1 在掉电模式检测到 T3EX 高电平 EXF3 置位，否则检测到 T3EX 低电平 EXF3 置位。

图 15-11. 定时器 3 在 16 位自动重载模式框图 (T3SPL=0)




### 15.3.2. 两个 8 位自动重载定时器

当 T3SPL=1, 定时器 3 被分裂成两个 8 位定时器(TH3 and TL3)。TH3 除了定时器是 8 位之外跟 16 位定时器 3 功能一样。C/T3=1 时 TH3 保持计数器功能并且 TH3 溢出(T3OVF)TF3 也将置位。TH3 溢出继续提供外设触发, 比如 ADC。但是外设时钟选择必须来自 TL3 溢出(TL3OVF)。两个 8 位定时器自动重载模式操作如图 15-12 所示。RCAP3H 保存 TH3 重载预置值, RCAP3L 保存 TL3 重载预置值。T3CON 寄存器的 TR3 应付 TH3 的运行控制。当配置成 8 位模式时 TL3 不停运行。T3X12 选择 TH3 时钟源是 SYSCLK/12 或 SYSCLK, 而 TL3X12 选择 TL3 时钟源是 SYSCLK/12 或 SYSCLK。

T3EX 端口改变检测功能和 EXF3 中断功能在定时器模式(分裂与否)是独立的。软件可以控制检测电平, 中断使能和标志处理。当 CPU 在掉电模式和 EXEN3 使能时, EXF3 可以唤醒 CPU。

图 15-12. 定时器 3 在分裂的两个 8 位自动重载模式框图 (T3SPL=1)



### 15.3.3. 定时器 3 可编程时钟输出


当  $T3OE=1$  时定时器 3 工作在 16 位定时器时钟输出模式。此模式，则从引脚  $T3CKO(P0.1)$  输出占空比为 50% 的时钟周期。输入时钟(SYSCLK/12 or SYSCLK)使 16 位定时器(TH2, TL2)加一。定时器从载入值到溢出重复计数。一旦溢出，( $RCAP3H$ ,  $RCAP3L$ )的值被载入到( $TH3$ ,  $TL3$ )同时计数。定时器 3 时钟输出模式方框图如图 15-13 所示。时钟输出频率计算公式如下：

$$T3 \text{ Clock-out Frequency} = \frac{\text{SYSCLK Frequency}}{n \times (65536 - (RCAP3H, RCAP3L))} ; n=24, \text{ if } T3X12=0 \\ ; n=2, \text{ if } T3X12=1$$

注意：

- (1) 定时器 3 溢出标志  $TF3$ , 在定时器 3 溢出时置位但是不产生中断。
- (2) 当  $SYSCLK=12MHz$  和  $T3X12=0$ , 定时器 3 可编程输出频率范围从 7.63Hz 到 500KHz。
- (3) 当  $SYSCLK=12MHz$  和  $T3X12=1$ , 定时器 3 可编程输出频率范围从 91.5Hz 到 6MHz。

图 15-13. 定时器 3 时钟输出在 16 位自动重载模式( $T3SPL=0$ )



#### 定时器 3 在 16 位时钟输出模式如何编程

- T3MOD 寄存器的位  $T3X12$  来选择定时器 3 时钟源。
- T3CON 寄存器的 C/T3 清零。
- T3MOD 寄存器的  $T3OE$  置位。
- 从公式计算出 16 位自动加载值并输入到  $RCAP3H$  和  $RCAP3L$  寄存器。
- 在  $TH3$  和  $TL3$  寄存器输入一个跟自动加载值相同的初始值。
- 通过设置 T3CON 寄存器的 TR3 位启动定时器。

在时钟输出模式，定时器 3 翻转不会产生中断。因而时钟输出都由定时器 3 的溢出速率来决定。


当定时器3配置成两个分裂8位定时器，TL3溢出触发定时器3时钟输出方案。输入时钟(SYSCLK/12 or SYSCLK)使8位定时器(TL3)加一。定时器从载入值到溢出重复计数。一旦溢出，RCAP3L的值被载入到TL3同时计数。定时器3时钟输出模式方框图如图 15-14 所示。时钟输出频率计算公式如下：

$$\text{T3 Clock-out Frequency} = \frac{\text{SYSCLK Frequency}}{n \times (256 - \text{RCAP3L})} ; \begin{cases} n=24, & \text{if TL3X12}=0 \\ n=2, & \text{if TL3X12}=1 \end{cases}$$

注意：

- (1) 定时器3溢出标志 *TF3*, 在定时器3溢出时置位但是不产生中断。
- (2) 当 *SYSCLK=12MHz* 和 *T3X12=0*, *TL3* 可编程输出频率范围从 *1.95KHz* 到 *500KHz*。
- (3) 当 *SYSCLK=12MHz* 和 *T3X12=1*, *TL3* 可编程输出频率范围从 *23.43KHz* 到 *6MHz*。

图 15-14 定时器3时钟输出在两个分裂8位自动重载模式 (*T3SPL=1*)



#### 定时器3在8位时钟输出模式如何编程

- *T3MOD* 寄存器的位 *T3X12* 来选择定时器3时钟源。
- *T3MOD* 寄存器的 *T3OE* 置位。
- 从公式计算出8位自动加载值并输入到 *RCAP3L* 寄存器。
- 在 *TL3* 寄存器输入一个跟自动加载值相同的初始值。
- 通过设置 *T3MOD* 寄存器的 *T3SPL* 位选择定时器3是分裂8位模式并且启动定时器。

在时钟输出模式，定时器3翻转不会产生中断。因而时钟输出都由 *TL3* 的溢出速率来决定。

### 15.3.4. 定时器 3 寄存器

#### **T3CON: 定时器 3 控制寄存器**

SFR 页 = 仅 1 页

SFR 地址 = 0xC8 复位值 = 00xx-000x

7	6	5	4	3	2	1	0
TF3	EXF3	--	--	EXEN3	TR3	C/T3	--
R/W	R/W	W	W	R/W	R/W	R/W	W

Bit 7: TF3, 定时器3溢出标志

0: TF3必须软件清零。

1: 定时器3溢出TF3置位。当RCLK=1或TCLK=1, 定时器3溢出TF3不置位。

Bit 6: EXF3, 定时器3外部标志

0: EXF3必须软件清零。

1: 在EXEN3=1时, 且在T3EX上有负跳变时加载或捕获将引起置位。当定时器3中断使能时, EXF3=1时将引起CPU进入定时器3中断向量程序。EXF3在向上/向下计数器模式(DCEN3 = 1)不会产生中断。

Bit 5~4: 保留。当 T3CON 写入时, 这两位软件必须写”0”。.

Bit 3: EXEN3, 定时器3外部使能位

0: 定时器3忽略T3EX 引脚事件。

1: 如果定时器3没有用作串行口时钟, 在T3EX的负跳变时捕获或加载并作为结果。

Bit 2: TR3, 定时器3运行控制位

0: 停止定时器3。

1: 开启定时器3。

Bit 1: C/T3, 定时器或计数器选择

0: 定时器3选择内部定时器。

1: 定时器3选择外部事件计数器(下降沿触发)。

Bit 0: 保留。当 T3CON 写入时, 此位软件必须写”0”。

**T3MOD: 定时器 3 模式寄存器**

SFR 页 =仅 1 页

SFR 地址 = 0xC9 复位值= 0000-xx0x

7	6	5	4	3	2	1	0
T3SPL	TL3X12	T3EXH	T3X12	--	--	T3OE	--
R/W	R/W	R/W	R/W	W	W	R/W	W

Bit 7: T3SPL, 定时器 3 分裂模式控制位

0: 禁止定时器 3 分裂模式。定时器 3 操作在 16 位定时器模式。

1: 使能定时器 3 分裂模式。定时器 3 操作在两个 8 位定时器模式。

Bit 6: TL3X12, 低字节定时器 3 时钟源选择

0: 选择 SYSCLK/12 作为定时器 3 分裂模式下 TL3 的时钟输入。

1: 选择 SYSCLK 作为定时器 3 分裂模式下 TL3 的时钟输入。

Bit 5: T3EXH, 检测 T3EX 输入变化到高使能

0: 检测 T3EX 下降沿触发。

1: 检测 T3EX 上升沿触发。

Bit 4: T3X12, 定时器 3 时钟源选择

0: 当 T3CON.C/T3 = 0. 选择 SYSCLK/12 作为定时器 3 时钟源。

1: 当 T3CON.C/T3 = 0. 选择 SYSCLK 作为定时器 3 时钟源。

Bit 3~2: 保留。当 T3MOD 写入时，这两位软件必须写”0”。

Bit 1: T3OE, 定时器 3 时钟输出使能位

0: 禁止定时器 3 时钟输出。

1: 使能定时器 3 时钟输出。

Bit 0: 保留。当 T3MOD 写入时，此位软件必须写”0”。

表15-2展示了定时器3操作模式

表15-2.T3模式

TR3	T3OE	T3SPL	模式
0	0	x	定时器 3 关闭
1	0	0	16-位自动重载 (TH3 + TL3)
1	1	0	时钟输出(TH3 + TL3)

1	0	1	两个 8 位自动重载(TH3 and TL3)
1	1	1	8-位自动重载 (TH3)和时钟输出 (TL3)

**TL3: 定时器 3 低字节寄存器**

SFR 页 =仅 1 页

SFR 地址 = 0xCC 上电复位+复位值= 0000-0000

7	6	5	4	3	2	1	0
TL3.7	TL3.6	TL3.5	TL3.4	TL3.3	TL3.2	TL3.1	TL3.0
R/W							

**TH3: 定时器 3 高字节寄存器**

SFR 页 =仅 1 页

SFR 地址 = 0xCD 上电复位+复位值= 0000-0000

7	6	5	4	3	2	1	0
TH3.7	TH3.6	TH3.5	TH3.4	TH3.3	TH3.2	TH3.1	TH3.0
R/W							

**RCAP3L: 定时器 3 捕获低字节寄存器**

SFR 页 =仅 1 页

SFR 地址 = 0xCA 上电复位+复位值= 0000-0000

7	6	5	4	3	2	1	0
RCAP3L.7	RCAP3L.6	RCAP3L.5	RCAP3L.4	RCAP3L.3	RCAP3L.2	RCAP3L.1	RCAP3L.0
R/W							

**RCAP3H: 定时器 3 捕获高字节寄存器**

SFR 页 =仅 1 页

SFR 地址 = 0xCB 上电复位+复位值= 0000-0000

7	6	5	4	3	2	1	0
RCAP3H.7	RCAP3H.6	RCAP3H.5	RCAP3H.4	RCAP3H.3	RCAP3H.2	RCAP3H.1	RCAP3H.0
R/W							

## 16. 串行口 0 (UART0)


**MA82G5A64** 支持一个全双工的串行口，意思是说可以同时发送和接收数据。它有一个接收缓冲，意味着在前一个接收到的字节没有从寄存器读出前，就可以开始接收第二个字节。但是，如果第一个字节在第二个字节接收完成前仍然没有被读出，则其中的一个字节将会丢失。串行口的接收和发送寄存器都通过特殊寄存器 **S0BUF** 来访问。写到 **S0BUF** 加载到传送寄存器，当从 **S0BUF** 读时是一个物理上独立分离的接收寄存器。

串行口可以工作在四种模式：模式 0 提供同步通讯同时模式 1、2 和模式 3 提供异步通讯。异步通讯作为一个全双工的通用异步收发器(UART)，可以同时发送和接收并使用不同的波特率。

**模式 0:** 8 位数据(低位先出)通过 RXD0(P3.0)传送和接收。TXD0(P3.1)总是作为输出移位时钟。波特率可通过 S0CFG 寄存器的 URM0X6 位选择为系统时钟频率的 1/12 或 1/2。


**模式 1:** 10 位通过 TXD0 传送或通过 RXD0 接收，数据帧包括一个起始位(0)，8 个数据位(低位优先)，和一个停止位(1) (如图 16-1 所示)。在接收时，停止位进入到专用寄存器(S0CON)的 RB80。波特率是可变的。

图 16-1. 模式 1 数据帧



**模式 2:** 11 位通过 TXD0 传送或通过 RXD0 接收，数据帧包括一个起始位(0)，8 个数据位(低位优先)，一个可编程的第九个数据位和一个停止位(1) (如图 16-2 所示)。在传送时，第 9 个数据位(TB80 在 S0CON 寄存器)可以分配为 0 或者 1。例如，奇偶检验位(P，在 PSW 寄存器)可以移到 TB80 中。在接收时，第九个数据位到 S0CON 寄存器中的 RB80，同时忽略停止位。波特率可以配置为 1/32 或 1/64 的系统时钟频率。也就是 SYSCLK/64 或 SYSCLK /32。

图 16-2. 模式 2, 3 数据帧



**模式 3:** 除了波特率是可变之外模式 3 与模式 2 一样。

在四种模式中，使用 S0BUF 作为一个目的寄存器，可以通过任何指令发起传输。在模式 0，当 RI0=0 且 REN0=1 时启动接收。在其它模式，在 REN0=1 时，收到起始位时启动接收。

除了标准操作外，UART0 还能具有侦察丢失停止位的帧错误和自动地址识别的功能。

## 16.1. 串行口 0 模式 0

串行数据通过RXD0读入和输出，TXD0输出移位时钟。接收和发送 8 位数据：8 个数据位(低位优先)。波特率可通过S0CFG寄存器中的URM0X6选择为系统时钟的 1/12或1/2。图 16-3 显示了串口模式 0 的简化功能框图。

使用 **S0BUF** 作为一个目的寄存器可通过任何指令来启动传输。“写到 **S0BUF**”信号触发 **UART0** 引擎开始发送。**S0BUF** 里面的数据在 TXD0 (P3.1) 脚的每一个上升沿移出到 RXD0 (P3.0) 脚。八个上升沿移位时钟过后，硬件置 TI 为 1 标志发送完成。模式 0 发送时序见图 16-4。

当 REN0=1 和 RI0=0 时接收启动。在下一个指令周期，RX0 控制单元写 11111110 到接收移位寄存器，且在下一个时钟阶段激活接收。

接收使能移位时钟选择输出功能 P3.1 引脚。当接收激活时，在移位时钟的下降沿采样 RXD0 (P3.0) 脚并移到寄存中。八个下降沿移位时钟过后，硬件置 RI0 为 1 标志接收完成。模式 0 接收时序见图 16-5。

图 16-3. 串行口 0 模式 0




图 16-4. 模式 0 传送时序图





图 16-5. 模式 0 接收时序图




## 16.2. 串行口 0 模式 1

通过 TXD0 发送 10 位数据或通过 RXD0 接收 10 位数据：一个起始位(0)，8 个数据位(低位先出)，和一个停止位(1)。在接收时，停止位进入 S0CON 的 RB80，波特率由定时器 1 或定时器 2 的溢出速率来决定。模式 1 数据帧时序如图 16-1 所示并且模式 1 的简化功能框图如图 16-6 所示

使用 **S0BUF** 作为目的寄存器的任何指令来启动传输。写到 **S0BUF** 的信号请求 UART0 引擎开始发送，当收到一个发送请求后，UART0 将在 TX 时钟的上升沿开始发送。**S0BUF** 中的数据从 TXD0 引脚串行输出，数据帧如图 16-1 所示及数据宽度根据 TX 时钟不同而不同。当 8 位数据发送完后，硬件将置位 TI0 表示发送结束。

当串行口 0 控制器在 RCK 采样时钟下检测到在 RXD0 有 1 到 0 跳变的起始位时接收开始。在 RXD0 引脚上的数据将被串行口 0 的位侦查器采样。当收到停止位后，硬件置位 RI0 表示接收结束并把停止位加载到 S0CON 寄存器的 RB80。

图 16-6. 串行口模式 1, 2, 3



### 16.3. 串行口 0 模式 2 和模式 3

通过 TXD0 传送 11 位或通过 RXD0 接收 11 位：一个起始位(0), 8 个数据位(低位在先), 一个可编程的第 9 个数据位和一个停止位(1)。在传送时, 数据的第 9 位(TB80)可分配为 0 或 1。在接收时, 数据的第 9 位将进入到 S0CON 的 RB80。在模式 2 波特率可编程为 1/16, 1/32 或 1/64 的系统时钟频率。模式 3 可以产生可以从定时器 1 或定时器 2 产生可变的波特率。

模式 2 和 3 数据帧如图 16-2 所示, 简化功能框图如图 16-6 所示。接收部分和模式 1 相同。与模式 1 传送部分不同的仅仅是传送移位寄存器的第 9 位。

写到 S0BUF 的信号请求 UART0 引擎加载 TB8 到发送移位寄存器的第 9 位并开始发送, 当收到一个发送请求后, UART0 将在 TX 时钟的上升沿开始发送。S0BUF 中的数据从 TXD0 引脚串行输出, 数据帧如图 16-2 所示及数据宽度根据 TX 时钟不同而不同。当 9 位数据发送完后, 硬件将置位 TI0 表示发送结束。


当串行口 0 控制器在 RCK 采样时钟下检测到在 RXD0 有 1 到 0 跳变的起始位时接收开始。在 RXD0 引脚上的数据将被串行口 0 的位侦查器采样。当收数据接收完后, 硬件置位 RI0 表示接收结束并把第 9 位加载到 S0CON 寄存器的 RB80。

在四种模式中, 使用 S0BUF 作为一个目的寄存器, 可以通过任何指令发起传输。在模式 0, 当 RI0=0 且 REN0=1 时启动接收。在其它模式, 在 REN0=1 时, 收到有 1 到 0 跳变的起始位时启动接收。

### 16.4. 帧错误侦测

开启帧错误检测功能后, UART0会在通讯中检测是否丢失停止位, 如果丢失一个停止位, 就设置S0CON寄存器的 FE标志位。FE标志位和SM00标志位共享SCON0.7, SMOD0标志位(PCON.6)决定SCON.7究竟代表哪个标志, 如果SMOD0位(PCON0.6)置位则SCON.7就是FE标志, SMOD0位清零则SCON.7就是SM00标志。当SCON.7代表FE时, 只能软件清零。参考图16-7。

图 166-7. UART0 帧错误侦测




## 16.5. 多处理器通讯

模式 2 和 3 在用作多处理器通讯时有特殊的规定如图 16-8 所示。在这两种模式，接收 9 个数据位。第 9 个数据位存入 RB80，接着进来一个停止位。端口可以编程为：在 RB80=1 时，当收到停止位后，串口中断将激活。这种特征通过设置 SM20 位(在 S0CON 寄存器中)来使能。这种方式用于多处理器系统如下：

当主处理器想传送一个数据块到多个从机中的某一个时，首先传送想要传送的目标地址标识符的地址。地址字节与数据字节的区别在于，在地址字节中第 9 位为 1，数据字节中为 0。当 SM20=1 时，收到一个数据字节将不会产生中断。然而一个地址字节将引发所有从机中断。因而所有的从机可以检测收到的字节是否是自己的地址。从机地址将清除 SM20 位并准备好接收即将进来的所有数据。从机地址不匹配的将保持 SM20 置位，并继续他们的工作，忽略进来的数据字节。

SM20 在模式 0 和模式 1 没有影响，但是可以用来检测停止位的有效性。在接收模式 1 中，如果 SM20=1，除非收到一个有效的停止位否则接收中断不会被激活。

图 16-8. UART0 多处理器通讯



## 16.6. 自动地址识别

自动地址识别通过硬件比较可以让 UART0 识别串行码流中的地址部分，该功能免去了使用软件识别时需要大量代码的麻烦。该功能通过设定 S0CON 的 SM20 位来开启。

在 9 位数据 UART0 模式下，即模式 2 和模式 3，收到特定地址或广播地址时自动置位接收中断(RIO)标志，9 位模式的第 9 位信息为 1 表明接收的是一个地址而不是数据。自动地址识别功能请参考图 16-9。在 8 位模式，即模式 1 下，如果 SM20 置位并且在 8 位地址与给定地址或广播地址核对一致后收到有效停止位则 RIO 置位。模式 0 是移位寄存器模式，SM20 被忽略。

使用自动地址识别功能可以让一个主机选择性的同一个或多个从机进行通讯，所有从机可以使用广播地址接收信息。增加了 **SADDR** 从机地址寄存器和 **SADEN** 地址掩码寄存器。

**SADEN** 用来定义 **SADDR** 中的那些位是“无关紧要”的，**SADEN** 掩码和 **SADDR** 寄存器进行逻辑与来定义供主机寻址从机的“给定”地址，该地址让多个从机进行排他性的识别。

下面的实例帮助理解这个方案的通用性：

从机 0	从机 1
<b>SADDR</b> = 1100 0000	<b>SADDR</b> = 1100 0000
<b>SADEN</b> = 1111 1101	<b>SADEN</b> = 1111 1110
Given = 1100 00X0	Given = 1100 000X

上面的例子中 **SADDR** 是相同的值，而使用 **SADEN** 数据来区分两个从机。从机 0 要求第 0 位必须为 0，并忽略第 1 位的值；从机 1 要求第 1 位必须为 0，并忽略第 0 位的值。从机 0 的唯一地址是 1100 0010，而从机 1 的唯一地址是 1100 0001，地址 1100 0000 是可以同时寻找到从机 0 和从机 1 的。

下面一个更为复杂的系统可以寻址到从机1和从机2，而不会寻址到从机0：


从机 0	从机 1	从机 2
<b>SADDR</b> = 1100 0000	<b>SADDR</b> = 1110 0000	<b>SADDR</b> = 1110 0000
<b>SADEN</b> = 1111 1001	<b>SADEN</b> = 1111 1010	<b>SADEN</b> = 1111 1100
Given = 1100 0XX0	Given = 1110 0X0X	Given = 1110 00XX

上面的例子中，3个从机的低3位地址不一样，从机 0 要求第 0 位必须为 0，1110 0110 可以唯一寻址从机 0；从机 1 要求第 1 位必须为 0，1110 0101 可以唯一寻址从机 1；从机 2 要求第 2 位必须为 0，它的唯一地址是 1110 0011。为了寻址到从机 0 和从机 1 而不会寻址到从机 2，可以使用地址 1110 0100，因为这个地址第 2 位是 1。

每个从机的广播地址的创建都是通过**SADDR**和**SADEN**的逻辑或，0按不需关心处理。大部分情况下，使用FF作为广播地址。

复位后，**SADDR**（SFR 地址 0xA9）和 **SADEN**（SFR 地址 0xB9）值均为 0，这样可以接收所有地址的信息，也就有效的禁用了自动地址识别模式，从而使该处理器运行于标准 80C51 的 UART 下。

图 16-9.自动地址识别



注意: (1) 收到匹配地址后(addr\_match=1), 清 SM20 以接收数据字节。

(2) 收完全部数据字节后, 置 SM20 为 1 以等待下一个地址。

## 16.7. 波特率设置

位AUXR2.T1X12, S1CFG.URM0X6和S1CFG.SMOD2 提供一个新的波特率选项设置, 如下所列:

### 16.7.1. 模式 0 波特率

Mode 0 Baud Rate =	$\frac{F_{SYSCLK}}{n}$	; n=12, if URM0X6=0 ; n=2, if URM0X6=1
--------------------	------------------------	---

注意:

If URM0X6=0, 波特率公式跟标准 8051 一样。

### 16.7.2. 模式 2 波特率

Mode 2 Baud Rate =	$\frac{2^{SMOD1} \times 2^{(SMOD2 \times 2)}}{64} \times F_{SYSCLK}$
--------------------	--

注意:

如果 SMOD2=0, 波特率公式跟标准 8051 一样。如果 SMOD2=1, 波特率设置有增强功能。下表定义了模式 2 波特率发生器由 SMOD2 因数决定的波特率设置。

表 16-1. SMOD2 在模式 2 中应用标准

SMOD2	SMOD1	波特率	备注	推荐的最大接收误差 (%)
0	0	缺省波特率	标准功能	± 3%
0	1	双倍波特率	标准功能	± 3%
1	0	双倍波特率 <b>X2</b>	增强型功能	± 2%
1	1	双倍波特率 <b>X4</b>	增强型功能	± 1%

### 16.7.3. 模式 1 和 3 波特率

#### 使用定时器 1 作为波特率发生器

Mode 1, 3 Baud Rate =	$\frac{2^{SMOD1} \times 2^{(SMOD2 \times 2)}}{32} \times \frac{F_{SYSCLK}}{12 \times (256 - TH1)}$ ; T1X12=0
or =	$\frac{2^{SMOD1} \times 2^{(SMOD2 \times 2)}}{32} \times \frac{F_{SYSCLK}}{1 \times (256 - TH1)}$ ; T1X12=1

注意:

如果 SMOD2=0, T1X12=0, 波特率公式跟标准 8051 一样。如果 SMOD2=1, 波特率设置有增强功能。下表定义了定时器 1 波特率发生器由 SMOD2 因数决定的波特率设置。

表 16-2. SMOD2 在模式 1 &amp; 3 用定时器 1 时的应用标准

SMOD2	SMOD1	波特率	备注	推荐的最大接收误差 (%)
0	0	缺省波特率	标准功能	± 3%
0	1	双倍波特率	标准功能	± 3%
1	0	双倍波特率 X2	增强型功能	± 2%
1	1	双倍波特率 X4	增强型功能	± 1%

表 16-3 ~ 表 16-10 列出 8 位自动加载模式的定时器 1 中各种常用的波特率和怎样从中获得。

表 16-3. 定时器 1 产生常用的波特率 @ F<sub>SYSCLK</sub>=11.0592MHz

波特率	TH1, 重载值					
	T1X12=0 & SMOD2=0			T1X12=1 & SMOD2=0		
	SMOD1=0	SMOD1=1	误差	SMOD1=0	SMOD1=1	误差
1200	232	208	0.0%	--	--	--
2400	244	232	0.0%	112	--	0.0%
4800	250	244	0.0%	184	112	0.0%
9600	253	250	0.0%	220	184	0.0%
14400	254	252	0.0%	232	208	0.0%
19200	--	253	0.0%	238	220	0.0%
28800	255	254	0.0%	244	232	0.0%
38400	--	--	--	247	238	0.0%
57600	--	255	0.0%	250	244	0.0%
115200	--	--	--	253	250	0.0%
230400	--	--	--	--	253	0.0%

表 16-4. 定时器 1 产生高波特率 @ F<sub>SYSCLK</sub>=11.0592MHz

波特率	TH1, 重载值					
	T1X12=0 & SMOD2=1			T1X12=1 & SMOD2=1		
	SMOD1=0	SMOD1=1	误差	SMOD=0	SMOD=1	误差
230.4K	--	255	0.0%	250	244	0.0%
460.8K	--	--	--	253	250	0.0%
691.2K	--	--	--	254	252	0.0%
921.6K	--	--	--	--	253	0.0%
1.3824M	--	--	--	255	254	0.0%
2.7648M	--	--	--	--	255	0.0%

表 16-5. 定时器 1 产生普通的波特率 @  $F_{sysclk}=22.1184MHz$ 

波特率	TH1, 重载值					
	T1X12=0 & SMOD2=0			T1X12=1 & SMOD2=0		
	SMOD1=0	SMOD1=1	误差	SMOD1=0	SMOD1=1	误差
1200	208	160	0.0%	--	--	--
2400	232	208	0.0%	--	--	0.0%
4800	244	232	0.0%	112	--	0.0%
9600	250	244	0.0%	184	112	0.0%
14400	252	248	0.0%	208	160	0.0%
19200	253	250	0.0%	220	184	0.0%
28800	254	252	0.0%	232	208	0.0%
38400	--	253	0.0%	238	220	0.0%
57600	255	254	0.0%	244	232	0.0%
115200	--	255	0.0%	250	244	0.0%
230400	--	--	--	253	250	0.0%
460800	--	--	--	--	253	0.0%

 表 16-6. 定时器 1 产生高波特率 @  $F_{sysclk}=22.1184MHz$ 

波特率	TH1, 重载值					
	T1X12=0 & SMOD2=1			T1X12=1 & SMOD2=1		
	SMOD1=0	SMOD1=1	误差	SMOD=0	SMOD=1	误差
460.8K	--	255	0.0%	250	244	0.0%
691.2K	--	--	--	252	248	0.0%
921.6K	--	--	--	253	250	0.0%
1.3824M	--	--	--	254	252	0.0%
1.8432M	--	--	--	--	253	0.0%
2.7648M	--	--	--	255	254	0.0%
5.5296M	--	--	--	--	255	0.0%

表 16-7. 定时器 1 产生普通的波特率 @  $F_{sysclk}=12.0MHz$ 

波特率	TH1, 重载值					
	T1X12=0 & SMOD2=0			T1X12=1 & SMOD2=0		
	SMOD=0	SMOD=1	误差	SMOD=0	SMOD=1	误差
1200	230	204	0.16%	--	--	--
2400	243	230	0.16%	100	--	0.16%
4800	--	243	0.16%	178	100	0.16%
9600	--	--	--	217	178	0.16%
14400	--	--	--	230	204	0.16%
19200	--	--	--	--	217	0.16%
28800	--	--	--	243	230	0.16%
38400	--	--	--	246	236	2.34%
57600	--	--	--	--	243	0.16%
115200	--	--	--	--	--	--

 表 16-8. 定时器 1 产生高的波特率 @  $F_{sysclk}=12.0MHz$ 

波特率	TH1, 重载值					
	T1X12=0 & SMOD2=1			T1X12=1 & SMOD2=1		
	SMOD1=0	SMOD1=1	误差	SMOD=0	SMOD=1	误差
115.2K	--	--	--	243	230	0.16%
230.4K	--	--	--	--	243	0.16%
460.8K	--	--	--	--	--	--

表 16-9. 定时器 1 产生普通的波特率 @  $F_{SYSCLK}=24.0MHz$ 

波特率	TH1, 重载值					
	T1X12=0 & SMOD2=0			T1X12=1 & SMOD2=0		
	SMOD=0	SMOD=1	误差	SMOD=0	SMOD=1	误差
1200	204	152	0.16%	--	--	--
2400	230	204	0.16%	--	--	--
4800	243	230	0.16%	100	--	0.16%
9600	--	243	0.16%	178	100	0.16%
14400	--	--	--	204	152	0.16%
19200	--	--	--	217	178	0.16%
28800	--	--	--	230	204	0.16%
38400	--	--	--	--	217	0.16%
57600	--	--	--	243	230	0.16%
115200	--	--	--	--	243	0.16%

 表 16-10. 定时器 1 产生高的波特率 @  $F_{SYSCLK}=24.0MHz$ 

波特率	TH1, 重载值					
	T1X12=0 & SMOD2=1			T1X12=1 & SMOD2=1		
	SMOD1=0	SMOD1=1	误差	SMOD=0	SMOD=1	误差
230.4K	--	--	--	243	230	0.16%
460.8K	--	--	--	--	243	0.16%
691.2K	--	--	--	--	--	--
921.6K	--	--	--	--	--	--

## 使用定时器 2 作为波特率发生器

当定时器 2 作波特率发生器时 (T2CON 寄存器中的 TCLK 或 RCLK 任一位为'1')，波特率如下：

$$\text{Mode 1, 3 Baud Rate} = \frac{2^{\text{SMOD2} \times (\text{SMOD1} + 1)} \times F_{\text{SYSCLK}}}{32 \times (65536 - (\text{RCAP2H}, \text{RCAP2L}))}; \text{T2X12=0}$$

$$\text{or} = \frac{2^{\text{SMOD2} \times (\text{SMOD1} + 1)} \times F_{\text{SYSCLK}}}{16 \times (65536 - (\text{RCAP2H}, \text{RCAP2L}))}; \text{T2X12=1}$$

注意：

如果  $\text{SMOD2}=0$ ，波特率公式跟标准 8051 一样。如果  $\text{SMOD2}=1$ ，波特率设置有增强功能。下表定义了定时器 2 波特率发生器由  $\text{SMOD2}$  因数决定的波特率设置。

注意：

如果  $\text{SMOD2}=0$ ，波特率公式跟标准的 8051 一样。如果  $\text{SMOD2}=1$ ，波特率设置有增强功能。表 16-11 定义了定时器 2 波特率发生器由  $\text{SMOD2}$  因数决定的波特率设置。

表 16-11. SMOD2 在定时器 2 模式 1 & 3 中应用条件

SMOD2	SMOD1	波特率	备注	推荐的最大接收误差 (%)
0	X	缺省波特率	标准功能	$\pm 3\%$
1	0	双倍波特率	增强型功能	$\pm 3\%$
1	1	双倍波特率 X2	增强型功能	$\pm 2\%$

表 16-12 ~ 表 16-19 列出定时器 2 中波特率产生器模式中的各种通用的波特率和怎样获得.

表 16-12. 定时器 2 产生普通的波特率 @  $F_{\text{SYSCLK}}=11.0592\text{MHz}$

波特率	[RCAP2H, RCAP2L], 重载值					
	T2X12=0 & SMOD2=0			T2X12=1 & SMOD2=0		
	SMOD1=0	SMOD1=1	误差	SMOD1=0	SMOD1=1	误差
1200	65248	65248	0.0%	64960	64960	0.0%
2400	65392	65392	0.0%	65248	65248	0.0%
4800	65464	65464	0.0%	65392	65392	0.0%
9600	65500	65500	0.0%	65464	65464	0.0%
14400	65512	65512	0.0%	65488	65488	0.0%
19200	65518	65518	0.0%	65500	65500	0.0%
28800	65524	65524	0.0%	65512	65512	0.0%
38400	65527	65527	0.0%	65518	65518	0.0%
57600	65530	65530	0.0%	65524	65524	0.0%
115200	65533	65533	0.0%	65530	65530	0.0%
230400	--	--	--	65533	65533	0.0%

表 16-13. 定时器 2 产生高的波特率 @  $F_{SYSCLK}=11.0592MHz$ 

波特率	[RCAP2H, RCAP2L], 重载值					
	T2X12=0 & SMOD2=1			T2X12=1 & SMOD2=1		
	SMOD1=0	SMOD1=1	误差	SMOD=0	SMOD=1	误差
230.4K	65533	65530	0.0%	65530	65524	0.0%
460.8K	--	65533	0.0%	65533	65530	0.0%
691.2K	65535	65534	0.0%	65534	65532	0.0%
921.6K	--	--	--	--	65533	0.0%
1.3824M	--	65535	0.0%	65535	65534	0.0%
2.7648M	--	--	--	--	65535	0.0%

 表 16-14. 定时器 2 产生普通的波特率 @  $F_{SYSCLK}=22.1184MHz$ 

波特率	[RCAP2H, RCAP2L], 重载值					
	T2X12=0 & SMOD2=0			T2X12=1 & SMOD2=0		
	SMOD1=0	SMOD1=1	误差	SMOD1=0	SMOD1=1	误差
1200	64960	64960	0.0%	64384	64384	0.0%
2400	65248	65248	0.0%	64960	64960	0.0%
4800	65392	65392	0.0%	65248	65248	0.0%
9600	65464	65464	0.0%	65392	65392	0.0%
14400	65488	65488	0.0%	65440	65440	0.0%
19200	65500	65500	0.0%	65464	65464	0.0%
28800	65512	65512	0.0%	65488	65488	0.0%
38400	65518	65518	0.0%	65500	65500	0.0%
57600	65524	65524	0.0%	65512	65512	0.0%
115200	65530	65530	0.0%	65524	65524	0.0%
230400	65533	65533	0.0%	65530	65530	0.0%
460800	--	--	--	65533	65533	0.0%

表 16-15. 定时器 2 产生高的波特率 @  $F_{SYSCLK}=22.1184MHz$ 

波特率	[RCAP2H, RCAP2L], 重载值					
	T2X12=0 & SMOD2=1			T2X12=1 & SMOD2=1		
	SMOD1=0	SMOD1=1	误差	SMOD=0	SMOD=1	误差
460.8K	65533	65530	0.0%	65530	65524	0.0%
691.2K	65534	65532	0.0%	65532	65528	0.0%
921.6K	--	65533	0.0%	65533	65530	0.0%
1.3824M	65535	65534	0.0%	65534	65532	0.0%
1.8432M	--	--	--	--	65533	0.0%
2.7648M	--	65535	0.0%	65535	65534	0.0%
5.5296M	--	--	--	--	65535	0.0%

 表 16-16. 定时器 2 产生普通的波特率 @  $F_{SYSCLK}=12.0MHz$ 

波特率	[RCAP2H, RCAP2L], 重载值					
	T2X12=0 & SMOD2=0			T2X12=1 & SMOD2=0		
	SMOD=0	SMOD=1	误差	SMOD=0	SMOD=1	误差
1200	65224	65224	0.16%	64912	64912	0.16%
2400	65380	65380	0.16%	65224	65224	0.16%
4800	65458	65458	0.16%	65380	65380	0.16%
9600	65497	65497	0.16%	65458	65458	0.16%
14400	65510	65510	0.16%	65484	65484	0.16%
19200	65516	65516	2.34%	65497	65497	0.16%
28800	65523	65523	0.16%	65510	65510	0.16%
38400	--	--	--	65516	65516	2.34%
57600	--	--	--	65523	65523	0.16%
115200	--	--	--	--	--	--

 表 16-17. 定时器 2 产生高的波特率 @  $F_{SYSCLK}=12.0MHz$ 

波特率	[RCAP2H, RCAP2L], 重载值					
	T2X12=0 & SMOD2=1			T2X12=1 & SMOD2=1		
	SMOD1=0	SMOD1=1	误差	SMOD=0	SMOD=1	误差
115.2K	--	65523	0.16%	65523	65510	0.16%
230.4K	--	--	--	--	65523	0.16%
460.8K	--	--	--	--	--	--

表 16-18. 定时器 2 产生普通的波特率 @  $F_{SYSCLK}=24.0MHz$ 

波特率	[RCAP2H, RCAP2L], 重载值					
	T2X12=0 & SMOD2=0			T2X12=1 & SMOD2=0		
	SMOD=0	SMOD=1	误差	SMOD=0	SMOD=1	误差
1200	64912	64912	0.16%	64288	64288	0.16%
2400	65224	65224	0.16%	64912	64912	0.16%
4800	65380	65380	0.16%	65224	65224	0.16%
9600	65458	65458	0.16%	65380	65380	0.16%
14400	65484	65484	0.16%	65432	65432	0.16%
19200	65497	65497	0.16%	65458	65458	0.16%
28800	65510	65510	0.16%	65484	65484	0.16%
38400	65516	65516	2.34%	65497	65497	0.16%
57600	65523	65523	0.16%	65510	65510	0.16%
115200	--	--	--	65523	65523	0.16%

表 16-19. 定时器 2 产生高的波特率 @  $F_{SYSCLK}=24.0MHz$ 

波特率	[RCAP2H, RCAP2L], 重载值					
	T2X12=0 & SMOD2=1			T2X12=1 & SMOD2=1		
	SMOD1=0	SMOD1=1	误差	SMOD=0	SMOD=1	误差
230.4K	--	65523	0.16%	65523	65510	0.16%
460.8K	--	--	--	--	65523	0.16%
691.2K	--	--	--	--	--	--
921.6K	--	--	--	--	--	--

### 使用串行口 1 波特率定时器作为波特率发生器

**MA82G5A64** 第二串行口 UART (S1)有一个独立的波特率发生器。串行口 0 可以置位 URTS (S0CFG.7)来选择 S1BRT 作为模式 1 和 3 的定时器源。详细的描述见“**17.5 串行口 0 的波特率定时器来自串行口 1**”

## 16.8. 串行口 0 寄存器

四个工作模式除了波特率设置不同外其它都与标准 8051 相同。 PCON, AUXR2 和 S0CFG 三个寄存器与波特率设置有关。

### **S0CON: 串行口 0 控制寄存器**

SFR 页 = 0

SFR 地址 = 0x98 复位值 = 0000-0000

7	6	5	4	3	2	1	0
SM00/FE	SM10	SM20	REN0	TB80	RB80	TI0	RI0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7: FE, 帧错误位。 SMOD0 位必须置 1 来使能访问 FE 位。

0: 当收到有效的帧时 FE 不会自动清除，但是可以用软件清除。

1: 当接收器检测到一个无效的停止位时这位置位。

Bit 7: 串行口 0 模式位 0(SMOD0 必须为 0 来访问 SM00 位)。

Bit 6: 串行口 0 模式位 1。

SM00	SM10	模式	描述	波特率
0	0	0	移位寄存器	SYSCLK/12 or /2
0	1	1	8-位 UART	可变的
1	0	2	9-位 UART	SYSCLK/64, /32, /16 or /8
1	1	3	9-位 UART	可变的

Bit 5: 串行口 0 模式位 2

0: 禁止 SM20 功能

1: 在模式 2 和 3 时使能地址自动识别, 如果 SM20=1 那么 RI0 将不能设置, 除非接收到的第 9 位数据(RB80)为 1, 指示是一个地址, 并且接收到的字节是本机地址或者是一个广播地址; 在模式 1, 如果 SM20=1 那么 RI0 将不能被激活除非收到一个有效的停止位, 并且接收到的字节是本机地址或者是一个广播地址; 在模式 0, SM20 可以为 0。

Bit 4: REN0, 使能串行接收

0: 软件清零将禁止接收。

1: 软件置位使能接收。

Bit 3: TB80, 在模式 2 和 3 时第 9 位数据被传送, 根据需要通过软件置位或清零。

Bit 2: RB80, 在模式 2 和 3 时收到的第 9 位数据。在模式 1, 如果 SM20=0, RB80 是收到数据的停止位。在模式 0, RB80 没有使用。

Bit 1: TI0. 发送中断标志

0: 必须由软件清零。

1: 在模式 0 时, 在第 8 位个数据位时序后由硬件置位。其它模式中, 在发送停止位之初由硬件置位。

Bit 0: RI0. 接收中断标志

0: 必须由软件清零。

1: 在模式 0 时, 在第 8 位个数据位时序后由硬件置位。其它模式中(除留意 SM20 外), 在接收停止位的中间时刻由硬件置位。

#### **S0BUF:串行口 0 缓冲寄存器**

SFR 页 = 仅 0 页

SFR 地址 = 0x99 复位值 = XXXX-XXXX

7	6	5	4	3	2	1	0
S0BUF.7	S0BUF.6	S0BUF.5	S0BUF.4	S0BUF.3	S0BUF.2	S0BUF.1	S0BUF.0

R/W R/W R/W R/W R/W R/W R/W R/W

Bit 7~0: 在发送和接收时作缓冲寄存器。

#### **SADDR:从机地址寄存器**

SFR 页 = 0~F

SFR 地址 = 0xA9 复位值 = 0000-0000

7	6	5	4	3	2	1	0

R/W R/W R/W R/W R/W R/W R/W R/W

#### **SADEN: 从机地址屏蔽寄存器**

SFR 页 = 0~F

SFR 地址 = 0xB9 复位值 = 0000-0000

7	6	5	4	3	2	1	0

R/W R/W R/W R/W R/W R/W R/W R/W

当地址自动识别功能启用后，可用 SADDR 和 SADEN 组合来预置地址，事实上，SADEN 是 SADDR 的“屏蔽”寄存器，如下图所示

SADDR = 1100 0000								
SADEN = 1111 1101								
		Given =	1100 00x0					
								这“Given”从机地址将被选中

Bit1 作“不关心”处理

每个从对象的广播地址为 SADDR 和 SADEN 进行逻辑“或”的结果，结果中为“0”的位将被忽略。在系统复位后，SADDR 和 SADEN 都被初始化为 0，从而忽略“Given”地址的全部地址位和“广播”地址的全部地址位而导致自动地址识别功能无效。

### **PCON0: 电源控制寄存器 0**

SFR 页 = 0~F

SFR 地址 = 0x87 上电复位值 = 00X1-0000, 复位值 = 00X0-0000

7	6	5	4	3	2	1	0
SMOD1	SMOD0	--	POF	GF1	GF0	PD	IDL
R/W	R/W	W	R/W	R/W	R/W	R/W	R/W

Bit 7: SMOD1, 双倍波特率控制位

0: 禁止 UART 双倍波特率。

1: 使能 UART 双倍波特率(模式 1, 2, 或 3.)。

Bit 6: SMOD0, 帧错误选则

0: S0CON.7 作 SM0 功能。

1: S0CON.7 作 FE 功能。注: 当帧错误后不管 SMOD0 什么状态 FE 都将置位。

### **S0CFG: 串行口 0 配置寄存器**

SFR 页 = 仅 0 页

SFR 地址 = 0x9A 复位值 = 0000-XX00

7	6	5	4	3	2	1	0
URTS	SMOD2	URM0X6	--	--	--	--	--
R/W	R/W	R/W	W	W	W	W	W

Bit 7: URTS, UART0 定时器选择

0: 模式 1 和模式 3 时选择定时器 1 或定时器 2 作波特率发生器。

1: UART0 的模式 1 或模式 3 中当定时器 1 被选择作波特率发生器时，定时器 1 溢出信号被 UART1 波特率定时器溢出信号取代。（参考章节“16.7.3 模式 1 和模式 3 的波特率”）

Bit 6: SMOD2, UART0 额外双倍波特率选择

0: 禁止 UART0 额外双倍波特率。

1: 使能 UART0 额外双倍波特率。

Bit 5: URM0X6, 串行口模式 0 波特率选择

0: 选择 SYSCLK/12 作 UART 模式 0 波特率。

1: 选择 SYSCLK/2 作 UART 模式 0 波特率。

#### **AUXR2: 辅助寄存器 2**

SFR 页 = 0~F

SFR 地址 = **0xA3** 复位值 = 0000-0000

7	6	5	4	3	2	1	0
INT3IS1	INT3IS0	INT2IS1	INT2IS0	<b>T1X12</b>	T0X12	T1CKOE	T0CKOE
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 3: T1X12, 当 C/T=0 时, 定时器 1 时钟源选择

0: 选择 SYSCLK/12。

1: 选择 SYSCLK 作时钟源。若在模式 1 和模式 3 中 UART0 选择定时器 1 作波特率发生器则速率是标准 8051 的 12 倍。

## 17. 串行口 1 (UART1)

**MA82G5A64** 装备有第 2 个 UART (以后就称作 UART1)，和第 1 个 UART 一样，也有 4 种运行模式，两个 UART 的区别如下：

- (1) UART1 没有增强功能：帧错误检测和自动地址识别。
- (2) UART1 使用特定的波特率定时器作为其波特率发生器。
- (3) UART1 使用端口 P1.3 (TXD1) 和 P1.2 (RXD1) 分别作为接收和发送端口。
- (4) 波特率发生器提供 S1CKO 切换时钟源和外设时钟。
- (5) S1 + S1BRG 在端口改变检测下可以被配置成一个 8 位自动重载定时器。


**MA82G5A64** 的 UART1 和 UART0 可以不同或相同模式、不同或相同通讯速率同时工作。

### 17.1. 串行口 1 波特率发生器 (S1BRG)

**MA82G5A64** 在模式 1 和模式 3 有一个嵌入式波特率发生器给串行口 1 提供 UART 时钟。此波特率发生器通过软件配置也能给串行口 0 提供时基。这里有一个 S1BRC 溢出率 2 分频(S1TOF/2)的额外时钟输出 (S1CKO)。S1TOF 也支持 ADC, SPI, TWSI 时钟输入源切换。

串行口 1 波特率发生器框图见图 17-1。

图 17-1. S1BRG 框图(S1TME=0)



## 17.2. 串行口 1 波特率设定

### 17.2.1. 模式 0 波特率

$$S1 \text{ Mode 0 Baud Rate} = \frac{F_{SYSCLK}}{12}$$

### 17.2.2. 模式 2 波特率

$$S1 \text{ Mode 2 Baud Rate} = \frac{2^{S1MOD1}}{64} \times F_{SYSCLK}$$

### 17.2.3. 模式 1 和 3 波特率

$$S1 \text{ Mode 1, 3 Baud Rate} = \frac{2^{S1MOD1}}{32} \times \frac{F_{SYSCLK}}{12 \times (256 - S1BRT)} ; S1X12=0$$

$$\text{or} = \frac{2^{S1MOD1}}{32} \times \frac{F_{SYSCLK}}{1 \times (256 - S1BRT)} ; S1X12=1$$

表 17-1 ~ 表 17-4 列出 S1BRG (串行端口 1 波特率产生器) 各种通用的波特率和怎样获得.

表 17-1. S1BRG 产生普通波特率 @  $F_{SYSCLK}=11.0592MHz$

波特率	S1BRT, 重载值					
	S1TX12=0			S1TX12=1		
	S1MOD1=0	S1MOD1=1	误差	S1MOD1=0	S1MOD1=1	误差
1200	232	208	0.0%	--	--	--
2400	244	232	0.0%	112	--	0.0%
4800	250	244	0.0%	184	112	0.0%
9600	253	250	0.0%	220	184	0.0%
14400	254	252	0.0%	232	208	0.0%
19200	--	253	0.0%	238	220	0.0%
28800	255	254	0.0%	244	232	0.0%
38400	--	--	--	247	238	0.0%
57600	--	255	0.0%	250	244	0.0%
115200	--	--	--	253	250	0.0%
230400	--	--	--	--	253	0.0%

表 17-2. S1BRG 产生普通波特率 @  $F_{sysclk}=22.1184MHz$ 

波特率	S1BRT, 重载值					
	S1TX12=0			S1TX12=1		
	S1MOD1=0	S1MOD1=1	误差	S1MOD1=0	S1MOD1=1	误差
1200	208	160	0.0%	--	--	--
2400	232	208	0.0%	--	--	0.0%
4800	244	232	0.0%	112	--	0.0%
9600	250	244	0.0%	184	112	0.0%
14400	252	248	0.0%	208	160	0.0%
19200	253	250	0.0%	220	184	0.0%
28800	254	252	0.0%	232	208	0.0%
38400	--	253	0.0%	238	220	0.0%
57600	255	254	0.0%	244	232	0.0%
115200	--	255	0.0%	250	244	0.0%
230400	--	--	--	253	250	0.0%
460800	--	--	--	--	253	0.0%

表 17-3. S1BRG 产生普通波特率 @  $F_{sysclk}=12.0MHz$ 

波特率	S1BRT, 重载值					
	S1TX12=0			S1TX12=1		
	S1MOD=0	S1MOD=1	误差	S1MOD=0	S1MOD=1	误差
1200	230	204	0.16%	--	--	--
2400	243	230	0.16%	100	--	0.16%
4800	--	243	0.16%	178	100	0.16%
9600	--	--	--	217	178	0.16%
14400	--	--	--	230	204	0.16%
19200	--	--	--	--	217	0.16%
28800	--	--	--	243	230	0.16%
38400	--	--	--	246	236	2.34%
57600	--	--	--	--	243	0.16%
115200	--	--	--	--	--	--

表 17-4. S1BRG 产生普通波特率 @  $F_{SYSCLK}=24.0MHz$ 

波特率	<b>S1BRT, 重载值</b>					
	<b>S1TX12=0</b>			<b>S1TX12=1</b>		
	S1MOD=0	S1MOD=1	误差	S1MOD=0	S1MOD=1	误差
1200	204	152	0.16%	--	--	--
2400	230	204	0.16%	--	--	--
4800	243	230	0.16%	100	--	0.16%
9600	--	243	0.16%	178	100	0.16%
14400	--	--	--	204	152	0.16%
19200	--	--	--	217	178	0.16%
28800	--	--	--	230	204	0.16%
38400	--	--	--	--	217	0.16%
57600	--	--	--	243	230	0.16%
115200	--	--	--	--	243	0.16%


### 17.3. S1BRG 纯定时器模式

如果 UART1 不用或软件搁置, **MA82G5A64** 设定 **S1TME=1** 串行口 1 波特率发生器(S1BRG)提供纯定时器操作模式。此定时器操作在一个 8 位自动重载定时器并且提供溢出标志 (即 **S1CON.1** 的 **TI1** 置位)。**S1CON.0** 的 **RI1** 服务于 RXD1 端口引脚的端口变化检测器。在此模式下 **TI1** 和 **RI1** 保持 UART1 中断源的中断能力并且有一个独立中断使能控制(**TB81** 和 **REN1**)。**RB81** 选择 RXD1 端口输入的 **RI1** 检测电平。如果 **RB81=0**, **RI1** 由 **REN1=1** 并且检测到 RXD1 引脚下降沿置位; 否则 **RI1** 将检测 RXD1 端口引脚的下降沿。在 MCU 掉电模式, **RI1** 被强制成电平传感操作并且如果 **UART1** 中断使能可以唤醒 CPU。

此定时器提供来自 USB 引擎检测主机 **SOF** 令牌的额外时钟输入, 正常下 **SOF** 时间大约是 1 毫秒。此模式下 **ADC**, **SPI**, **TWSI** 的时钟源功能或端口引脚输出也是有效的。**S1CKOE=1** 使能 **S1CKO** 输出在端口引脚并且屏蔽 **RI1** 中断。

**S1BRG** 纯定时器模式框图见图 17-2。

图 177-2. S1BRG 定时器模式框图 (**S1TME=1**)



## 17.4. S1BRT 可编程时钟输出


当 S1BRC 溢出时，溢出标志 S1TOF 提供 S1CKO 切换时钟源和外设时钟。输入时钟 (SYSCLK/12 或 SYSCLK) 作为 8 位定时器(S1BRC)时钟源。定时器重复计数到被载入值溢出。一旦溢出，S1BRC 载入 S1BRT 的值继续计数。图 17-3 是串行口 1 波特率产生器的方框图。时钟输出频率如下公式：

$S1T \text{ Clock-out Frequency} = \frac{\text{SYSCLK Frequency}}{n \times (256 - S1BRT)}$	$\begin{array}{l} ; n=24, \text{ if } S1TX12=0 \\ ; n=2, \text{ if } S1TX12=1 \end{array}$
--	--

注意：

- (1) 如 SYSCLK=12MHz 和 S1TX12=0, S1BRG 可编程输出频率范围从 1.95KHz 到 500KHz。
- (2) 如 SYSCLK=12MHz 和 S1TX12=1, S1BRG 可编程输出频率范围从 23.43K 到 6MHz。

图 17-3. S1BRG 在时钟输出模式




### 在时钟输出模式如何编程 8 位 S1BRG

- S1CFG.S1TX12 和 S1CON.SM21 选择 S1BRG 时钟源。
- 由公式计算 8 位重装载值并且存入 S1BRT 寄存器。
- S1CFG 寄存器的 S1CKOE 位置位。
- S1TR 置位去启动 S1 BRC 定时器。

## 17.5. 串行口 0 的波特率定时器来自串行口 1

串行口 0 (UART0) 的模式 1 和 3 操作，软件通过 T2CON 寄存器的位 TCLK 和 RCLK 清零可以选择定时器 1 作为波特率发生器。同时，如果 URTS(在 S1CFG 寄存器)置位，定时器 1 溢出信号通过 UART1 波特率定时器溢出信号被替代。换句话说，只要 RCLK=0, TCLK=0 和 URTS=1 用户可以采用 UART1 波特率定时器作为 UART0 模式 1 或 3 的波特率发生器。这种情况下，定时器 1 也可以用作其他应用。当然，如果 UART1 的模式 1 或 3 也同时操作，则两个 UART 具有相同的波特率。

图 17-4. UART0 额外波特率源



## 17.6. 串行口 1 寄存器

下面的特殊功能寄存器与 UART1 有关:

### **S1CON: 串行口 1 控制寄存器**

SFR 页 = 1

SFR 地址 = 0x98 复位值 = 0000-0000

7	6	5	4	3	2	1	0
SM01	SM11	SM21	REN1	TB81	RB81	TI1	RI1
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7: SM01, 串行口 1 模式位 0。

Bit 6: SM11, 串行口 1 模式位 1。

SM01	SM11	模式	描述	波特率
0	0	0	移位寄存器	SYSCLK/12
0	1	1	8-位 UART	可变的
1	0	2	9-位 UART	SYSCLK/64, /32
1	1	3	9-位 UART	可变的

Bit 5: 串行口 0 模式位 2

0: 禁止 SM21 功能。

1: 在模式 2 和 3 时使能地址自动识别, 如果 SM21=1 那么 RI1 将不能设置, 除非接收到的第 9 位数据(RB81)为 1, 指示是一个地址, 并且接收到的字节是本机地址或者是一个广播地址; 在模式 1, 如果 SM21=1 那么 RI1 将不能被激活除非收到一个有效的停止位, 并且接收到的字节是本机地址或者是一个广播地址; 在模式 0, SM21 可以为 0。

Bit 4: REN1, 使能串行接收

0: 软件清零将禁止接收。

1: 软件置位使能接收。

Bit 3: TB81, 在模式 2 和 3 时第 9 位数据被传送, 根据需要通过软件置位或清零。

Bit 2: RB81, 在模式 2 和 3 时收到的第 9 位数据。在模式 1, 如果 SM21=0, RB81 是收到数据的停止位。在模式 0, RB81 没有使用。

Bit 1: TI1. 发送中断标志

0: 必须由软件清零。

1: 在模式 0 时, 在第 8 位个数据位时序后由硬件置位。其它模式中, 在发送停止位之初由硬件置位。

Bit 0: RI1. 接收中断标志

0: 必须由软件清零。

1: 在模式 0 时, 在第 8 位个数据位时序后由硬件置位。其它模式中(除留意 SM21 外), 在接收停止位的中间时刻由硬件置位。

#### **S1BUF: 串行口 1 缓冲寄存器**

SFR 页 = 1

SFR 地址 = 0x99 复位值 = XXXX-XXXX

7	6	5	4	3	2	1	0
S1BUF.7	S1BUF.6	S1BUF.5	S1BUF.4	S1BUF.3	S1BUF.2	S1BUF.1	S1BUF.0

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 7~0: 在发送和接收时作缓冲寄存器。

#### **S1BRT: 串行口 1 波特率定时器重载寄存器**

SFR 页 = 1

SFR 地址 = 0x9A 复位值 = 0000-0000

7	6	5	4	3	2	1	0
S1BRT[7]	S1BRT[6]	S1BRT[5]	S1BRT[4]	S1BRT[3]	S1BRT[2]	S1BRT[1]	S1BRT[0]

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 7~0: 它用于波特率定时器发生器重载变量, 工作类似于定时器 1。

#### **S1BRC: 串行口 1 波特率计数寄存器**

SFR 页 = 1

SFR 地址 = 0x9B 复位值 = 0000-0000

7	6	5	4	3	2	1	0
S1BRC[7]	S1BRC[6]	S1BRC[5]	S1BRC[4]	S1BRC[3]	S1BRC[2]	S1BRC[1]	S1BRC[0]

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 7~0: 用作波特率定时器发生器重载寄存器, 用法与定时器 1 相似。此寄存器总是可以软件读写。如果 S1CFG1.S1TME = 0, 软件写数据到 S1BRT 同时数据存入 S1BRT 和 S1BRC。

**S1CFG: 串行口 1 配置寄存器**

SFR 页 = 0

SFR 地址 = 0x9B 复位值 = xxx0-0000

7	6	5	4	3	2	1	0
--	--	--	S1TR	S1MOD1	S1TX12	S1CKOE	S1TME
W	W	W	R/W	R/W	R/W	R/W	R/W

Bit 7~5: 保留。当 S1CFG 写入时，这些位软件必须写”0”。

Bit 4: S1TR, UART1 波特率定时器控制位

0: 关闭 S1BRT。

1: 开启 S1BRT。

Bit 3: S1MOD1, UART1 双倍波特率选择使能位

0: 禁止 UART1 双倍波特率功能。

1: 使能 UART1 双倍波特率功能。

Bit 2: S1TX12, UART1 波特率定时器时钟源选择

0: 选择 SYSCLK/12 作 S1BRT 的时钟源。

1: 选择 SYSCLK 作 S1BRT 的时钟源。

Bit 1: S1CKOE, 串行口 1 波特率定时器时钟输出使能

0: 禁止 S1CKO 在端口引脚输出。

1: 使能 S1CKO 在端口引脚输出。

Bit 0: S1TME, 串行口 1 波特率定时器模式使能

0: 保持 S1BRT 服务串行口 1 (UART1)。

1: 禁止串行口 1 功能并且 S1BRT 作为一个 8 位自动装载的定时器。这个模式下，这是一个 RXD1 端口引脚变化检测器的额外功能。

## 18. 可编程计数器阵列 (PCA)

**MA82G5A64** 带有一个可编程计数器阵列(PCA)，该功能与标准定时/计数器相比以更少的 CPU 占用提供了更多的定时能力。它的优点包括减少了软件复杂度并提高了精度。

### 18.1. PCA 概述


PCA 由一个专用定时/计数器作为一个 6 组比较/捕获模块的时间基础，图 18-1 显示了 PCA 的功能方框图。需要注意的是 PCA 定时器和模块都是 16 位的。如果一个外部事件同一个模块关联，那末该功能就和相应的端口 1 引脚共享。若某模块没有使用端口引脚，这个引脚还可以用作标准 I/O。

6 组比较/捕获模块中的每一组都可以编程为如下任意模式：

- 上升和/或下降沿捕获
- 软件定时器
- 高速输出
- 脉宽调制 (PWM) 输出

所有这些模式将在后面的章节进行详细讨论。这里，让我们先看看如何设置 PCA 定时器和模块。

图 18-1. PCA 方框图




## 18.2. PCA 定时器/计数器

PCA 的定时器/计数器由一个可以自由运行的 16 位定时器组成，如图 18-2 所示分为 CH 和 CL（计数变量的高低字节）高低两部分，它是所有模块的共有时间基础，它的时钟输入可以从以下来源选择：

- 1/12 系统时钟频率
- 1/2 系统时钟频率
- 定时器 0 溢出，可以让低频时钟源输入到 PCA 定时器
- 外部时钟输入，ECI (P2.1) 引脚的 1-0 反转

特殊功能寄存器 CMOD 包含了计数脉冲选择位 (CPS1 和 CPS0) 来指定 PCA 定时器时钟源。这个寄存器也包括了 ECF 位来使能计数器溢出中断。此外，用户可以在待机模式下设置计数器待机位 (CIDL)，来关闭 PCA 定时器，这样可以进一步降低待机模式下的功耗。

图 18-2. PCA 定时器/计数器



### CMOD: PCA 计数器模式寄存器

SFR 页 = All

SFR 地址 = 0xD9 复位值 = 00xx-x000

7	6	5	4	3	2	1	0
R/W	R/W	W	W	W	R/W	R/W	R/W
CIDL	FEOV	--	--	--	CPS1	CPS0	ECF

Bit 7: CIDL, PCA 计数器空闲模式控制

0: 让 PCA 计数器在空闲模式下继续运行。

1: 空闲模式下关闭 PCA 计数器。

Bit 6: FEOV: CL 在 FEH 溢出使能

0: CL 在 FFH 溢出

1: CL 在 FEH 溢出

Bit 5~3: 保留。当 CMOD 写入时, 这些位软件必须写"0"。

Bit 2~1: CPS1-CPS0, PCA 计数器时钟源选择位。

CPS1	CPS0	PCA 时钟源
0	0	内部时钟, (系统时钟)/12
0	1	内部时钟, (系统时钟)/2
1	0	定时器 0 溢出
1	1	来自 ECI 引脚的外部时钟

Bit 0: ECF, 使能 PCA 计数器溢出中断

0: 当 CF 位 (CCON 寄存器中) 置位时禁止中断。

1: 当 CF 位 (CCON 寄存器中) 置位时使能中断。

如下所示的CCON寄存器包含PCA运行控制位和PCA定时器与每个模块的标志。要运行PCA, CR为 (CCON.6) 必须软件置位, 要关闭PCA, 可以清除该位。PCA计数器溢出时, CF (CCON.7)置位, 并且若CMOD寄存器的ECF为置位, 还会产生一个中断, CF位只能软件清零。CCF0到CCF5是模块0到模块5的相应中断标志位, 当发生一个匹配或捕获事件时, 硬件置位, 这些位也必须软件清零。PCA中断系统如图 18-3所示。

#### **CCON: PCA 计数器控制寄存器**

SFR 页 = All

SFR 地址 = 0xD8 复位值 = 0000-0000

7	6	5	4	3	2	1	0
CF	CR	CCF5	CCF4	CCF3	CCF2	CCF1	CCF0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7: CF, PCA 计数器溢出标志

0: 只能软件清零。

1:溢出时硬件置位, CF 标志在 CMOD 寄存器的 ECF 位置位时会产生一个中断, CF 可以硬件或软件置位。

Bit 6: CR, PCA 计数器运行控制位

0: 关闭 PCA 计数器。

1: 启动 PCA 计数器。

Bit 5: CCF5, PCA 模块 5 中断标志

0: 必须软件清零。

1: 当发生一个匹配或捕获事件时, 硬件置位。

Bit 4: CCF4, PCA 模块 4 中断标志

0: 必须软件清零。

1: 当发生一个匹配或捕获事件时, 硬件置位。

Bit 3: CCF3, PCA 模块 3 中断标志

0: 必须软件清零。

1: 当发生一个匹配或捕获事件时, 硬件置位。

Bit 2: CCF2, PCA 模块 2 中断标志

0: 必须软件清零。

1: 当发生一个匹配或捕获事件时, 硬件置位。

Bit 1: CCF1, PCA 模块 1 中断标志

0: 必须软件清零。


1: 当发生一个匹配或捕获事件时, 硬件置位。

Bit 0: CCF0, PCA 模块 0 中断标志

0: 必须软件清零。

1: 当发生一个匹配或捕获事件时, 硬件置位。

图 18-3. PCA 中断系统



### 18.3. 比较/捕获模块

6 组比较/捕获模块中的每一组都有一个模式寄存器，叫做 CCAPM<sub>n</sub> (<sub>n</sub> 代表 0, 1, 2, 3, 4, 5)，来选择其工作模式。ECCFn 位控制当中断标志置位时每个模块的中断开启/关闭。

#### CCAPM<sub>n</sub>: 模块比较/捕获寄存器, <sub>n</sub>=0~5

SFR 页 = All

SFR 地址 = 0xDA~0xDF 复位值 = x000-0000

7	6	5	4	3	2	1	0
--	ECOM <sub>n</sub>	CAPP <sub>n</sub>	CAPN <sub>n</sub>	MAT <sub>n</sub>	TOG <sub>n</sub>	PWM <sub>n</sub>	ECCFn
W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bit 7: 保留。当 CMOD 写入时，此位软件必须写“0”。

Bit 6: ECOMn, 比较器使能

0: 禁止数字比较器功能。

1: 使能数字比较器功能。

Bit 5: CAPPn, 上升沿捕获使能

0: 禁止在 CEXn 引脚侦察到上升沿时的 PCA 捕获功能

1: 使能在 CEXn 引脚侦察到上升沿时的 PCA 捕获功能

Bit 4: CAPNn, 下降沿捕获使能

0: 禁止在 CEXn 引脚侦察到下降沿时的 PCA 捕获功能。

1: 使能在 CEXn 引脚侦察到下降沿时的 PCA 捕获功能。

Bit 3: MATn, 匹配控制

0: 禁止数字比较器匹配事件去置位 CCFn。

1: PCA 计数器同相应模块的比较/捕获寄存器匹配时设置 CCON 寄存器的 CCFn 位。

Bit 2: TOGn, 翻转控制

0: 禁止数字比较器匹配事件去设置 CEXn。

1: PCA 计数器同相应模块的比较/捕获寄存器匹配时设置 CEXn 引脚翻转。

Bit 1: PWMn, PWM 控制

0: 禁止 PCA 模块中的 PWM 模块。

1: 使能 PWM 功能, 并设置 CEXn 引脚用作脉宽调制输出引脚。

Bit 0: ECCFn, 使能 CCFn 中断

0: 禁止 CCON 寄存器中的比较/捕获标志位 CCFn 产生中断。

1: 使能 CCON 寄存器中的比较/捕获标志位 CCFn 产生中断。

注意: CAPNn (CCAPMn.4)位和 CAPPn (CCAPMn.5)位决定了捕获发生时信号脉冲沿, 若这两位同时设置, 则上下降沿都会发生捕获。

每一个模块都有一对 8 位比较/捕获寄存器 (CCAPnH, CCAPnL) 与其相关联。这些寄存器用来保存捕获事件发生时或比较事件发生时的值。当某个模块用作 PWM 模式时, 除了上面两个寄存器外, 还有一个扩展的寄存器 PCAPWMn 被用来扩展输出占空比的范围, 扩展的范围从 0% 到 100%, 步距是 1/256。

**PCAPWM<sub>n</sub>: PWM 模式辅助寄存器, n=0~5**

SFR 页 = All

SFR 地址 = 0xF2~0xF7 复位值 = 0000-0000

7	6	5	4	3	2	1	0
PnRS1	PnRS0	PnPS2	PnPS1	PnPS0	PnINV	ECAPnH	ECAPnL

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 1: ECAPnH, 扩展的第 9 位 (最高位), 用在 PWM 模式下, 与 CCAPnH 联用并成为其第 9 位。

Bit 0: ECAPnL, 扩展的第 9 位 (最高位), 用在 PWM 模式下, 与 CCAPnL 联用并成为其第 9 位。

## 18.4. PCA 操作模式。

表 18-1 显示了不同 PCA 功能对应的 CCAPMn 寄存器设置。


表 18-1. PCA 模块模式

ECOMn	CAPPn	CAPNn	MATn	TOGn	PWMn	ECCFn	模块功能
0	0	0	0	0	0	0	无操作
X	1	0	0	0	0	X	16 位 CEXn 引脚上升沿触发捕获模式
X	0	1	0	0	0	X	16 位 CEXn 引脚下降沿触发捕获模式
X	1	1	0	0	0	X	16 位 CEXn 引脚跳变触发捕获模式
1	0	0	1	0	0	X	16 位软件定时器
1	0	0	1	1	0	X	16 位高速输出
1	0	0	0	0	1	0	8 位脉宽调制器(PWM)

### 18.4.1. 捕获模式

要让某一PCA模块工作在捕获模式，模块的CAPN、CAPP任何一位或两位必须置位。外部CEX输入会在每次跳变采样，当有效跳变发生时，PCA硬件会将PCA计数器寄存器值装入模块的捕获寄存器（CH放入CCAPnH，CL放入CCAPnL）。若模块的CCFn和ECCFn标志置位，会产生一个中断。


图 18-4. PCA 捕获模式



### 18.4.2. 16 位软件定时器模式

PCA模块可以通过设置CCAPMn寄存器的ECOM位和MAT位来作为一个软件定时器使用，PCA定时器与模块的捕获寄存器值进行比较，若相等且当CCFn和ECCFn位设置时会产生一个中断信号。


图 18-5. PCA 软件定时器模式



### 18.4.3. 高速输出模式

这种模式下，每当PCA计数器与模块捕获寄存器值相等时，CEX的输出就翻转一次。为激活这种模式，CCAPMn 寄存器的TOG、MAT 和 ECOM 位必须都置为1。

图 18-6. PCA 高速输出模式



#### 18.4.4. PWM 模式

所有PCA模块都可用作PWM输出，输出频率取决于PCA定时器的时钟源，所有的模块都有相同的输出频率，因为它们共享PCA定时器。

占空比取决于模块捕获寄存器CCAPnL 与扩展的第9位ECAPnL的值。当9位数据{0,[CL]}值小于{ ECAPnL, [CCAPnL] }组成的9位数据时，输出低电平，相等或大于时输出高电平。

当CL从0xFF到0x00溢出时，{ ECAPnL, [CCAPnL] } 的值使用 { ECAPnH,[CCAPnH] }的值重载，这样可以允许无异常的情况下更新PWM。模块的CCAPMn 寄存器PWMn 和 ECOMn 位必须置位以使能PWM模式。

使用9位比较，输出的占空比可以真正实现从0%到100%可调。占空比计算公式如下：


$$\text{占空比} = 1 - \{ ECAPnH, [CCAPnH] \} / 256.$$

这里，[CCAPnH] 是CCAPnH 寄存器的值，ECAPnH ( PCAPWMn 寄存器的第1位) 是1位值。所以，{ ECAPnH, [CCAPnH] } 组成了9位比较器用的9位值。

例如，

- 若 ECAPnH=0 且 CCAPnH=0x00 (即9位值, 0x000)，占空比100%。
- 若 ECAPnH=0 且 CCAPnH=0x40 (即9位值, 0x040)，占空比是75%。
- 若 ECAPnH=0 且 CCAPnH=0xC0 (即9位值, 0x0C0)，占空比25%。
- 若 ECAPnH=1 且 CCAPnH=0x00 (即9位值, 0x100)，占空比是0%。


图 18-7. PCA PWM 模式



### 18.4.5. 增强型 PWM 模式

PCA 提供可变的 PWM 模式以增强控制能力。有额外的 10/12/16 位 PWM 被分配给每一路及每一路 PWM 有不同的分辨率操作能力。

图 18-8. PCA 增强型 PWM 模式



#### PCAPWM<sub>n</sub>: PWM 模式辅助寄存器, n=0~5

SFR 页 = 0~F

SFR 地址 = 0xF2~0xF7 复位值 = 0000-0000

7	6	5	4	3	2	1	0
PnRS1	PnRS0	PnPS2	PnPS1	PnPS0	PnINV	ECAPnH	ECAPnL

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 7~6: PWMn 分辨率设置位 1~0.

00: 8 位 PWMn, 当{CH,CL} is 0xXXFF→ 0xXX00 时溢出激活。

01: 10 位 PWMn, 当{CH,CL} is 0X3FF→ 0X000 时溢出激活。

10: 12 位 PWMn, 当{CH,CL} is 0xFFFF→ 0X000 时溢出激活。

11: 16 位 PWMn, 当{CH,CL} is 0xFFFF→ 0x0000 时溢出激活。

Bit 5~3: PWMn 开始相位设置位 2~0

000: 使能的 PWM 通道在 0 度开始, 并在数字比较器匹配时结束。

001: 使能的 PWM 通道在 90 度开始, 并在数字比较器匹配时结束。

010: 使能的 PWM 通道在 180 度开始, 并在数字比较器匹配时结束。

011: 使能的 PWM 通道在 270 度开始, 并在数字比较器匹配时结束。

100: 使能的 PWM 通道在 120 度开始, 并在数字比较器匹配时结束。

101: 使能的 PWM 通道在 240 度开始, 并在数字比较器匹配时结束。

110: 使能的 PWM 通道在 60 度开始, 并在数字比较器匹配时结束。

111: 使能的 PWM 通道在 300 度开始, 并在数字比较器匹配时结束。

在缺省的 PCA PWM 模式下, CL 溢出时所有 PWM 输出被清除 (见图 18-7)。所有 PWM 同时输出低, 输出高的话可以通过各自 CCAPnL 设置和 CL 计数器的匹配事件设定。此模式 PWM 是一个同相 PWM 因为 PWM 输出总是在同一时间起始。PCA 增强型 PWM 模式根据每个不同 PWM 分辨率通道提供相位延时功能。下表简要地说明如果比较器结果是匹配的, 计数器值清除 PWM 输出。PWM 输出设定条件通过{CCFnH, CCFnL}和 CH, CL}保持最初的匹配事件。这样设置完相位延时参数之后, 软件仅通过 PWM END 计数值(PWM 输出 SET)来执行不同的相位延时 PWM。

相位	0°/360°	90°	180°	270°	120°	240°	60°	300°
PWM8	00	40	80	C0	55	AA	2A	D5
PWM10	{00}00	{01}00	{10}00	{11}00	{01}55	{10}AA	{00}AA	{11}55
PWM12	000	400	800	C00	555	AAA	2AA	D55
PWM16	0000	4000	8000	C000	5555	AAAA	2AAA	D555

Bit 2: 在 CEXn 上反向 PWM 输出

0: 不反向 PWM 输出。

1: 反向 PWM 输出。

Bit 1: ECAPnH: 扩展最高位, 联合 CCAPnH 形成 9 位寄存用于 8 位的 PWM 模式。当然对于 10/12/16 位 PWM, 它将成为第 11/13/17 位寄存器

Bit 0: ECAPnL: 扩展最高位, 联合 CCAPnL 形成 9 位寄存用于 8 位的 PWM 模式。当然对于 10/12/16 位 PWM, 它将成为第 11/13/17 位寄存器

**CMOD: PCA 计数器模式寄存器**

SFR 页 = 0~F

SFR 地址 = 0xD9 复位值 = 00xx-x000

7	6	5	4	3	2	1	0
CIDL	FEOV	--	--	--	CPS1	CPS0	ECF

R/W            R/W            W            W            W            R/W            R/W            R/W

Bit 6: FEOV: 最大的计数器{CL} 值 FE 使能


0: 最大的 CL 计数器值为 FFH。

1: 最大的 CL 计数器值为 FEH。

## 19. 串行外设接口(SPI)

**MA82G5A64** 提供了一个高速串行外设接口 (**SPI**)。SPI 接口是一种全双工、高速同步通讯总线，有两种操作模式：主机模式和从机模式。无论哪种模式，12MHz 系统时钟时支持高达 3Mbps 的通讯速度。在 SPI 状态寄存器 (SPSTAT) 里有两个标志传送完成标志 (SPIF) 和写冲突标志 (WCOL)。与传统的 SPI 相比较，一个经过特别设计的发送保持寄存器 (THR) 显著改善了传输效率。SPI 工作下忙状态由只读标志 SPIBSY 指示。

图 19-1 SPI 模块框图



SPI 接口有 4 个引脚：MISO (P1.6), MOSI (P1.5), SPICLK (P1.7) 及/SS (P1.4)。

- SPICLK, MOSI 和 MISO 通常将两个或多个 SPI 设备连接在一起。数据从主机到从机使用 MOSI 引脚 (Master Out / Slave In 主出从入)，从从机到主机使用 MISO 引脚 (Master In / Slave Out 主入从出)。SPICLK 信号在主机模式时输出，从机模式时输入。若 SPI 接口禁用，即 SPEN (SPCTL.6) = 0，这些引脚可以作为普通 I/O 口使用。

•/SS 是从机选择端。典型配置中，SPI 主机可以使用其某个端口选择某一个 SPI 设备作为当前从机，一个 SPI 从机设备使用它的/SS 引脚确定自己是否被选中。下面条件下/SS 被忽略：

- 若 SPI 系统被禁用，即 SPEN (SPCTL.6) = 0 (复位值)。
- 若 SPI 作为主机运行，即 MSTR (SPCTL.4) = 1，且 P1.4 (/SS) 被配置成输出。
- 若/SS 被设置成忽略，即 SSIG (SPCTL.7) = 1，这个端口作为普通 I/O 使用。

注意：引脚输出选项见引脚功能控制寄存器，AUXR1 参考章节“5.3 功能复用”。

注意，即使 SPI 被配置成主机运行(MSTR=1)，它仍然可以被/SS 引脚的低电平拉成从机(若 SSIG=0)，一旦发生这种情况，SPIF 位(SPSTAT.7)置位。(参考章节“19.2.3 /SS 引脚的模式改变”)。


## 19.1. 典型 SPI 配置

### 19.1.1. 单主机和单从机

对于主机：任何端口，包括 P1.4 (/SS)，都可以用来控制从机的/SS 片选引脚。

对于从机：SSIG 为 ‘0’，/SS 引脚决定该设备是否被选中。


图 19-2 SPI 单主机和单从机框图



### 19.1.2. 双驱动器，既是主机也是从机

两个彼此连接的设备，均可成为主机或从机，没有 SPI 操作时，都可以被通过设置 MSTR=1，SSIG=0，P1.4 (/SS) 双向口配置成主机。任何一方要发起传输，它可以配置 P1.4 位输出并强行拉低，使另一个设备发生“被改成从机模式”事件。(参考“19.2.3 /SS 引脚的模式改变”)。

图 19-3 SPI 双驱动器框图，既是主机也是从机




### 19.1.3. 单主机和多从机

对于主机：任何端口，包括 P1.4 (/SS)，都可以用来控制从机的/SS 片选引脚。

对于所有从机：SSIG 为 ‘0’，/SS 引脚决定该设备是否被选中。

图 19-4 SPI 单主机多从机框图



### 19.2. 配置 SPI

表 19-1 既是主机/从机配置又是模式用法和方向。

表 19-1 SPI 主机和从机选择

SPEN (SPCTL.6)	SSIG (SPCTL.7)	/SS -引脚	MSTR (SPCTL.4)	模式	MISO -引脚	MOSI -引脚	SPICLK -引脚	备注
0	X	X	X	SPI 禁用	输入	输入	输入	P1.4~P1.7 用作通用 I/O
1	0	0	0	从机 (被选中)	输出	输入	输入	被选择为从机
1	0	1	0	从机 (未被选中)	高阻	输入	输入	未被选中
1	0	0	1 → 0	从机 (通过模式改 变)	输出	输入	输入	若/SS 被拉低，MSTR 被硬件自动清 '0'，模式被改为从机
1	0	1	1	主机 (待机)	输入	高阻	高阻	MOSI 和 SPICLK 在主机待机时被 置为高阻，以防止总线冲突。
				主机 (激活)		输出	输出	MOSI 和 SPICLK 在主机活动时被 上拉。
1	1	X	0	从机	输出	输入	输入	
1	1	X	1	主机	输入	输出	输出	

“X” 表示“无需关心”。

### 19.2.1. 从机注意事项

当 CPHA = 0 时，SSIG 必须为 0 且 /SS 引脚必须在每次串行字节传输前负跳变，传输结束恢复正常高电平。注意 SPDAT 寄存器不能在/SS 引脚低电平时写入；CPHA = 0，SSIG=1 的操作是未定义的。

当 CPHA =1 时，SSIG 可以为 0 或 1。若 SSIG=0，/SS 引脚可以在每次成功传输之间保持低电平（可以一直拉低），这种格式有时非常适合单固定主从机配置应用。

### 19.2.2. 主机注意事项

SPI 通讯中，传输总是由主机发起。若 SPI 使能(SPEN=1)并作为主机运行，写入 SPI 数据寄存器(SPDAT) 数据即可启动 SPI 时钟生成器和数据传输器，大约半个到 1 个 SPI 位时间后写入 SPDAT 的数据开始出现在 MOSI 线上。

在开始传输之前，主机通过拉低相应/SS 引脚选择一个从机作为当前从机。写入 SPDAT 寄存器德数据从主机 MOSI 引脚移出，同时从从机 MISO 移入主机 MISO 的数据也写入到主机的 SPDAT 寄存器中。

移出 1 字节后，SPI 时钟发生器停止，置传输完成标志 SPIF，若 SPI 中断使能则生成一个中断。主机 CPU 和从机 CPU 中的两个移位寄存器可以看成一个分开的 16 位环形移位寄存器，数据从主机移到从机同时数据也从从机移到主机。这意味着，在一次传输过程中，主从机数据进行了交换。

### 19.2.3. /SS 引脚的模式改变

若 SPEN=1，SSIG=0，MSTR=1 且 /SS 引脚=1，SPI 使能在主机模式，这种情况下，其他主机可以将/SS 引脚拉低来选择该设备为从机并开始发送数据过来。为避免总线冲突，该 SPI 设备成为一个从机，MOSI 和 SPICLK 引脚被强制为输入端口，MISO 成为输出端口，SPSTAT 中 SPIF 标志置位，若此时 SPI 中断使能，则还会产生一个 SPI 中断。用户软件必须经常去检查 MSTR 位，若该位被从机选择清零而用户又想要继续保持该 SPI 主机模式，用户必须再次设置 MSTR 位，否则，将处于从机模式。

### 19.2.4. 发送保持寄存器非空标志

为了提高 SPI 发送速度一个特殊设计保持寄存器(THR)可以减短 CPU 数据移动字节与字节传送的延迟时间。

THRF 置位表明 THR 的数据是有效的并且等待发送。如果 THR 是空的(THRF=0)，软件写一个字节数据到 SPDAT 数据将存储在 THR 并且 THRF 置位。如果输出移位寄存器(OSR)是空的，硬件立刻将 THR 数据移到 OSR 并且 THRF 清零。在 SPI 主机模式，OSR 有效数据将触发 SPI 发送。在 SPI 从机模式，OSR 有效数据等待另一个 SPI 主机移出数据。如果 THR 是非空(THRF=1)，软件写一个字节数据到写冲突标志 WCOL (SPSTAT.6)将置位。

### 19.2.5. 写冲突

**MA82G5A64** 的 SPI 在发送方向和接收方向是双缓冲数据器。发送数据在 THR 空时才能写入到缓冲器 THR。只读标志 THRF 表示 THR 是空或非空。在 THRF 为“1”时数据寄存器被写入数据冲突标志 WCOL (SPSTAT.6) 将置位。这种情况下，SPDAT 写入操作将被忽略。

主机或从机检测到写冲突时，主机异常是主机传输过程中有非空控制；从机是在主机初始化传输没有控制结束时出现冲突。

WCOL 软件写“1”清零。

### 19.2.6. SPI 时钟速率选择

SPI 时钟频率选择（主机模式）使用 SPCTL 寄存器的 SPR1 和 SPR0 位及 SPSTAT 寄存器的 SPR2 来设置，如表 19-2 所示。

表 19-2. SPI 串行时钟速率

SPR2	SPR1	SPR0	SPI 时钟选择	SPI 时钟速率 @ SYSCLK=12MHz
0	0	0	SYSCLK/4	3 MHz
0	0	1	SYSCLK/8	1.5 MHz
0	1	0	SYSCLK/16	750 KHz
0	1	1	SYSCLK/32	375 KHz
1	0	0	SYSCLK/64	187.5 KHz
1	0	1	SYSCLK/128	93.75 KHz
1	1	0	<b>S1TOF/6</b>	可变的
1	1	1	<b>T3OF/6</b>	可变的

注意：

1. SYSCLK 是系统时钟。
2. S1TOF 是 UART1 波特率定时器溢出。
3. T3OF 是定时器 3 溢出。
4. 在定时器 3 分裂模式下，T3OF 被 TL3OF 所替代。

### 19.3. 数据模式

时钟相位(CPHA) 位可以让用户设定数据采样和改变时的时钟沿。时钟极性位 CPOL 可以让用户设定时钟极性。下面图例显示了不同时钟相位、极性设置下 SPI 通讯时序。

图 19-5 SPI 从机传送格式 (CPHA=0)




图 19-6 SPI 从机传送格式 (CPHA=1)




图 19-7 SPI 主机传送格式 (CPHA=0)





图 19-8 SPI 主机传送格式 (CPHA=1)



## 19.4. SPI 寄存器

下面是 SPI 操作的相关特殊功能寄存器：

### **SPCON: SPI 控制寄存器**

SFR 页 = 0~F

SFR 地址 = 0x85                          复位值= 0000-0100

7	6	5	4	3	2	1	0
SSIG	SPEN	DORD	MSTR	CPOL	CPHA	SPR1	SPR0

R/W                    R/W                    R/W                    R/W                    R/W                    R/W                    R/W                    R/W

Bit 7: SSIG, 忽略/SS

0: /SS 引脚决定该设备是主机还是从机。

1: MSTR 位决定该设备是主机还是从机。

Bit 6: SPEN, SPI 使能

0: SPI 接口禁用，所有 SPI 引脚可作为通用 I/O 口使用。

1: SPI 使能。

Bit 5: DORD, SPI 数据顺序

0: 传送数据时先传数据字节最高位。

1: 传送数据时先传数据字节最低位。

Bit 4: MSTR, 主机/从机模式选择

0: SPI 从机模式。

1: SPI 主机模式。

Bit 3: CPOL, SPI 时钟极性选择

0: SPICLK 待机是为低电平，SPICLK 时钟脉冲前沿是上升沿，而后沿是下降沿。

1: SPICLK 待机是为高电平，SPICLK 时钟脉冲前沿是下降沿，而后沿是上升沿。

Bit 2: CPHA, SPI 时钟相位选择

0: /SS 引脚低电平 (SSIG=0)开始放数据并在 SPICLK 后沿改变数据。 数据在 SPICLK 的前沿采样。

1: SPICLK 脉冲前沿放数据，后沿采样。

(注：若 SSIG=1, CPHA 必须不为 1，否则就是为定义操作。)

Bit 1~0: SPR1-SPR0, SPI 时钟速率选择位 0 和 1 (主机模式, 与 SPR2 配合使用)

SPR2	SPR1	SPR0	SPI 时钟选择	SPI 时钟速率 @ SYSCLK=12MHz
0	0	0	SYSCLK/4	3 MHz
0	0	1	SYSCLK/8	1.5 MHz
0	1	0	SYSCLK/16	750 KHz
0	1	1	SYSCLK/32	375 KHz
1	0	0	SYSCLK/64	187.5 KHz
1	0	1	SYSCLK/128	93.75 KHz
1	1	0	<b>S1TOF/6</b>	可变的
1	1	1	<b>T3OF/6</b>	可变的

注意:

1. SYSCLK 是系统时钟。
2. S1TOF 是 UART1 波特率定时器溢出。
3. T3OF 是定时器 3 溢出。
4. 在定时器 3 分裂模式下, T3OF 被 TL3OF 所替代。

#### **SPSTAT: SPI 状态寄存器**

SFR 页 = 0~F

SFR 地址 = 0x84 复位值= 0000-XXX0

7	6	5	4	3	2	1	0
SPIF	WCOL	THRF	SPIBSY	--	--	--	SPR2
R/W	R/W	R	R	W	W	W	R/W

Bit 7: SPIF, SPI 传输完成标志

0: 软件写“1”此位清零。

1: 当一次串行传输完成时, SPIF 位置位, 同时若 SPI 中断允许, 会产生一个中断。若 /SS 引脚在主机模式下被拉低且 SSIG=0, SPIF 位也会置位以表明“模式改变”。

Bit 6: WCOL, SPI 写冲突标志

0: 软件写“1”此位清零。

1: SPI 数据寄存器 (SPDAT) 在数据传输过程中被写入此位置位(见章节“19.2.5 写冲突”)。

Bit 5: THRF, 发送保持寄存器 (THR) 非空标志。只读

0: 表明 THR 是“空的”。当 THR 为空时此位被硬件清零，这意味着 THR 中的数据已经被装入移位输出寄存器进行发送，而现在用户可以向 SPDAT 写下一个要发送的数据。

1: 表明 THR 是“非空”。当软件向 SPDAT 写数据时由硬件置位。

Bit 4, SPIBSY, SPI 忙标志。只读

0: 表示 SPI 是待机状态并且所有的移位寄存器是空的。

1: 置位表示 SPI 传输进行中（主机或从机）。

Bit 3~1: 保留。当 SPSTAT 写入时，这些位软件必须写”0”。

Bit 0: SPR2, SPI 时钟速率选择 (与 SPR1 和 SPR2 配合使用)

#### **SPDAT: SPI 数据寄存器**

SFR 页 = 0~F

SFR 地址 = 0x86 复位值= 0000-0000

7	6	5	4	3	2	1	0
(MSB)							(LSB)


R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

SPDAT 有两个物理缓冲器供发送和接收过程中各自独立写入和读取。

## 20. 双线串行接口(TWSI/TWI)


双线串行接口是一个双线双向总线。双线串行接口(TWSI)很适合于典型的处理器应用。TWSI 协议允许系统设计人员只用两根双向传输线来连接多达 128 个不同的设备。一根用于时钟 (SCL)，一根用于数据 (SDA)。双线串行接口(TWSI)由 SDA (串行数据, P4.1) SCL (串行时钟, P4.0) 控制产生和同步，仲裁逻辑以及起始/停止 (START/STOP)。唯一需要的外部硬件就是在 TWSI 的每根传输线上添加一个上拉电阻。所有连接到总线的设备都有自己的地址，而且 TWSI 协议解决了总线仲裁的问题。

图 20-1 TWSI 总线互联框图



TWSI 总线可以操作在主机或从机也可以是多主机。CPU 通过 SIADR (串行接口从机地址寄存器)、SIDAT (串行接口数据寄存器，用于发送和接收 TWSI 数据)、SICON (串行接口控制寄存器)、SISTA (串行接口状态寄存器) 这四个特殊功能寄存器与 TWSI 相连。TWSI 硬件通过两根数据线与串行总线相连：SDA (串行数据线, P4.1)、SCL (串行时钟线, P4.0)。

图 20-2 TWSI 功能框图



## 20.1. 操作模式

TWSI 有 4 种操作模式： 1) 主机/发送模式， 2)主机/接收模式， 3)从机/发送模式 4)从机/接收模式。SI 软件清零之后 SICON 寄存器的位 STA, STO 和 AA 决定 TWSI 硬件下一个执行的是哪一个操作。当下一个操作完成，SISTA 寄存器将更新一个新状态同时 SI 也会硬件置位。现在，中断服务程序会被调用（如果 TWSI 中断使能），软件可以通过新的状态区分需要调用哪一个子程序。

### 20.1.1. 主机发送模式

在主机发送模式，一定数量的字节数据可以发送到一个从机接收器。在进入主机发送模式前，SICON 必须作如下设置：

**SICON**

7	6	5	4	3	2	1	0
CR2	ENSI	STA	STO	SI	AA	CR1	CR0
Bit rate	1	0	0	0	x	Bit rate	

CR0、 CR1和CR2定义了串行位速率。ENSI必须设置为逻辑1来使能TWSI。如果AA位复位，在其它设备成为总线的主机时，TWSI将不会应答它自身的从机地址或广播地址。也就是说，如果AA复位，TWSI不能进入从机模式。STA、 STO与SI必须复位。

置位STA也许可以立即进入主机发送模式。TWSI逻辑将检测串行总线并且在总线空闲时产生一个START信号。发送完START信号后，串行中断标志（SI）将被置位，并且状态寄存器（SISTA）中的状态编码将为08H。这个状态编码必须用于指示一个中断服务程序加载从机地址和数据方向位（SLA+W）到SIDAT。SICON的SI位必须清零，串行传输才能继续进行。

当从机地址与方向位发送完，并且接收到一个应答位后，串行中断标志（SI）会再次被置位。SISTA可能为以下的编码：在主机模式为18H, 20H或38H，如果从机模式使能（AA=1），也可以为68H, 78H或B0H。在这些状态编码下对应的操作将在随后的工作流程图中详细叙述。在一个REPEATED START信号后（状态编码10H），TWSI可以通过向SIDAT写入SLA+R进入主机接收模式。

### 20.1.2. 主机接收模式

在主机接收模式，可以从从机发送器接收一定数量的字节数据。SICON也必须如主机发送模式一样初始化。开始信号发送后，中断服务程序必须向SIDAT写入7位从机地址与数据方向位（SLA+R）。SICON的SI位必须清零，串行传输才能继续进行。

在从机地址与数据方向位发送完并且接收到应答位后，串行中断标志（SI）重新置位。SISTA可能为以下的编码：在主机模式为40H, 48H或38H，如果从机模式使能（AA=1），也可以为68H, 78H或B0H。这些状态编码下对应的操作将在随后的工作流程图中详细叙述。在一个REPEATED START信号后（状态编码10H），TWSI可以通过向SIDAT写入SLA+W进入主机接收模式。

Megawin Confidential

### 20.1.3. 从机发送模式

在从机发送模式下，许多数据发送给主机接收。**SIADR** 和 **SICON** 必须如下初始化从机发送模式：

**SIADR**

7	6	5	4	3	2	1	0
X	X	X	X	X	X	X	GC

|<----- 自己的从机地址 ----->|

高 7 位是响应被主机寻址的 TWSI 地址。如果 LSB (GC)置位，TWSI 将应答广播地址(00H); 否则将忽略广播地址。

**SICON**

7	6	5	4	3	2	1	0
CR2	ENSI	STA	STO	SI	AA	CR1	CR0
X	1	0	0	0	1	X	X

在从机模式下 CR0, CR1 和 CR2 不影响 TWSI 。 ENSI 必须置位去使能 TWSI。 AA 必须置位去使能 TWSI 应答自己的从机地址或广播地址。 STA, STO 和 SI 必须清零。

当**SIADR**和**SICON**初始化之后，TWSI会等待直到其从机地址被寻址并且数据方向为”1” (R)，TWSI将工作于从机发送模式。在接收到自身的从机地址以及”R”位后，串行中断标志 (SI) 置位，并且可以从SISTA读出一个可用的状态编码。这些状态编码可以用作指示一个中断服务程序，在这些状态编码下对应的操作将在随后的工作流程图详细叙述。当TWSI处于主机模式时，如果仲裁失败也可能进入从机发送模式（参考B0H状态）。

如果在一次传输的过程中 AA 位复位，TWSI 将发送完当前字节的数据后进入 C0H 或 C8H 状态。TWSI 会转换到未被寻址从机模式，如果主机继续传输，TWSI 将会忽略主机接收器，因此主机总是接收到”1”。当 AA 复位时，TWSI 不会回应其从机地址或广播地址，但是会继续监听串行总线。在任何时候可以通过置位 AA 恢复，这意味着 AA 位可用于暂时从总线中隔离 TWSI。

### 20.1.4. 从机接收模式

在从机接收模式，会从主机发送器接收一定数量的字节数据。数据传送的初始化与从机发送模式一样。

**SIADR**与**SICON**初始化后，TWSI会等待直到其从机地址被寻址并且数据方向为”0” (W)，TWSI将工作于从机接收模式。在接收到其从机地址与”W”位后，串行中断标志 (SI) 置位，并且可以从SISTA读出一个可用的状态编码。这些状态编码可以用作指示一个中断服务程序，在这些状态编码下对应的操作将在随后的工作流程图详细叙述。当TWSI处于主机模式时，如果仲裁失败可能进入从机接收模式（参考状态68H和78H）。

如果在一次传输的过程中AA位被复位，TWSI会在接收到下一个字节后回复NACK（逻辑1）。当AA复位时，TWSI不会响应自身的从机地址或广播地址，但是会继续监听串行总线。在任何时候可以通过置位AA恢复，这意味着AA位可用于暂时从总线中隔离TWSI。

## 20.2. 混合状态

有两个SISTA编码没有与已经定义的TWSI硬件状态对应，描述如下：

### S1STA = F8H:

这个状态编码表明还没有相应的信息可用，因为串行中断标志（SI）还没有置位。这种情况发生在状态转换之间和TWSI未涉及串行传输时。

### S1STA = 00H:


这个状态编码表明在一个TWSI串行传输过程中发生总线错误。当一个START或STOP信号在一帧的不合法位置发送时，总线错误就会发生。例如：在传输一个字节地址、数据时，或者在应答位。总线错误也会在外界干扰扰乱内部TWSI信号时发生。当总线错误发生时，SI被置位，STO标志必须置位并且SI必须软件清零用来从总线错误中恢复。这会使TWSI进入“未被寻址”（not-addressed）从机状态（已定义的状态）并且清除STO标志（SICON的其它位不受影响）。SDA与SCL线将被释放（不会发送STOP信号）。

## 20.3. 使用 TWSI


TWSI 是面向字节并且基于中断的。中断会在所有总线事件后发生，例如接收到一字节数据或发送 START 信号。因为 TWSI 是基于中断的，应用软件可以自由的在一个 TWSI 字节发送的过程中处理其它工作。注意，TWSI 中断标志位（AUXIE.6）与 EA 位允许应用程序选择在 SI 标志出现时是否产生中断请求。当 SI 标志出现时，表明 TWSI 已经完成一个操作并且等待程序响应。此时状态寄存器 SISTA 保存的状态编码表明 TWSI 总线的当前状态。用户程序可以通过对 STA, STO 和 AA 位（在 SICON 中）进行适当的编程来决定接下来 TWSI 总线将如何运行。

下面的操作流程图将指导用户通过“状态到状态”（state-by-state）的操作来使用 TWSI。首先，用户应该向 SIADR 写入自身的从机地址（参考前面对 SIADR 的描述）。作为主机时，在初始 SICON 后，第一步为置位“STA”来向总线产生一个 START 信号。作为从机时，在初始化 SICON 后，TWSI 等待直到被寻址。然后参考操作流程图对 SICON 的 STA, STO, SI, AA 位进行适当的编程来进行后续动作。当 SI 清零后 TWSI 硬件就会进行下一步动作，因此推荐使用如下两个步骤：先对 STA, STO 与 AA 编程，然后清零 SI 位（可以使用“CLR SI”指令）来进行可靠的操作。


下面的图指出如何阅读流程图。




### (1) Master/Transmitter Mode




## (2) Master/Receiver Mode




### (3) Slave/Transmitter Mode



#### (4) Slave/Receiver Mode



### (5) Slave/Receiver Mode (For General Call)



## 20.4. TWSI 寄存器

### **SIADR: TWSI 接口地址寄存器**

SFR 页 = 0~F

SFR 地址 = 0xD1 复位值= 0000-0000

7	6	5	4	3	2	1	0
A6	A5	A4	A3	A2	A1	A0	GC
R/W							

CPU 可以直接对此寄存器进行读写。SIADR 不受 TWSI 硬件的影响。当 TWSI 处于主机模式时此寄存器的值会被忽略。当处于从机模式时，寄存的高七位必须被用于本机的从机地址，并且当最低位(GC)置位时，广播地址(00H)会被识别，否则忽略。在 START 状态后，最高位与从 TWSI 总线上收到的首位相对应。

### **SIDAT: TWSI 接口数据寄存器**

SFR 页 = 0~F

SFR 地址 = 0xD2 复位值= 0000-0000

7	6	5	4	3	2	1	0
D7	D6	D5	D4	D3	D2	D1	D0
R/W							

此寄存器保存着一字节将要发送或者刚接收到的数据。在没有进行移位工作时，CPU 可以直接对此寄存器进行读写。这种情况发生在 TWSI 正处于一个被定义的状态并且串行中断标志位(SI)置位。只要 SI 被置位，SIDAT 中的数据总是保持稳定的。在数据被移出时，总线上的数据同时移入，SIDAT 总保存着总线上出现的最后一个字节数据。因此在仲裁失败时，主机切换为从机的过程会在 SIDAT 中产生一个正确的数据。

SIDAT 与 ACK 标志位组成一个 9 位的移位寄存器，可以在移入或移出一个 8 位的数据后，跟随一个应答位。ACK 标志由 TWSI 硬件控制，CPU 访问不到。串行数据在 SCL 的上升沿移入 SIDAT 寄存器。当一字节的数据完全移入 SIDAT 后，SIDAT 中的数据将是可以用的，并且控制逻辑会在第 9 个时钟周期返回一个应答位。串行数据在 SCL 的下降沿从 SIDAT 寄存器移出。

CPU 向 SIDAT 写入数据后，SD7 位将首先出现在 SDA 线上。9 个时钟周期后，SIDAT 中的 8 位数据将被发送完成，并且通过应答位返回 ACK 标志。注意发送出去的 8 位数据会移回 SIDAT。

### SICON: TWSI 控制寄存器

SFR 页 = 0~F

SFR 地址 = 0xD4 复位值 = 0000-0000

7	6	5	4	3	2	1	0
CR2	ENSI	STA	STO	SI	AA	CR1	CR0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

CPU 可以直接读写此寄存器。其中两个位会受 TWSI 硬件的影响：SI 位会在串行中断请求时置位，STO 位会在总线出现 STOP 状态时清零。STO 位也会在 ENS1=0 时清零。

Bit 7: CR2, TWSI 时钟速率选择位 2 (与 CR1 和 CR0 一起使用)。

Bit 6: ENSI, TWSI 硬件使能位

ENSI 为 "0" 时，SDA 与 SCL 输出为高阻态，SDA 与 SCL 输入信号被忽略，TWSI 处于被寻址 (not-addressed) 从机状态，SICON 的 STO 位被强制置为 "0"，但不影响其它位。P4.1 (SDA) 与 P4.0 (SCL) 可用作通用 I/O 引脚。ENSI 为 "1" 时，TWSI 使能，P4.1 和 P4.0 端口锁存器必须设置为逻辑 1 并且 I/O 模式必须配置成开漏模式以用于接下来的串行通讯。

Bit 5: STA, 开始 (START) 标志

当 STA 位被置位进入主机模式时，TWSI 硬件将检查串行总线的状态，若总线空闲将产生一个开始信号。若总线忙，TWSI 将等待 STOP 信号出现并且在一个延迟后产生 START 信号。如果 STA 在 TWSI 已经是处于主机模式并且一个或多个字节已被发送或接收的情况下置位，TWSI 会发送一个 REPEATED START 信号。STA 可以在任何时候置位，也可以在 TWSI 是一个被寻址的从机时置位。当 STA 位复位时，无 START 或 REPEATED START 信号产生。

Bit 4: STO, 停止 (STOP) 标志

当 TWSI 处于主机模式时，置位 STO 会向串行总线发送一个 STOP 信号。当在总线上检测到 STOP 信号时，TWSI 硬件清除 STO 标志。在从机模式时，置位 STO 标志可从总线错误状态恢复。在这种情况下不会向总线发送 STOP 信号，但是 TWSI 硬件表现就像已经接收到一个 STOP 信号，并且转换到未被寻址的从机接收模式。STOP 标志自动被硬件清零。如果 STA 与 STO 位同时置位，若 TWSI 处于主机模式将产生一个 STOP 信号（当处于从机模式时将产生一个内部的 STOP 信号，但不发送），接着发送一个 START 信号。

Bit 3: SI, 串行中断标志

当一个新的 TWSI 状态出现在 SISTA 寄存器时，SI 标志会被硬件置位。如果 TWSI 中断允许，中断服务程序将会运行。唯一不会使 SI 置位的状态是指出没有相关状态信息可以获得的 F8H。当 SI 置位时，SCL 线上的低电平会延长，并且串行传输暂停。SCL 线上的高电平不受 SI 标志影响。SI 必须由软件清零。SI 标志复位时不会产生中断请求，SCL 线上的时钟也不会延长。

Bit 2: AA, 确实应答标志

如果 AA 标志设为“1”，一个 ACK (SDA 低电平) 将在 SCL 的应答时钟周期内回复，当：

- 1) 接收到本机的从机地址。
- 2) TWSI 处于主机/接收模式时，接收到一字节的数据。
- 3) TWSI 处于已被寻址的从机/接收模式时，接收到一字节的数据。

如果 AA 标志设为“0”，一个 NACK ( SDA 高电平) 将在 SCL 的应答时钟周期内回复，当：

- 1) TWSI 处于主机/接收模式时，接收到一字节的数据。
- 2) TWSI 处于已被寻址的从机/接收模式时，接收到一字节的数据。

Bit 7, 1~0: CR2, CR1 和 CR0 时钟速率选择位

TWSI 处于主机模式时，这三个位决定串行时钟频率。当 TWSI 处于从机模式时，时钟频率并不重要，因为 TWSI 会自动同步任何主机的时钟频率，高达 100 KHz。下表给出不同的时钟速率设置：

CR2	CR1	CR0	TWSI 时钟选择	TWSI 时钟速率 @ SYSCLK=12MHz
0	0	0	SYSCLK/8	1.5 MHz
0	0	1	SYSCLK/16	750 KHz
0	1	0	SYSCLK/32	375 KHz
0	1	1	SYSCLK/64	187.5 KHz
1	0	0	SYSCLK/128	93.75 KHz
1	0	1	SYSCLK/256	46.875 KHz
1	1	0	S1TOF/6	可变的
1	1	1	T3OF/6	可变的

注意：

1. SYSCLK 是系统时钟。
2. S1TOF 是 UART1 波特率定时器溢出。
3. T3OF 定时器 3 溢出。
4. 在定时器 3 分裂模式下，T3OF 由 TL3OF 替代。

#### **SISTA: TWSI 状态寄存器**

SFR 页 = 0~F

SFR 地址 = 0xD3                   复位值 = 1111-1000

7	6	5	4	3	2	1	0
SIS7	SIS6	SIS5	SIS4	SIS3	SIS2	SIS1	SIS0

R

R

R

R

R

R

R

R

SISTA 是一个 8 位的只读寄存器。低三位总是为 0，高五位保存状态编码，可以组成多个可能的状态编码。当 SISTA 为 F8H 时，没有串行中断请求。SISTA 的其它值用于定义相应的 TWSI 状态。当进入这些状态的一种时，会请求串行中断（SI=1）。在 SI 硬件置位时，一个有效的状态编码会存于 SISTA 中。

另外，状态 00H 表示总线错误。当一个 START 或 STOP 信号在不符合规定的位置发送时会产生总线错误，如一个地址/数据的内部或者刚好在应答位上。

## 21. 键盘中断(KBI)

键盘中断功能主要用于当 P2 口等于或不等于某个值时产生一个中断，这个功能可以用作总线地址识别或键盘键码识别。

有 3 个特殊功能寄存器与此功能相关。键盘中断掩码寄存器(KBMASK) 用来定义 P2 口哪些引脚可以产生中断；键盘模式寄存器(KBPATN)用来定义与 P2 口值进行比较的值，比较匹配时硬件置键盘中断控制寄存器(KBCON)中的键盘中断标志(KBIF)，若 EIE1 中的 EKBI 中断允许且 EA=1，则还会产生一个中断。键盘中断控制寄存器(KBCON)中的 PATN\_SEL 位用来定义比较是“相等”还是“不等”匹配。键盘输入可以通过 KBIPS1~0, AUXR1.7~6 从端口 0, 2, 5 和 6 来选择。默认下端口 0 是键盘输入。

为了使用键盘中断作为“键盘”中断，用户需要设置 KBPATN=0xFF 和 PATN\_SEL=0 (不相等)，然后将任意按键连接到 KBMASK 寄存器定义的相应 P2 口，按下时硬件就会置位中断标志 KBIF，并当中断使能时产生中断。这个中断可以将 CPU 从空闲模式或掉电模式下唤醒。这个功能在手持设备，电池供电系统等要求低功耗而且易用的设备上特别有用。

### 21.1. 键盘寄存器

下面是键盘中断操作相关的特殊功能寄存器：

#### **KBPATN: 键盘模式寄存器**

SFR 页 = 0~F

SFR 地址 = 0xD5 复位值= 1111-1111

7	6	5	4	3	2	1	0
KBPATN.7	KBPATN.6	KBPATN.5	KBPATN.4	KBPATN.3	KBPATN.2	KBPATN.1	KBPATN.0

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 7~0: KBPATN.7~0: 键盘模式 。复位值是 0xFF。

#### **KBCON: 键盘控制寄存器**

SFR 页 = 0~F

SFR 地址 = 0xD6 复位值= XXXX-XX00

7	6	5	4	3	2	1	0
--	--	--	--	--	--	PATN_SEL	KBIF

W            W            W            W            W            W            R/W            R/W

Bit 7~2: 保留。当 KBCON 写入时，这些位软件必须写”0”。

Bit 1: PATN\_SEL, 模式匹配极性选择

0: 键盘输入不等于 KBPATN 中用户定义的模式时产生中断

1: 键盘输入等于 KBPATN 中用户定义模式时产生中断

Bit 0: KBIF, 键盘中断标志

0: 必须由软件写入‘0’来清零。

1: 键盘端口值匹配 KBPATN、KBMASK、PATN\_SEL 设置条件时置位。

#### **KBMASK: 键盘中断掩码寄存器**

SFR 页 = 0~F

SFR 地址 = 0xD7 复位值= 0000-0000

7	6	5	4	3	2	1	0
KBMASK.7	KBMASK.6	KBMASK.5	KBMASK.4	KBMASK.3	KBMASK.2	KBMASK.1	KBMASK.0

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

KBMASK.7: 置位时，使能 Px.7 作为键盘中断源 (KBI7)。

KBMASK.6: 置位时，使能 Px.6 作为键盘中断源 (KBI6)。

KBMASK.5: 置位时，使能 Px.5 作为键盘中断源 (KBI5)。

KBMASK.4: 置位时，使能 Px.4 作为键盘中断源 (KBI4)。

KBMASK.3: 置位时，使能 Px.3 作为键盘中断源 (KBI3)。

KBMASK.2: 置位时，使能 Px.2 作为键盘中断源 (KBI2)。

KBMASK.1: 置位时，使能 Px.1 作为键盘中断源 (KBI1)。

KBMASK.0: 置位时，使能 Px.0 作为键盘中断源 (KBI0)。

x = 0, 2, 5 or 6.

#### **AUXR1: 辅助控制寄存器 1**

SFR 页 = 0~F

SFR 地址 = 0xA2 上电复位+复位值= 0000-0000

7	6	5	4	3	2	1	0
<b>KBIPS1</b>	<b>KBIPS0</b>	P5SPI	P5S1	P5T2	P6PCA	EXTRAM	DPS

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 7~6: KBIPS1~0, KBI 端口选择位[1:0].


KBIPS1~0	KBI7~0
00	P0.7~P0.0
01	P2.7~P2.0
10	P5.7~P5.0
11	P6.7~P6.0

## 22. 12 位模数转换器 (ADC)

**MA82G5A64** 的 ADC 子系统由一个模拟多路器 (AMUX) 和一个 250ksps、12 位逐次逼近型模数转换器组成。多路器可以通过特殊功能寄存器进行配置 (如图 22-1) 运行在单一节点模式或全差分模式，并且可以配置测量端口 1 的任何一个口。仅当 ADC 控制寄存器(ADCON0) 的 ADEN 位被置逻辑 1 的时候 ADC 子系统被使能，ADEN 设置为逻辑 0 的话 ADC 子系统低电关闭。

### 22.1. ADC 结构

图 22-1. ADC 结构框图



### 22.2. ADC 操作

ADC 最大转换速度可以达到 250 ksps，ADC 转换时钟由 ADCFG0 寄存器的 ADPS2~0 位决定的系统时钟分频或 T3CKO 而来。ADC 转换时钟不能超过 6 MHz。

This document information is the intellectual property of Megawin Technology.

© Megawin Technology Co., Ltd. 1999 All right reserved.

QP-7300-03D

193/255

转换完成后 (ADCI 变为 1)，转换结果从 ADC 结果寄存 (ADCH, ADCL) 中得到。作为单节点 ADC，转换结果是：

$$\text{ADC Result} = \frac{V_{IN} - 4096}{VDD \text{ Voltage}}$$

### 22.2.1. ADC 输入通道

模拟多路器(AMUX)选择输入口给 ADC，允许端口 1(P1)的任何一个口成为被测量的单节点模式。通过 ADCON0 寄存器的 CHS.2~0 位选择进入 ADC 测量的通道 (见图 22-1)。对被选择的引脚测量的是对地 (GND) 电压。在全差分模式下，ADC 支持在端口 1 上的 4 通道差分输入并且输出有符号的补码格式结果。

### 22.2.2. 开始转换

在使用 ACD 功能之前，用户应：

- 1) 设置 ADCEN 位启动 ADC 硬件
- 2) 通过 ADCMS 来配置 ADC 的模式是单节点模式或全差分模式
- 3) 通过 ADCKS2, ADCKS1 和 ADCKS0 位配置 ADC 转换速度
- 4) 设置 CHS2、CHS1 和 CHS0 选择输入通道
- 5) 设置 P1M0 和 P1AIO 寄存器将所选引脚设定成只输入模式
- 6) 设置 ADRJ 位配置 ADC 转换结果输出形式

现在，用户就可以置位 ADCS 来启动 AD 转换了。转换时间取决于 ADCKS2, ADCKS1 和 ADCKS0 位的设置。一旦转换结束，硬件自动清除 ADCS 位，设置中断标志 ADCI，并将 12 位的转换结果按照 ADRJ 的设置存入 ADCH 和 ADCL。如果用户设置 ADCS 并且选择 ADC 的触发模式是定时器 1/3 溢出或全速运行，这样 ADC 保持不断转换知道 ADCEN 清零或 ADC 配置成手动模式。

如上所述，中断标志 ADCI，由硬件设置以表明一次转换完成。因此，有两种方法检测AD转换是否完成：(1) 软件检测ADCI中断标志；(2) 设置EIE1寄存器EADC位和IE寄存器EA位使能ADC中断。这样，转换结束就会跳入中断服务进程。无论(1) 或 (2), ADCI标志都必须在下次转换前用软件清零。

### 22.2.3. ADC 示例代码

--- (C 语言代码) -----

```
unsigned int ADCR0;

// 初始化 ADC
ADCON0 = 0x81;          // 使能 ADCEN,选择单节点模式,选择 AIN1 (P1.1)
ADCFG0 = 0x10;           // ADC 时钟=系统时钟(SYSCLK)/2, ADRJ=1 (右对齐), 置位 ADCS 启动 ADC 转换
P1AIO |= 0x02;           // 配置 P1.1 为仅输入模式

// 启动 ADC 转换
ADCON0 |= 0x08;          //转换开始
while ((ADCON0 & 0x10) == 0x00); // 等待 ADCl=1 转换完成
ADCON0 &= ~0x10;          // 清除 ADC 中断标志

ADCR0 = ADCDH << 8;//右对齐
ADCR0 |= ADCDL;
```

--- (8051 汇编语言代码) -----

```
ADCR0_H DATA 0x40 ;高 4 位
ADCR0_L DATA 0x41 ;LSB
```

start:

```
MOV ADCON0,#0E2h      ;ADCEN=1, 打开 ADC 硬件
              ;(SPEED1,SPEED0)=(1,1), 转换时间= 60 时钟周期
              ;选择 AIN0 (P1.2)为模拟输入

ORL P1M0,#00000100B   ;P1M0,位 2=1 ;配置 P1.2 作为仅输入模式
ANL P1M1,#11111011B   ;P1M1,位 2=0 ;

ANL AUXR0,#11111011B  ;ADRJ=0: ADCH 存储 B9~B2; ADCL 存储 B1,B0

ORL ADCON0,#00001000B ;ADCS=1 →启动 ADC 转换
```

wait\_loop:

```
MOV ACC,ADCON  
JNB ACC.4,wait_loop ; 等待 ADCI=1 转换完成
```

;这样,10-位 ADC 结果保存在 ADCH 和 ADCL

;...

;...

#### 22.2.4. ADC 转换时间

用户可以根据输入的模拟信号频率选择合适的转换速度。ADC 的最大输入时钟是 6MHz 并且操作在固定的 24 个 ADC 转换时钟。用户可以通过 ADCFG0 寄存器的 ADCKS2~0 来配置转换速率。例如, 若 SYSCLK =12MHz 并且 ADCKS = SYSCLK/2, 则输入的模拟信号频率不应超过 250KHz, 以保证转换精度。(转换速率 = 12MHz /2/24 = 250KHz)。

#### 22.2.5. I/O 引脚用于 ADC 功能

用作 A/D 转换的模拟输入引脚也可以保持其数字 I/O 输入输出功能。为了获得最佳转换效果, 用作 ADC 的引脚应当禁止其数字输出, 可以按照引脚配置一节中的描述将引脚设为只输入模式。当 ADCI7~0 引脚作为模拟信号输入时并且数字信号输入不需要时, 软件可以在 P1AIO 寄存器设置相应的引脚仅为模拟输入以便降低数字输入缓冲器的功耗。模拟输入功能的端口配置描述参考章节“13.2.2 端口 1 寄存器”

#### 22.2.6. 空闲和掉电模式

在空闲和掉电模式下, ADC 将无法使用, 若 A/D 功能打开, 它将消耗一部分的电流。因此, 为了降低待机和掉电模式下的功耗, 可以在进入掉电和空闲模式前关闭 ADC 硬件 (ADEN =0)。

## 22.3. ADC 寄存器

### **ADCON0: ADC 控制寄存器 0**

SFR 页 = 0~F

SFR 地址 = **0xC4** 复位值 = 0000-0000

7	6	5	4	3	2	1	0
ADCEN	ADCMS	AZEN	ADCI	ADCS	CHS2	CHS1	CHS0
R/W	R/W	W	R/W	R/W	R/W	R/W	R/W

Bit 7: ADCEN, ADC 使能

0: 关闭 ADC 模块

1: 开启 ADC 模块。在 ADSC 置位之前至少需要 5us 的 ADC 使能时间。

Bit 6: ADC 转换模式选择

0: ADC 工作在单节点模式。

1: ADC 工作在全差分模式。

Bit 5: AZEN. ADC 自动清零功能使能位.

0: 禁止 ADC 自动清零功能.

1: 使能 ADC 自动清零功能.

Bit 4: ADCl, ADC 中断标志

0: 此标志必须软件清零。

1: 一次 A/D 转换完成时此标志置位，若中断允许则还会产生一个中断。

Bit 3: ADSC. ADC 转换启动

0: ADSC 不能被软件清零。

1: 软件置此位启动 A/D 转换。转换完成，ADC 硬件会自动清除 ADSC 并且 ADCl 置位。ADSC 或 ADCl 为"1"时将不会开始新的 A/D 转换。

Bit 2~0: CHS2 ~ CHS1, 多路器 ADC 输入通道选择位

单节点模式:

CHS[2:0]	通道选择
0 0 0	AIN0 (P1.0)
0 0 1	AIN1 (P1.1)
0 1 0	AIN2 (P1.2)
0 1 1	AIN3 (P1.3)
1 0 0	AIN4 (P1.4)
1 0 1	AIN5 (P1.5)
1 1 0	AIN6 (P1.6)
1 1 1	AIN7 (P1.7)

全差分模式:

CHS[2:1]	通道选择
0 0	AIN0P (P1.0) AIN0M (P1.1)
0 1	AIN1P (P1.2) AIN1M (P1.3)
1 0	AIN2P (P1.4) AIN2M (P1.5)
1 1	AIN3P (P1.6) AIN3M (P1.7)

注意:

- 全差分模式 AIN0P, AIN1P, AIN2P 和 AIN3P 是正端输入。
- 全差分模式 AIN0M, AIN1M, AIN2M 和 AIN3M 是负端输入。

#### **ADCFG0: ADC 配置寄存器 0**

SFR 页 = 0~F

SFR 地址 = **0xC3** 复位值 = 0000-XX00

7	6	5	4	3	2	1	0
ADCKS2	ADCKS1	ADCKS0	ADRJ	--	--	ADTM1	ADTM0

R/W R/W R/W R/W W W R/W R/W

Bit 7~5: ADC 转换时钟选择位

ADCKS[1:0]	ADC 时钟选择
0 0 0	SYSCLK/2
0 0 1	SYSCLK/4
0 1 0	SYSCLK/8
0 1 1	SYSCLK/16
1 0 0	SYSCLK/32
1 0 1	SYSCLK/64
1 1 0	S1TOF/2
1 1 1	T3OF/2

注意:

1. SYSCLK 是系统时钟。
2. S1TOF 是 UART1 波特率定时器溢出。
3. T3OF 是定时器 3 溢出。
4. 在定时器 3 分裂模式下, T3OF 被 TL3OF 替代。

Bit 4: ADRJ, ADC 结果向右对齐选择。

0: 高 8 位转换结果存在 ADCH[7:0], 低 4 位转换结果存在 ADCL[7:4]。

1: 高 4 位转换结果存在 ADCH[3:0], 低 8 位转换结果存在 ADCL[7:0]。

如果 ADRJ = 0

#### **ADCDH: ADC 数据高字节寄存器**

SFR 页 = 0~F

SFR 地址 = 0xC6 复位值 = XXXX-XXXX

7	6	5	4	3	2	1	0
(B11)	(B10)	(B9)	(B8)	(B7)	(B6)	(B5)	(B4)

R            R            R            R            R            R            R            R

#### **ADCL: ADC 数据低字节寄存器**

SFR 页 = 0~F

SFR 地址 = 0xC5 复位值 = XXXX-XXXX

7	6	5	4	3	2	1	0
(B3)	(B2)	(B1)	(B0)	--	--	--	--

R            R            R            R            R            R            R            R

如果 ADRJ = 1

**ADCDH: ADC 数据高字节寄存器**

7	6	5	4	3	2	1	0
--	--	--	--	(B11)	(B10)	(B9)	(B8)
R	R	R	R	R	R	R	R

**ADCDL: ADC 数据低字节寄存器**

7	6	5	4	3	2	1	0
(B7)	(B6)	(B5)	(B4)	(B3)	(B2)	(B1)	(B0)
R	R	R	R	R	R	R	R

在单节点模式下，转换结果是 12 位的整形数。输入的测量值从”0”到  $VREF \times 4095/4096$ 。向右对齐和向左对齐数据见下表示例。ADCDH 和 ADCDL 寄存器没有用到的位都是”0”。

输入电压 (单节点模式)	ADCDH:ADCDL (ADRJ = 0)	ADCDH:ADCDL (ADRJ = 1)
$VREF \times 4095/4096$	0xFFFF0	0x0FFF
$VREF \times 2048/4096$	0x8000	0x0800
$VREF \times 1024/4096$	0x4000	0x0400
$VREF \times 512/4096$	0x2000	0x0200
0	0x0000	0x0000

在差分模式下，转换结果是 12 位的有符号补码。输入的测量值从 $-VREF$  到  $VREF \times 2047/2048$ 。向右对齐和向左对齐数据见下表示例。ADCDH 和 ADCDL 寄存器没有用到的位都是”0”。

输入电压 (差分模式)	ADCDH:ADCDL (ADRJ = 0)	ADCDH:ADCDL (ADRJ = 1)
$VREF \times 2047/2048$	0x7FF0	0x07FF
$VREF \times 1024/2048$	0x4000	0x0400
0	0x0000	0x0000
$-VREF \times 1024/2048$	0xC000	0x0C00
$-VREF$	0x8000	0x0800

Bit 3~2: 保留。当 ADCFG0 写入时，这两位软件必须写”0”。

Bit 1~0: ADC 触发模式选择

ADTM[1:0]		ADC 转换启动选择
0	0	ADCS 置位
0	1	定时器 0 溢出
1	0	全速模式
1	1	定时器 3 溢出

**P1AIO:** 端口 1 仅是模拟输入

SFR 页 = 0~F

SFR 地址 = **0x92** 复位值 = 0000-0000

7	6	5	4	3	2	1	0
<b>P17AIO</b>	<b>P16AIO</b>	<b>P15AIO</b>	<b>P14AIO</b>	<b>P13AIO</b>	<b>P12AIO</b>	<b>P11AIO</b>	<b>P10AIO</b>
R/W							

0: 端口引脚数字和模拟输入共享。

1: 端口引脚仅是模拟输入。此位置位相应端口引脚寄存器的位读出来总是“0”。


## 23. ISP 和 IAP

**MA82G5A64** 的 Flash 存储空间划分为 AP 存储空间, IAP 存储空间和 ISP 存储空间。AP 存储空间用来存储用户应用程序; IAP 存储空间用来存储非易失性数据; ISP 存储空间用来存储在线编程的引导码。系统在 ISP 空间运行时, MCU 可以修改 AP 和 IAP 来更新软件。如果 MCU 运行在 AP 空间, 那么 MCU 就仅能修改 IAP 存储的数据。

### 23.1. MA82G5A64 Flash 存储空间配置

**MA82G5A64** 总共有 64K 字节的 Flash, 图 23-1 显示了 **MA82G5A64** 的 Flash 配置。ISP 存储空间可以被禁止或由硬件选项配置最大 4K 字节。IAP 存储空间大小由 IAP 低边界和高边界决定。IAP 低边界由 IAPLB 寄存器的值决定。IAP 高边界与 ISP 的起始地址相关, ISP 存储空间由硬件选项决定。IAPLB 寄存器值由硬件选项配置或 AP 软件编程设定。所有 AP, IAP 和 ISP 存储空间共享总 64K 字节的存储空间。

图 23-1. **MA82G5A64** Flash 存储空间配置



注意:

笙泉公司 **MA82G5A64** 的默认设置是: 1.5K ISP, 1K IAP 和加密。1.5K ISP 区域是嵌入有笙泉专利的 COMBO ISP 代码通过一条线就能在线下载的 1-线 ISP 协议及串口(COM)ISP 协议。1K IAP 大小可以通过应用程序软件来重新配置。

## 23.2. MA82G5A64 Flash 在 ISP/IAP 的访问

**MA82G5A64** 给 ISP 和 IAP 应用提供三种 flash 访问模式：页擦除模式，编程模式及读取模式。MCU 软件使用这三种模式去更新 Flash 的数据和获取 Flash 的数据。本章展示了不同 Flash 模式的流程图和范例代码。

### 23.2.1. ISP/IAP Flash 页擦除模式

**MA82G5A64** 的 flash 数据任何一位只能编程为“0”。如果用户需要写“1”到 flash 数据，flash 需要擦除。但是在 **MA82G5A64** 的 ISP/IAP 操作中的 flash 擦除只支持“页擦除”模式，一页擦除将写“1”到一页的所有数据位。

**MA82G5A64** 的一页有 512 个字节并且页的起始地址排列到 A8~A0 = 0x000。目标 flash 地址由 IFADRH 和 IFADRL 决定。这样，在 flash 页擦除模式，IFADRH.0(A8)和 IFADRL.7~0(A7~A0)必须写“0”选择正确的页地址。图 23-2 展示了在 ISP/IAP 操作的 flash 页擦除流程。

图 23-2. ISP/IAP 页擦除流程




图 23-3 展示了 ISP/IAP 页擦除操作的示例代码

图 23-3. ISP/IAP 页擦除操作的示例代码

```
MOV    ISPCR,#00010111b ; XCKS5~0 = 23(十进制) 当 OSCin = 24MHz 时
MOV    ISPCR,#10000000b ; ISPCR.7 = 1, 使能 ISP
MOV    IFMT,#03h        ; 选择页擦除模式
MOV    IFADRH,??        ; 页地址填到 [IFADRH,IFADRL]
MOV    IFADRL,??
MOV    SCMD,#46h        ; 触发 ISP/IAP 处理
MOV    SCMD,#0B9h        ;
; MCU 等待处理完成
MOV    IFMT,#00h        ; 选择备用模式
MOV    ISPCR,#00000000b ; ISPCR.7 = 0, 禁止 ISP
```

### 23.2.2. ISP/IAP Flash 编程模式

**MA82G5A64** 编程模式提供 Flash 存储空间的字节写操作来更新数据。IFADRH 和 IFADRL 指向 Flash 的物理字节地址。IFD 存储编程到 Flash 的内容。图 23-4 展示了 ISP/IAP 操作的 Flash 字节编程流程。

图 23-4. ISP/IAP 字节编程流程




图 23-5 展示了 ISP/IAP 字节编程操作的示例代码

图 23-5. ISP/IAP 字节编程的示例代码

```
MOV    ISPCR,#00010111b ; XCKS5~0 = 23(十进制) 当 OSCin = 24MHz 时
MOV    ISPCR,#10000011b ; ISPCR.7=1, 使能 ISP
MOV    IFMT,#02h          ; 选择编程模式
MOV    IFADRH,??          ; 字节地址填到 [IFADRH,IFADRL]
MOV    IFADRL,??
MOV    IFD,??              ; 编程数据填到 IFD
MOV    SCMD,#46h           ; 触发 ISP/IAP 处理
MOV    SCMD,#0B9h           ;
; MCU 等待处理完成
MOV    IFMT,#00h          ; 选择备用模式
MOV    ISPCR,#00000000b ; ISPCR.7 = 0, 禁止 ISP
```

### 23.2.3. ISP/IAP Flash 读取模式

**MA82G5A64** 读取模式提供从 Flash 存储空间获取已存储数据的字节读取操作。IFADRH 和 IFADRL 指向 Flash 的物理字节地址。IFD 存储从 Flash 读取到的内容。建议在数据编程或页擦除之后通过读取模式核对 Flash 数据。图 23-6 展示了 ISP/IAP 操作下的 Flash 字节读取流程。

图 23-6. ISP/IAP 字节读取流程




图 23-7 展示了 ISP/IAP 字节读取操作的范例代码

图 23-7. ISP/IAP 字节读取的范例代码

```
MOV    ISPCR,#00010111b ; XCKS5~0=23(十进制) 当 OSCin = 24MHz 时
MOV    ISPCR,#10000011b ; ISPCR.7=1, 使能 ISP
MOV    IFMT,#01h          ; 选择读取模式
MOV    IFADRH,??          ; 字节地址填写到 [IFADRH,IFADRL]
MOV    IFADRL,??
MOV    SCMD,#46h          ; 触发 ISP/IAP 处理
MOV    SCMD,#0B9h          ;
; MCU 等待处理完成
MOV    A,IFD              ; 读取到的数据存在 IFD
MOV    IFMT,#00h          ; 选择备用模式
MOV    ISPCR,#00000000b ; ISPCR.7 = 0, 禁止 ISP
```

### 23.3. ISP 操作

ISP 意指在系统可编程, 不需要在实际的终端产品上移除 MCU 芯片就可以更新用户的应用程序(AP 存储空间)和非易失性应用数据(IAP 存储空间)。这个可使用性就有一个宽的现场应用范围。ISP 模式使用引导程序来编程 AP 存储空间和 IAP 存储空间。

注意:

- (1) 在用 ISP 功能之前, 使用者必须先配置 ISP-存储器空间并用通用烧写器或笙泉的烧写器插入 ISP 文件到 ISP-存储器中。
- (2) ISP-存储器中的 ISP 文件 code 只能下载 AP-存储器和非易失的 IAP-存储器。

在 ISP 操作完成之后, 软件写 “001” 到 ISPCR.7 ~ ISPCR.5 这样会触发一个软件复位并且使 CPU 再启动到应用程序存储空间(AP)的 0x0000 地址。

如我们所知, ISP 代码的作用就是编程 AP 存储空间和 IAP 存储空间。因此, **MCU 为了执行 ISP 代码必须从 ISP 存储空间启动**。根据 MCU 如何从 ISP 存储空间启动, 有两种方法执行在系统可编程。

#### 23.3.1. 硬件访问 ISP

在上电复位时为了使 MCU 直接从 ISP 存储空间启动, MCU 的硬件选项 HWBS 和 ISP 存储空间必须使能。硬件选项的 ISP 进入方法叫做硬件访问。一旦 HWBS 和 ISP 存储空间使能, 当上电复位时 MCU 总是从 ISP 存储空间启动去执行 ISP 代码(引导程序)。ISP 代码做的第一件事是核对是否有 ISP 请求。如果没有 ISP 请求, ISP 代码触发软件复位(设置 ISPCR.7~5 为“101”)使 MCU 在启动到 AP 存储空间去运行用户应用程序。

如果额外的硬件选项 HWBS2 与 HWBS 及 ISP 存储空间一起使能, MCU 在上电复位或外部复位结束之后总从 ISP 存储空间启动。通过外部复位信号提供另外一个硬件访问进入 ISP 模式。第一上电复位之后, **MA82G5A64** 通过外部复位触发而执行 ISP 操作并且不用等待下一次的上电复位, 这适合不断电系统去应用硬件访问 ISP 功能。

#### 23.3.2. 硬件访问 ISP

当 MCU 运行在 AP 存储空间时, 软件访问 ISP 通过触发软件复位使 MCU 从 ISP 存储空间启动。这种情况, HWBS 或 HWBS2 不用使能。仅有的方法是当 MCU 运行在 AP 存储空间时同时设置 ISPCR.7~5 为“111”触发软件复位 MCU 从 ISP 存储空间启动。注意: ISP 存储空间必须通过硬件选项配置一个有效空间来保留 ISP 模式给软件访问 ISP 应用。

### 23.3.3. ISP 注意事项

#### ISP 代码开发

尽管 ISP 存储空间的 ISP 代码是可编程的，ISP 存储空间在 MCU 的 Flash 中有一个 *ISP 起始地址*(见 **錯誤！找不到參照來源。**)，但是并不意味着你需要在你的源代码中加入这个偏移量 (*ISP 起始地址*)。代码偏移量硬件自动处理。用户只需像在 AP 存储空间开发应用程序一样开发。

#### ISP 期间中断

在触发 ISP/IAP flash 处理之后，内部 ISP 处理时 MCU 将停止一会儿直到处理完成。此时，如果中断已使能则中断事件将排队等待服务。一旦 ISP/IAP flash 处理完成，MCU 继续运行并且如果中断标志仍然有效则排队中的中断将立即服务。不过用户需要意识到下列事项：

- (1) 当 MCU 停止在 ISP 处理时，中断不能实时服务。
- (2) 低/高电平触发外部中断 nINTx, 必须保持到 ISP 处理完成，否则将被忽略。

#### ISP 和空闲模式

**MA82G5A64** 不使用空闲模式执行 ISP 功能。反而 ISP/IAP 引擎操作 Flash 存储空间将冻结 CPU 的运行。一旦 ISP/IAP 运行结束，CPU 将继续并且推进紧跟着 ISP/AP 激活的指令。

#### ISP 的访问目标

如前所述，ISP 用来编程 AP 存储空间和 IAP 存储空间。一旦访问目标地址超出 IAP 存储空间的最后一个字节之外，硬件将自动忽略 ISP 处理的触发。这样 ISP 触发是无效的并且硬件不做任何事情。

#### ISP 的 Flash 持久期

内置 Flash 的持久期是 10,000 写周期，换句话说写周期不能超过 10,000 次。这样用户必须注意应用中需要频繁更新 AP 存储空间和 IAP 存储空间这一点。

## 23.4. 在应用可编程 (IAP)

**MA82G5A64** 内建一个在应用可编程(IAP)功能，当应用程序运行时在 Flash 存储空间里允许一些区域被应用成非易失性数据存储区。这个有用特点能使用在断电后还需要保存数据的应用中。这样不需要使用外部的串行 EEPROM (比如 93C46, 24C01, .., 等等)来保存非易失性的数据。

事实上，IAP的操作除了Flash存储空间被划分在不同的区域之外与ISP一样。ISP操作的可编程Flash范围在AP存储空间和IAP存储空间，而IAP操作的范围只在IAP存储空间。

注意：

- (1) **MA82G5A64** 的 IAP 特点，软件通过写 SFR P 页的 IAPLB 寄存器声明 IAP 存储空间。IAP 存储空间也可以通过通用的烧入器/编程器或笨泉专利的烧入器/编程器来配置 IAPLB 的初始值。
- (2) 执行 IAP 的程序代码是在 AP 存储空间并且仅能编程 IAP 存储空间而不能编程 ISP 存储空间。

### 23.4.1. IAP-存储空间边界/范围

如果 ISP 存储空间被声明，IAP 存储空间范围由 IAP 和 ISP 起始地址决定如下列表：

$$IAP\text{高边界} = ISP\text{起始地址} - 1.$$

$$IAP\text{低边界} = ISP\text{起始地址} - IAP.$$

如果 ISP 存储空间没有被声明，IAP 存储空间范围由下列公式决定：

$$IAP\text{高边界} = 0xFFFF.$$

$$IAP\text{低边界} = 0xFFFF - IAP + 1.$$

例如，如果 ISP 存储空间是 1K 字节，这样 ISP 的起始地址是 0xFC00，并且 IAP 存储空间是 1K 字节，此时 IAP 存储空间的范围就在 0xF800 ~ 0xFBFF。**MA82G5A64** 的 IAP 低边界由 IAPLB 寄存器决定，IAPLB 寄存器可以在用户 AP 程序里用软件修改来调整 IAP 大小。

### 23.4.2. IAP-存储空间更新数据

ISP/IAP 相关的特殊功能寄存器见章节 “[23.5 ISP/IAP](#)”。

由于 IAP 存储空间是 Flash 存储空间的一部分，Flash 擦除仅提供页擦除没有字节擦除。为了在 IAP 存储空间更新“一个字节”，用户不能直接编程一个新数据到那个字节。正确的步骤如下：

- 步骤 1：保存整页 flash 数据到包含被更新数据的 XRAM 缓冲区
- 步骤 2：擦除此页 (**使用 ISP/IAP Flash 页擦除模式**)
- 步骤 3：在 XRAM 缓冲区修改新数据字节
- 步骤 4：编程 XRAM 缓冲区的被更新数据到此页 (**使用 ISP/IAP Flash 编程模式**)

为了读取 IAP 存储空间数据，用户可以使用 ***ISP/IAP Flash 读取模式*** 获取目标数据。

Megawin Confidential

### 23.4.3. IAP 注意事项

#### IAP 期间中断

在触发 ISP/IAP flash 处理之后，内部 IAP 处理时 MCU 将停止一会儿直到处理完成。此时，如果中断已使能则中断事件将排队等待服务。一旦 ISP/IAP flash 处理完成，MCU 继续运行并且如果中断标志仍然有效则排队中的中断将立即服务。不过用户需要意识到下列事项：

- (1) 当 MCU 停止在 IAP 处理时，中断不能实时服务。
- (2) 低/高电平触发外部中断 nINTx, 必须保持到 IAP 处理完成，否则将被忽略。

#### IAP 和空闲模式

**MA82G5A64** 不使用空闲模式执行 IAP 功能。反而 ISP/IAP 引擎操作 Flash 存储空间将冻结 CPU 的运行。一旦 ISP/IAP 运行结束，CPU 将继续并且推进紧跟着 ISP/AP 激活的指令。

#### IAP 的访问目标

如前所述，IAP 用来编程 IAP 存储空间。一旦访问目标地址不在 IAP 存储空间之内，硬件将自动忽略 ISP 处理的触发。这样 IAP 触发是无效的并且硬件不做任何事情。

#### 读取 IAP 数据的另一种方法

IAP 存储空间读取 Flash 数据，除了使用 Flash 的读取模式之外，另一个方法是使用“MOVC A,@A+DPTR”指令。这里，DPTR 和 ACC 各自填入想要的地址和偏移量。并且访问目标必须在 IAP 存储空间内，否则读取的数据将不确定。注意使用‘MOVC’指令比使用 Flash 的读取模式更快。

#### IAP 的 Flash 持久期

内置 Flash 的持久期是 10,000 擦除/写周期，换句话说擦除再写周期不能超过 10,000 次。这样用户必须注意应用中需要频繁更新 IAP 存储空间这一点。

## 23.5. ISP/IAP 寄存器

下面专门描述ISP, IAP和P页相关的特殊功能寄存器:

### **IFD: ISP/IAP Flash 数据寄存器**

SFR 页 = 0~F

SFR 地址 = 0xE2

复位值= 1111-1111

7	6	5	4	3	2	1	0
R/W							

IFD 是 ISP/IAP 操作的数据端口寄存器。在 ISP/IAP 写操作时 IFD 的数据将被写入到期望的地址，在 ISP/IAP 读操作时 IFD 的值是读到期望地址的数据。

### **IFADRH: ISP/IAP 高 8 位地址**

SFR 页 = 0~F

SFR 地址 = 0xE3

复位值= 0000-0000

7	6	5	4	3	2	1	0
R/W							

IFADRH 是所有 ISP/IAP 模式下的高 8 位地址。在 P 页模式下没有定义。

### **IFADRL: ISP/IAP 低 8 位地址**

SFR 页 = 0~F

SFR 地址 = 0xE4

复位值= 0000-0000

7	6	5	4	3	2	1	0
R/W							

IFADRL 是所有 ISP/IAP/P 页模式下的低 8 位地址。在闪存页擦除时，IFADRL 可以不用理会。

### **IFMT: ISP/IAP Flash 模式表**

SFR 页 = 0~F

SFR 地址 = 0xE5

复位值= xxxx-x000

7	6	5	4	3	2	1	0
--	--	--	--	--	MS.2	MS.1	MS.0

W

W

W

W

W

R/W

R/W

R/W

Bit 7~4: 保留。当 IFMT 改写时这些位必须写入" 0000\_0"。

MS.2~0	模式
0 0 0	备用
0 0 1	AP/IAP-存储器读
0 1 0	AP/IAP-存储器编程
0 1 1	AP/IAP-存储器页擦除
1 0 0	P 页 SFR 写

1	0	1	P 页 SFR 读					
其它	保留							

IFMT 是用来选择闪存是用执行众多的 ISP/IAP 功能还是选择 P 页寄存器的访问。I

#### IAPLB: IAP 低边界

SFR 页 = P 页

SFR 地址 = 0x03

复位值 = 1111-111x

7	6	5	4	3	2	1	0
IAPLB							
W	W	W	W	W	W	W	W

Bit 7~0: IAPLB 决定 IAP 存储区的最低边界。因为一个闪存页是 512 字节，所以 IAPLB 必须是偶数。

为了读取 IAPLB, MCU 需要在 P 页里定义 IFADRL 地址, IMFT 模式选择 P 页读及 ISPCR.ISPEN 置位。并且 在 SCMD 依次写入 0x46h 和 0xB9h, 这样 IAPLB 的值就会出现在 IFD。写 IAPLB, 首先 MCU 把新的 IAPLB 设定值写入 IFD ; 其次索引 IFADRL , 选择 IMFT , 使能 ISPCR.ISPEN ; 然后设置 SCMD 。这样 IAPLB 就会更新到最新的顺序。

由 IAPLB 及 ISP 起始地址决定的 IAP 存储区见下列表。

IAP 低边界 = IAPLBx256, 和

IAP 高边界 = ISP 其实地址 - 1。

例如, IAPLB=0x E0 及 ISP 起始地址是 0xF000, 那么 IAP 存储区就是 0xE000 ~ 0xFFFF。

另外要注意一点, IAP 的低边界地址不能大于 ISP 的起始地址。

#### SCMD: 连续命令数据寄存器

SFR 页 = 0~F

SFR 地址 = 0xE6

复位值 = xxxx-xxxx

7	6	5	4	3	2	1	0
SCMD							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

SCMD 是激活 ISP/IAP/P 页 的命令口。如果 SCMD 连续填入 0x46h, 0xB9h 并且 ISPCR.7 = 1, ISP/IAP/P 页被激活。

#### ISPCR: ISP 控制寄存器

SFR 页 = 0~F

SFR 地址 = 0xE7

复位值 = 0000-xxxx

7	6	5	4	3	2	1	0
ISPEN	SWBS	SWRST	CFAIL	--	--	--	--
R/W	R/W	R/W	R/W	W	W	W	W

Bit 7: ISPEN, ISP/IAP/ P 页操作使能

0: 所有的 ISP/IAP/ P 页编程/擦除/读都是被禁止的。

1: 使能 ISP/IAP/ P 页编程/擦除/读功能。

**Bit 6: SWBS,** 软件执行起始选择控制

0: 复位软件从主存储区开始执行。

1: 复位软件从 ISP 存储区开始执行。

**Bit 5: SWRST,** 软件复位触发控制

0: 没有操作。

1: 产生软件系统复位，硬件自动清零。

**Bit 4: CFAIL,** ISP/IAP 操作命令失败指示

0: 最后一次 ISP/IAP 命令成功。

1: 最后一次 ISP/IAP 命令失败。失败的原因是闪存访问被阻止。

**Bit 3~0:** 保留。当 ISPCR 被写时这些位软件必须写入”0”。

### 23.6. ISP 示例代码

**錯誤! 找不到參照來源。** 展示了 ISP 操作的示例代码

图 23-8. ISP 示例代码

```
*****
; ISP 范例程序
*****
IFD      DATA    0E2h
IFADRH   DATA    0E3h
IFADRL   DATA    0E4h
IFMT     DATA    0E5h
SCMD    DATA    0E6h
ISPCR    DATA    0E7h
;
MOV     ISPCR,#10000000b ;ISPCR.7=1, 使能 ISP
=====
; 1. 页擦除模式 (512 字节每页)
;
ORL     IFMT,#03h    ;MS[2:0]=[0,1,1], 选择页擦除模式
MOV     IFADRH,??    ;页地址填写到 IFADRH 及 IFADRL
MOV     IFADRL,??
;
MOV     SCMD,#46h    ;触发 ISP 处理
MOV     SCMD,#0B9h    ;
;Now in processing...(CPU 等待处理完成)
=====
; 2. 字节编程模式
=====
```

```
ORL    IFMT,#02h      ;MS[2:0]=[0,1,0], 选择字节编程模式
ANL    ISPCR,#0FAh    ;
MOV    IFADRH,??      ;字节地址填写到 IFADRH 及 IFADRL
MOV    IFADRL,??      ;
MOV    IFD,??         ;被编程数据填写到 IFD
MOV    SCMD,#46h      ;触发 ISP 处理
MOV    SCMD,#0B9h      ;
;Now in processing...(CPU 等待处理完成)

=====
; 3. 使用读取模式比较
=====

ANL    IFMT,#0F9h      ;MS1[2:0]=[0,0,1], 选择字节读取模式
ORL    IFMT,#01h      ;
MOV    IFADRH,??      ;字节地址填写到 IFADRH 及 IFADRL
MOV    IFADRL,??      ;
MOV    SCMD,#46h      ;触发 ISP 处理
MOV    SCMD,#0B9h      ;
;Now in processing...(CPU 等待处理完成)
MOV    A,IFD          ;数据存在 IFD
CJNE   A,wanted,ISP_error ;比较想要的数值
...
ISP_error:
    ...
;
```

## 24. P 页 SFR 访问

**MA82G5A64** 内建一个特别的 P 页寄存器 (P 页) 用来存储 MCU 操作的控制寄存器。这些特殊功能寄存器在不同 IFMT 下通过 ISP/IAP 操作来访问。在 P 页访问时, IFADRH 必须设置为"00"及 IFADRL 索引 P 页内特殊功能寄存器地址。如果 IFMT= 04H 则 P 页写操作, 在 SCMD 激活之后 IFD 的数据会被载入到 IFADRL 索引的特殊功能寄存器。这些特殊功能寄存器在 P 页模式下不支持读功能。

下面描述的是 P 页里的特殊功能寄存器:

### IAPLB: IAP 低边界地址

SFR 页 = P

SFR 地址 = 0x03 复位值 = 1111-0110

7	6	5	4	3	2	1	0
IAPLB							0
W	W	W	W	W	W	W	W

Bit 7~0: IAPLB 决定 IAP 存储区的最低边界。因为一个闪存页是 512 字节, 所以 IAPLB 必须是偶数。

为了读取 IAPLB, MCU 需要在 P 页里定义 IFADRL 地址, IMFT 模式选择 P 页读及 ISPCR.ISPEN 置位。并且 在 SCMD 依次写入 0x46h 和 0xB9h, 这样 IAPLB 的值就会出现在 IFD。写 IAPLB , 首先 MCU 把新的 IAPLB 设定值写入 IFD ; 其次索引 IFADRL , 选择 IMFT , 使能 ISPCR.ISPEN ; 然后设置 SCMD 。这样 IAPLB 就会更新到最新的顺序。

由 IAPLB 及 ISP 起始地址决定的 IAP 存储区见下列表。

IAP 低边界= IAPLBx256, 和

IAP 高边界 = ISP 其实地址 - 1.

例如, IAPLB=0x E0 及 ISP 起始地址是 0xF000, 那么 IAP 存储区就是 0xE000 ~ 0xFFFF。

另外要注意一点, IAP 的低边界地址不能大于 ISP 的起始地址。

### CKCON2: 时钟控制寄存器 2

SFR 页 = P 页

SFR 地址 = 0x40 复位值= 0101-0000

7	6	5	4	3	2	1	0
XTGS1	XTGS0	XTALE	IHRCOE	MCKS1	MCKS0	OSCS1	OSCS0
W	W	W	W	W	W	W	W

Bit 7~6: XTGS1~XTGS0, XTAL 振荡器增益控制寄存器。这两位软件必须写“01”。

Bit 5: XTALE, 外部晶振(XTAL)使能。

0: 禁止 (XTAL) 振荡电路。此时 XTAL2 及 XTAL1 当做 P 6.0 及 P 6.1。

1: 使能 (XTAL) 振荡电路。如果此位是通过 CPU 软件来设置的话，则在 XTALE 使能之后需要 3 毫秒才能稳定输出。

Bit 4: IHRCOE, 内部高频 RC 振荡使能。

0: 禁止内部高频 RC 振荡。

1: 使能内部高频 RC 振荡。如果此位是通过 CPU 软件来设置的话，则在 IHRCOE 使能之后需要 32 微秒才能稳定输出。

Bit 3~2: MCKS[1:0], MCK 时钟源选择

MCKS[1:0]	MCK 时钟源选择
0 0	OSCin
0 1	24MHz (ENCKM 必须使能)
1 0	32MHz (ENCKM 必须使能)
1 1	48MHz (ENCKM 必须使能)

Bit 1~0: OSCS[1:0], OSCin 时钟源选择

OSCS[1:0]	OSCin 时钟源选择
0 0	IHRCO
0 1	XTAL
1 0	ILRCO
1 1	ECKI, 外部时钟输入(P6.0)作为 OSCin.

## **PCon2: 电源控制寄存器 2**

SFR 页 = 仅 P 页

SFR 地址 = 0x44

上电复位值= 0000-0101

7	6	5	4	3	2	1	0
HSE	IAPO	BO1S1	BO1S0	BO1RE	EBOD1	BOORE	1
W	W	W	W	W	W	W	W

Bit 7: HSE, 高速运行使能

0: MCU 禁止高速运行。

1:MCU 使能高速运行模式(SYSCLK > 24MHz). 在 SYSCLK 选择高频时钟(>24MHz)之前，软件必须置位 HSE 以切换内部电路适应高速操作。它可能导致更多的功耗用在芯片运行上。

This document information is the intellectual property of Megawin Technology.

© Megawin Technology Co., Ltd. 1999 All right reserved.

QP-7300-03D

219/255

Bit 6: IAPO, 仅是 IAP 功能

0: 维持 IAP 区既有 IAP 功能又可以运行程序。

1: 禁止 IAP 区运行程序并且 IAP 区只有 IAP 功能。

Bit 5~4: BO1S[1:0]. 低电压检测 1 监视电压选择。这两位的初始值由 OR1.BO1S1O 和 OR1.BO1S0O 决定。

BO1S[1:0]	BOD1 侦测电压
0 0	2.0V
0 1	2.4V
1 0	3.7V
1 1	4.2V

Bit 3: BO1RE, BOD1 复位使能

0: 当 BOF1 置位禁止 BOD1 触发系统复位。

1: 当 BOF1 置位使能 BOD1 触发系统复位。

Bit 2: EBOD1, 使能 BOD1 监测 VDD 电压下降, 监测电压由 BO1S1~0 指定。

0: 禁止 BOD1 降低芯片的功耗。

1: 使能 BOD1 监测 VDD 电压下降。

Bit 1: BO0RE, BOD0 复位使能

0: 当 BOF0 置位禁止 BOD0 触发系统复位。

1: 当 BOF0 置位使能 BOD0 触发系统复位。

Bit 0: 保留。当 PCON2 写入时, 此位软件必须写”1”。.

### **PCon3: 电源控制寄存器 3**

SFR 页 = 仅 P 页

SFR 地址 = 0x45 上电复位值= xxxx-0xx1

7	6	5	4	3	2	1	0
0	0	0	0	AWBOD1	0	0	OCDE

W            W            W            W            W            W            W            W

Bit 7~4: 保留。当 PCON3 改写时, 这些位软件必须写”0”。

Bit 3: AWBOD1, 在掉电模式下 BOD1 唤醒

0: 在掉电模式下禁止 BOD1 唤醒。

1: 在掉电模式下 BOD1 保持运行。

Bit 2~1: 保留。当 PCON3 改写时，这些位软件必须写”0”。

Bit 0: OCDE, OCD 使能。

0: P4.4 和 P4.5 禁止 OCD 接口。

1: P4.4 和 P4.5 使能 OCD 接口。

#### **SPCON0: 特殊功能寄存器页控制 0**

SFR 页 = 仅 P 页

SFR 地址 = 0x48 上电复位值= x000-0000

7	6	5	4	3	2	1	0
--	P6CTL	P4CTL	WRCTL	CKCTL1	CKCTL0	PWCTL1	PWCTL0

W            W            W            W            W            W            W            W

Bit 7: 保留。当 SPCON0 写入时，此位软件必须写”0”。

Bit 6: P6CTL. P6 SFR 访问控制

如果 P6CTL 置位，则 P6 SFR 禁止在 1 页改写，可以在 1 页读取。但是在 SFR P 页软件拥有改写功能。

Bit 5: P4CTL. P4 SFR 访问控制

如果 P4CTL 置位，则 P4 SFR 禁止在 0~F 页改写，可以在 0~F 页读取。但是在 SFR P 页软件拥有改写功能。

Bit 4: WRCTL. WDTCR SFR 访问控制

如果 WRCTL 置位，则 WDTCR SFR 禁止在 0~F 页改写，可以在 0~F 页读取。但是在 SFR P 页软件拥有改写功能。

Bit 3: CKCTL1. CKCON1 SFR 访问控制

如果 CKCTL1 置位，则 CKCON1 SFR 禁止在 0~F 页改写，可以在 0~F 页读取。但是在 SFR P 页软件拥有改写功能。

Bit 2: CKCTL0. CKCON0 SFR 访问控制

如果 CKCTL0 置位，则 CKCON0 SFR 禁止在 0~F 页改写，可以在 0~F 页读取。但是在 SFR P 页软件拥有改写功能。

Bit 1: PWCTL1. PCON1 SFR 访问控制

如果 PWCTL1 置位，则 PCON1 SFR 禁止在 0~F 页改写，可以在 0~F 页读取。但是在 SFR P 页软件拥有改写功能。

Bit 0: PWCTL0. PCON0 SFR 访问控制

如果 PWCTL0 置位，则 PCON0 SFR 禁止在 0~F 页改写，可以在 0~F 页读取。但是在 SFR P 页软件拥有改写功能。

## 25. 辅助特殊功能寄存器

### **AUXR0: 辅助寄存器 0**

SFR 页 = 0 ~ F

SFR 地址 = **0xA1** 复位值 = 000x-0000

7	6	5	4	3	2	1	0
P60OC1	P60OC0	P60FD	--	P4FS1	P4FS0	INT1H	INT0H

R/W R/W R/W W R/W R/W R/W R/W

Bit 7~6: P6.0 输出设定控制位 1 位 0。当选择内部 RC 震荡(IHRCO or ILRCO)作为系统时钟时这两个位才起作用。在此晶振模式下，P6.0 和 P6.1 可以设定为 XTAL2 和 XTAL1。在外部时钟输入模式下，P6.0 仅是时钟输入引脚。在内部震荡模式下，P6.0 提供下表设定选择作为通用输入输出口或时钟源产生器。当 P60OC[1:0] 设定为非 P6.0 时，P6.0 将驱动片内 RC 振荡器输出作为其它设备的时钟源。

P60OC[1:0]	P60 功能	I/O 模式
00	P60	By P6M0.0
01	MCK	By P6M0.0
10	MCK/2	By P6M0.0
11	MCK/4	By P6M0.0

详细的时钟信息请参考第 9 章 系统时钟。P6.0 用于时钟输出时，建议置位 P6M0 为 1，设置 P6.0 为推挽输出模式。

Bit 5: P60FD, P6.0 高速驱动

0: P6.0 作为缺省驱动输出。

1: P6.0 高速驱动输出使能。如果 P6.0 定义为时钟输出，使能此位 P6.0 的输出频率会大于 12MHz 在 Vdd=5V 或大于 6MHz 在 Vdd=3V 。

Bit 3~2: P4.4 和 P4.5 设定选择

P4FS[1:0]	P4.4	P4.5
00	P4.4	P4.5
01	RXD0 输入	TXD0 输出
10	nINT2 输入	nINT3 输入
11	T3EX 输入	T3 输入或 T3CKO 输出

Bit 1: INT1H, INT1 高电平/上升沿触发使能

0: 保留 P3.3 的低电平或下降沿作为 INT1 触发。

1: 设置 P3.3 的高电平或上升沿作为 INT1 触发。

Bit 0: INT0H, INT0 高电平/上升沿触发使能

0: 保留 P3.2 的低电平或下降沿作为 INT1 触发。

1: 设置 P3.2 的高电平或上升沿作为 INT1 触发。

#### **AUXR1: 辅助控制寄存器 1**

SFR 页 = 0 ~ F

SFR 地址 = 0xA2 复位值= 0000-0000

7	6	5	4	3	2	1	0
KBIPS1	KBIPS0	P5SPI	P5S1	P5T2	P6PCA	EXTRAM	DPS

R/W R/W R/W R/W R/W R/W R/W R/W

Bit 7~6: KBIPS1~0, KBI 端口选择位[1:0].

KBIPS1~0	KBI7~0
00	P0.7~P0.0
01	P2.7~P2.0
10	P5.7~P5.0
11	P6.7~P6.0

Bit 5: P5SPI, SPI 接口在 P5.7~P5.4

0: P5 禁止 SPI 功能。

1: P5 使能 SPI 功能, 定义如下。

'nSS' 从 P1.4 转为 P5.4。

'MOSI' 从 P1.5 转为 P5.5。

'MISO' 从 P1.6 转为 P5.6。

'SPICLK' 从 P1.7 转为 P5.7。

Bit 4: P5S1, 串行口 1 (UART1) 在 P5.2/P5.3

0: P5 禁止 UART1 功能。

1: P5.2/P5.3 使能 UART1 的 RXD1/TXD1, 定义如下。

‘RXD1’ 从 P1.2 转为 P5.2。

‘TXD1’ 从 P1.3 转为 P5.3。

Bit 3: P5T2, T2(T2CKO)/T2EX 功能在 P5.0/P5.1

0: P5 禁止 T2 功能。

1: P5.0/P5.1 使能 UART1 的 T2(T2CKO)/T2EX, 定义如下。

‘T2(T2CKO)’ 从 P1.0 转为 P5.0。

‘T2EX’ 从 P1.1 转为 P5.1。

Bit 2: P6PCA, PCA 在 P6

0: P6 禁止 PCA 功能。

1: P6 使能 PCA 功能, 定义如下。

‘ECI’ 从 P2.1 转为 P6.1。

‘CEX0’ 从 P2.2 转为 P6.2。

‘CEX1’ 从 P2.3 转为 P6.3。

‘CEX2’ 从 P2.4 转为 P6.4。

‘CEX3’ 从 P2.5 转为 P6.5。

‘CEX4’ 从 P2.6 转为 P6.6。

‘CEX5’ 从 P2.7 转为 P6.7。

Bit 1: EXTRAM, 外部数据 RAM 使能

0: 使能片内扩展数据 RAM (XRAM 5120 字节)

1: 禁止片内扩展数据 RAM。

Bit 0: DPS, 双 DPTR 选择

0: 选择 DPTR0。

1: 选择 DPTR1。

### AUXR2: 辅助寄存器 2

SFR 页 = 0 ~ F

SFR 地址 = **0xA3** 复位值 = 0000-0000

7	6	5	4	3	2	1	0
INT3IS1	INT3IS0	INT2IS1	INT2IS0	T1X12	T0X12	T1CKOE	T0CKOE

R/W            R/W            R/W            R/W            R/W            R/W            R/W            R/W

Bit 7~6: INT3IS1~0, nINT3 输入功能选择, 定义如下表。

INT3IS1~0	nINT3 输入	选择的端口引脚	转换条件
00	nINT3 端口引脚	P4.2 或 P4.5	AUXR0.P4FS1~0
01	RXD1 端口引脚	P1.2 或 P5.2	AUXR1.P5S1
10	TWSI SDA 端口引脚	P4.1	无
11	SPI nSS 端口引脚	P1.4 或 P5.4	AUXR1.P5SPI

Bit 7~6: INT2IS1~0, nINT2 输入功能选择, 定义如下表。

INT2IS1~0	nINT2	选择的端口引脚	Switch Condition
00	nINT2 端口引脚	P4.3 或 P4.4	AUXR0.P4FS1~0
01	RXD0 端口引脚	P3.0 或 P4.4	AUXR0.P4FS1~0
10	TWSI SDA 端口引脚	P4.1	无
11	SPI nSS 端口引脚	P1.4 或 P5.4	AUXR1.P5SPI

Bit 3: T1X12, 当 C/T=0 时, 定时器 1 时钟源选择

0: 清零是选择 SYSCLK/12 作为定时器 1 时钟源。

1: 置位是选择 SYSCLK 作为定时器 1 时钟源。

Bit 2: T0X12, 当 C/T=0 时, 定时器 0 时钟源选择

0: 清零是选择 SYSCLK/12 作为定时器 1 时钟源。

1: 置位是选择 SYSCLK 作为定时器 1 时钟源。

Bit 1: T1CKOE, 定时器 1 时钟输出使能

0: 禁止定时器 1 时钟输出。

1: 禁止定时器 1 时钟在 P3.5 输出。

Bit 0: T0CKOE, 定时器 0 时钟输出使能

0: 禁止定时器 0 时钟输出。

1: 禁止定时器 0 时钟在 P3.4 输出。

### **SFRPI: SFR 页索引寄存器**

SFR 页 = 所有

SFR 地址 = 0xAC 上电及复位值= xxxx-0000

7	6	5	4	3	2	1	0
--	--	--	--	PIDX3	PIDX2	PIDX1	PIDX0

W W W W R/W R/W R/W R/W

Bit 7~4: 保留位。当改写 SFRPI 时，这些位必须软件写“0”。

Bit 3~0: SFR 页索引。可用的页仅是页“0”和“1”。

页“0”有 13 个寄存器：S0CON(98H), S0BUF(99H), S0CFG(9AH), S1CFG(9BH), PUCON0(B4H), P5M0(B5H), T2CON(C8H), T2MOD(C9H), RCAP2L(CAH), RCAP2H(CBH), TL2(CCH), T2H(CDH) and P5(F8H).

页“1”有 13 个寄存器：S1CON(98H), S1BUF(99H) and S1BRT(9AH), S1BRC(9BH), PUCON1(B4H), P6M0(B5H), T3CON(C8H), T3MOD(C9H), RCAP3L(CAH), RCAP3H(CBH), TL3(CCH), T3H(CDH) and P6(F8H).

PIDX[3:0]	选择页
0000	页 0
0001	页 1
0010	页 2
0011	页 3
.....	.....
1111	页 F

## 26. 硬件选项

MCU 的硬件选项定义了器件的性能，它不能由软件编程和控制。硬件选项仅能由通用编程器，“Megawin 8051 Writer U1” 或 “Megawin 8051 ICE Adapter”(这个 ICE 也支持 ICP 编程功能。参考章节“28.5 在芯片编程功能”)来编程。整片擦除后，所有的硬件选项被设置成“禁止”状态，没有配置 ISP 空间和 IAP 空间。 **MA82G5A64** 有下列的硬件选项

### LOCK:

- :使能. 加密上锁，使得用通用编程器读取代码锁定为 0xFF  
:禁止. 没有上锁

### ISP 存储空间

由其指定 ISP 空间的起始地址。它的高边界由 Flash 的结束地址限定，例如：0xFFFF。下表列举了 ISP 空间选项。默认设定， **MA82G5A64** ISP 空间被配置为 2.5K， 并嵌入了 Megawin USB DFU 引导码来执行 USB 在线设备 FW 更新。

ISP 空间大小	ISP 起始地址
4K 字节	0xF000
3.5K 字节	0xF200
3K 字节	0xF400
2.5K 字节	0xF600
2K 字节	0xF800
1.5K 字节	0xFA00
1K 字节	0xFC00
无 ISP 空间	--

### HWBS:

- :使能. 上电时，如果 ISP 空间有配置，则 MCU 从 ISP 空间启动  
:禁止. MCU 总是从 AP 空间启动

### HWBS2:

- :使能. 如果 ISP 空间有配置，不仅上电，而且所有复位都是从 ISP 空间启动  
:禁止. 由 HWBS 决定 MCU 从哪里启动

**IAP-储存区空间:**

IAP 存储空间指定用户定义的 IAP 空间。IAP 存储空间可以由硬件选项或者 MCU 软件修改 IAPLB 来配置。默认，它被配置为 1.5KB .

**BO1S1O, BO1S0O:**

- , : 选择 BOD1 检测电压 2.0V
- , : 选择 BOD1 检测电压 2.4V
- , : 选择 BOD1 检测电压 3.7V.
- , : 选择 BOD1 检测电压 4.2V.

**BO0REO:**

- : 使能. BODO 将触发复位事件使得 CPU 从 AP 程序起始地址允许(2.2V)
- : 禁止. BODO 不能触发 CPU 复位

**BO1REO:**

- : 使能. BOD1 将触发复位事件使得 CPU 从 AP 程序起始地址允许(4.2V,3.7V,2.4V,2.0V)
- : 禁止. BOD1 不能触发 CPU 复位

**WREN0:**

- : 使能. 置位 WDTCR.WREN 使能 WDTF 产生一个系统复位
- : 禁止. 清零 WDTCR.WREN 禁止 WDTF 产生一个系统复位.

**NSWDT:** 不停止 WDT

- : 使能. 置位 WDTCR.NSW 在掉电模式下使能 WDT 运行 (watch 模式)
- : 禁止. 清零 WDTCR.NSW 在掉电模式下禁止 WDT 允许(禁止 Watch 模式).

**HWENW:** 硬件加载“ENW”到 WDTC

- : 使能. 上电后使能 WDT 并且加载 WRENO, NSWDT, HWWIDL 和 HWPS2~0 的内容到 WDTCR
- : 禁止. 上电后 WDT 不会自动使能

**HWWIDL, HWPS2, HWPS1, HWPS0:**

当 HWENW 使能, 上电后这 4 个熔丝位的内容将被加载到 WDTCR

**WDSFWP:**


- : 使能. WDT 特殊寄存器, WDTCR 的 WREN, NSW, WIDL, PS2, PS1 和 PS0 位, 将被写保护
- : 禁止. WDT 特殊寄存器, WDTCR 的 WREN, NSW, WIDL, PS2, PS1 和 PS0 位, 由软件自由写

## 27. 应用说明

### 27.1. 电源电路

**MA82G5A64** 的工作电源变化可以从 2.0V 到 5.5V 但是增加一些外部去耦和滤波电容是必须的, 如图 27-1 所示。

图 27-1. 电源电路




### 27.2. 复位电路

通常, 上电可以成功产生上电复位, 然而, 为了上电时 MCU 产生一个可靠的复位, 有必要加外部复位。外部复位电路如图 27-2 所示, 它由一个连接到 VDD (电源) 的电容  $C_{EXT}$  和一个连接到 VSS(地)的电阻组成。

一般的,  $R_{EXT}$  是可选的, 因为 RST 引脚有一个内部下拉电阻( $R_{RST}$ ). 这个对 VSS 的内部扩散电阻在仅使用一个外部对 VDD 的电容  $C_{EXT}$  时也可产生一个上电复位

$R_{RST}$  的值见章节 “28.2 DC 特性” 。

图 27-2. 复位电路



### 27.3. 外部晶振(XTAL)振荡电路

为了能成功起振 (最大到 24MHz), 电容 C1 和 C2 是必须的, 如图 27-3 所示。通常, C1 和 C2 使用相同的值。表 27-1 列举了 C1 & C2 在不同晶振下的值。

图 27-3. XTAL 振荡电路




表 27-1. 振荡电路的电容 C1 及 C2 参照表

晶振	C1, C2 电容
16MHz ~ 25MHz	10pF
6MHz ~ 16MHz	15pF
2MHz ~ 6MHz	33pF

## 27.4. ICP 和 OCD 接口电路

**MA82G5A64** 包含一个笙泉专有的在芯片调试接口，它允许在元器件已经安装在产品上在芯片编程(ICP)和在线调试(OCD)。ICP 和 OCD 共享同样的接口使用一个时钟线 (ICP\_SCL/OCD\_SCL) 和一个双向数据线 (ICP\_SDA/OCD\_SDA) 完成主机与设备之间的数据传送。


ICP 接口允许的 ICP\_SCL/ICP\_SDA 引脚与用户应用共享，使得可以实现在芯片 FLASH 编程。这是可行的，因为当芯片在 Halt 状态时执行 ICP 通信，此时芯片上的外围设备和用户软件都是失效的。在 halt 状态，ICP 接口能够安全的“借用”ICP\_SCL (P4.4) 和 ICP\_SDA (P4.5) 引脚。在大多应用中，必须用外部电阻来隔开 ICP 电路和用户应用电路。图 27-4. 展示了一种典型的隔离方法。

强烈建议在目标系统建立 ICP 接口电路。它保留了整个软件编程和硬件选项配置的能力。

上电后，MA82G5A64 的 P4.4 和 P4.5 被配置成 OCD\_SCL/OCD\_SDA 用于在线调试功能。这是可行的，因为 OCD 通信是在 CPU Halt 状态下执行，此时用户软件是无效的。在 halt 状态，OCD 接口可以安全的使用 OCD\_SCL(P4.4) 和 OCD\_SDA(P4.5) 引脚。就像上面提到的隔离 ICP 接口，如图 27-4，用外部电阻来隔开 ICP 电路和用户应用电路。

如果用户放弃 OCD 功能，软件可以通过清零 PCON3 的位 0 (OCDE) 来配置 OCD\_SCL 和 OCD\_SDA 引脚作为 P4.4 口和 P4.5 口。当用户想重新使用 OCD 功能，用户可以置 OCDE 为 1 来切换 P4.4 和 P4.5 到 OCD\_SCL 和 OCD\_SDA。或者用 ICP“擦除”在芯片 FLASH 清除用户软件来停止端口的切换。

图 27-4. ICP 和 OCD 接口电路



## 27.5. 在芯片编程功能

ICP，就像传统的并行编程方式，可以编程 MCU 的任何区域，包括 FLASH 和 MCU 的硬件选项。并且，得益于它专用的串行接口（经由在线调试通道），使得 ICP 可以更新 MCU 而不用从用户的产品上卸下 MCU，就像 ISP 做的那样。.

专用的 6 脚 “Megawin 8051 ICE Adapter” 可以支持 **MA82G5A64** 在线路编程。“Megawin 8051 ICE Adapter” 有在系统的存储器来存储用户的程序和器件选项。因此，该工具可以完成一个便携的，独立的编程，而不用连线主机，如连接该工具到 PC。下面列举了 ICP 功能的特点：


### 特点

- 不必在目标芯片上预编程一个引导程序。
- 专用串行接口;不占用 IO 口
- 目标芯片不必在运行状态；仅需电源。
- 便携，独立的工作，而无需主机的干预。

以上特点使得 ICP 非常有利于用户。特别的，在编程数据下载后的便携独立工作，尤其有利于没有 PC 的地方使用。

图 27-5. 显示了 ICP 独立编程的系统框图。ICP 接口仅需 5 个引脚： SDA 线和 SCL 线是串行数据和串行时钟，用来从 6-pin “Megawin 8051 ICE Adapter” 传送编程数据到目标 MCU； RST 线用来 hal MCU； VCC & GND 是 6-pin “Megawin 8051 ICE Adapter” 用于便携编程应用的电源输入。 USB 连接器可以直接的插入 PC 的 USB 端口，用来从 PC 下载编程数据到 6-pin “Megawin 8051 ICE Adapter”。

图 27-5. 经由 ICP 的独立编程



## 27.6. 在线调试功能

**MA82G5A64** 预备了一个用于在线仿真(ICE)的 Megawin 专用的在线调试 (OCD) 接口。这个 OCD 接口提供在芯片和系统不干扰的调试，且不占用任何的目标系统资源。支持 ICE 的几种必要操作，如复位，运行，停止，单步运行，运行到光标和断点设置。

使用 OCD 技术，Megawin 提供 “Megawin 8051 OCD ICE” 给用户，如图 27-6 所示. 用户在开发过程中不必准备任何的开发板，或者用在传统 ICE 探头的转换座。所有这些，用户仅需在系统上保留一个 6-脚的连接器用于专用的 OCD 接口： P3.0, RST, VCC, OCD\_SDA, OCD\_SCL 和 GND，如图 27-6.所示


另外，最有力的功能是，它可以让用户的系统连接到 Keil 8051 IDE 软件进行仿真,它直接利用 Keil IDE's dScope-Debugger 功能。当然，所有的特点都基于你使用的 Keil 8051 IDE 软件。

注: “Keil” 是 “Keil Elektronik GmbH and Keil Software, Inc.” 的注册商标.

### 特点

- 筐泉科技专用的 OCD (在芯片调试) 技术
- 在芯片和在系统实时调试
- 用于 OCD 的 5-引脚专用串行接口，不占用目标资源
- 直接连接 Keil IDE 软件的调试功能
- USB 连接目标板与主机 (PC)
- 有用的调试动作：复位，运行，停止，单步运行和运行到光标
- 可编程断点，可在仿真中插入 4 个断点
- 数个帮助调试串口：寄存器/反汇编/监视/存储区窗口
- 源代码级(汇编或 C 语言)调试能力

图 27-6. ICE 系统框图



注: 更多有关 OCD ICE 的详细信息，请联系筐泉。

## 28. 绝对最大极限值

### 28.1. 最大绝对额定值

参数	范围	单位
环境温度	-40 ~ +125	°C
存储温度	-65 ~ +150	°C
任意 GPIO 口或 RST 对地电压	-0.5 ~ VDD + 0.5	V
VDD 对地电压	-0.5 ~ +6.0	V
VDD 到地的最大电流	200	mA
任意引脚最大灌电流	40	mA

\*注意：实际参数超过上述各项“绝对最大额定值”可能会对设备造成永久性损坏。这些参数是一个设备进行正常功能操作的应力额定值，任何超过上述各项的条件都不被建议，否则可能会影响设备运行的稳定性。

## 28.2. 直流特性

V<sub>SS</sub> = 0V, TA = 25 °C, V<sub>DD</sub> = 5.0V 并且 CPU 空运行, 除非另外说明

标号	参数	测试环境	极限			单位
			最小	典型	最大	
输入/输出特性						
V <sub>IH1</sub>	输入高电平(所有 I/O 口)	除 P6.0, P6.1	2.0			V
V <sub>IH2</sub>	输入高电平(RST, P6.0, P6.1)		3.5			V
V <sub>IL1</sub>	输入低电平(所有 I/O 口)	除 P6.0, P6.1			0.8	V
V <sub>IL2</sub>	输入低电平(RST, P6.0, P6.1)				1.0	V
I <sub>IH</sub>	输入高漏电流 (所有 I/O 口)	V <sub>PIN</sub> = V <sub>DD</sub>		0	10	uA
I <sub>IL1</sub>	逻辑 0 输入电流(P3 在准双向口模式)	V <sub>PIN</sub> = 0.4V		20	50	uA
I <sub>IL2</sub>	逻辑 0 输入电流(所有仅输入或开漏输出口)	V <sub>PIN</sub> = 0.4V		0	10	uA
I <sub>H2L</sub>	逻辑 1 到 0 输入转变电流 (P3 在准双向口模式)	V <sub>PIN</sub> = 1.8V		330	500	uA
I <sub>OH1</sub>	输出高电流(P3 在准双向口模式)	V <sub>PIN</sub> = 2.4V	150	200		uA
I <sub>OH2</sub>	输出高电流(所有推挽输出口)	V <sub>PIN</sub> = 2.4V	12			mA
I <sub>OL1</sub>	输出低电流(所有 I/O 口)	V <sub>PIN</sub> = 0.4V	12			mA
R <sub>RST</sub>	内部复位下拉电阻			85		Kohm
功耗						
I <sub>OP1</sub>	一般模式工作电流	SYSCLK = 32MHz @ IHRCO with PLL		10.5		mA
I <sub>OP2</sub>		SYSCLK = 24MHz @ IHRCO with PLL		9		mA
I <sub>OP3</sub>		SYSCLK = 12MHz @ IHRCO		5.3		mA
I <sub>OP4</sub>		SYSCLK = 12MHz @ IHRCO with ADC		9.3		mA
I <sub>OP5</sub>		SYSCLK = 24MHz @ XTAL		11		mA
I <sub>OP6</sub>		SYSCLK = 12MHz @ XTAL		6.4		mA

$I_{OP7}$		SYSCLK = 6MHz @ XTAL		4		mA
$I_{OP8}$		SYSCLK = 2MHz @ XTAL		2.5		mA
$I_{OPS1}$	低速模式工作电流	SYSCLK = 12MHz/128 @ IHRCO		1		mA
$I_{OPS2}$		SYSCLK = 12MHz/128 @ XTAL		2		mA
$I_{IDLE1}$	空闲模式工作电流	SYSCLK = 12MHz @ IHRCO		2		mA
$I_{IDLE2}$		SYSCLK = 12MHz @ XTAL		3		mA
$I_{IDLE3}$		SYSCLK = 12MHz/128 @ IHRCO		0.9		mA
$I_{IDLE4}$		SYSCLK = 12MHz/128 @ XTAL		2		mA
$I_{IDLE5}$		SYSCLK = 32KHz @ ILRCO		120		uA
$I_{SUB1}$	副频模式工作电流	SYSCLK = 32KHz @ ILRCO, BOD1 禁止		130		uA
$I_{SUB2}$		SYSCLK = 32KHz/128 @ ILRCO, BOD1 禁止		120		uA
$I_{WAT}$	Watch 模式工作电流	WDT = 32KHz @ ILRCO 掉电模式		15		uA
$I_{MON1}$	Monitor 模式工作电流	掉电模式 BOD1 使能		100		uA
$I_{PD1}$	掉电模式电流			5		uA
<b>BOD0/BOD1 特性</b>						
$V_{BOD0}$	BOD0 检测电平 1	$T_A = -40^\circ C$ to $+125^\circ C$	2.1 <sup>(1)</sup>	2.2	2.4 <sup>(1)</sup>	V
$V_{BOD10}$	BOD1 检测电平 2.0V	$T_A = -40^\circ C$ to $+125^\circ C$	1.85 <sup>(1)</sup>	2.0	2.15 <sup>(1)</sup>	V
$V_{BOD10}$	BOD1 检测电平 2.4V	$T_A = -40^\circ C$ to $+125^\circ C$	2.25 <sup>(1)</sup>	2.37	2.55 <sup>(1)</sup>	V
$V_{BOD11}$	BOD1 检测电平 3.7V	$T_A = -40^\circ C$ to $+125^\circ C$	3.65 <sup>(1)</sup>	3.7	3.9 <sup>(1)</sup>	V
$V_{BOD11}$	BOD1 检测电平 4.2V	$T_A = -40^\circ C$ to $+125^\circ C$	4.05 <sup>(1)</sup>	4.2	4.4 <sup>(1)</sup>	V
$I_{BOD1}$	BOD1 功耗	$T_A = +25^\circ C$ , VDD=5.0V		120		uA
<b>工作环境</b>						

$V_{PSR}$	上电边沿速率	$T_A = -40^\circ\text{C}$ to $+125^\circ\text{C}$	0.05			V/ms
$V_{OP1}$	XTAL 工作速度 0~24MHz	$T_A = -40^\circ\text{C}$ to $+125^\circ\text{C}$	2.7		5.5	V
$V_{OP2}$	XTAL 工作速度 0~12MHz	$T_A = -40^\circ\text{C}$ to $+125^\circ\text{C}$	2.0		5.5	V
$V_{OP3}$	CPU 工作速度 0~36MHz	$T_A = -40^\circ\text{C}$ to $+125^\circ\text{C}$	3.0		5.5	V
$V_{OP4}$	CPU 工作速度 0~24MHz	$T_A = -40^\circ\text{C}$ to $+125^\circ\text{C}$	2.4		5.5	V
$V_{OP5}$	CPU 工作速度 0~12MHz	$T_A = -40^\circ\text{C}$ to $+125^\circ\text{C}$	2.0		5.5	V


<sup>(1)</sup> 数据基于特性所得，非产品测试.

### 28.3. 外部时钟特性

VDD = 2.7V ~ 5.5V, VSS = 0V, TA = -40°C to +125°C, 除非其它说明

Symbol	参数	振荡				单位	
		晶振模式		ECKI 模式			
		最小.	最大	最小.	最大		
1/t <sub>CLCL</sub>	振荡频率	2	24	0	36	MHz	
1/t <sub>CLCL</sub>	振荡频率 (VDD = 2.0V ~ 5.5V)	2	12	0	12	MHz	
t <sub>CLCL</sub>	时钟脉冲	41.6		27.7		ns	
t <sub>CHCX</sub>	高时间	0.4T	0.6T	0.4T	0.6T	t <sub>CLCL</sub>	
t <sub>CLCX</sub>	低时间	0.4T	0.6T	0.4T	0.6T	t <sub>CLCL</sub>	
t <sub>CLCH</sub>	上升时间		5		5	ns	
t <sub>CHCL</sub>	下降时间		5		5	ns	

图 28-1. 外部时钟驱动波形



### 28.4. IHRCO 特性

参数	测试环境	极限			单位
		最小	典型	最大	
电源电压		2.2		5.5	V
IHRCO 频率	TA = +25°C		12		MHz
IHRCO 频率误差 (工厂校对)	TA = +25°C	-1.0		+1.0	%
	TA = -40°C to +85°C	-1.5 <sup>(1)</sup>		+1.5 <sup>(1)</sup>	%
	TA = -40°C to +125°C	-2.0 <sup>(1)</sup>		+2.0 <sup>(1)</sup>	%
IHRCO 启动时间	TA = -40°C to +125°C			32 <sup>(1)</sup>	us
IHRCO 功耗	TA = +25°C, VDD=5.0V		500		uA

<sup>(1)</sup> 数据基于特性所得, 非产品测试.

## 28.5. ILRCO 特性

参数	测试环境	极限			单位
		最小	典型	最大	
电源电压		2.0		5.5	V
ILRCO 频率	TA = +25°C		32		KHz
ILRCO 频率误差	TA = +25°C	-20 <sup>(1)</sup>		+20 <sup>(1)</sup>	%
	TA = -40°C to +85°C	-40 <sup>(1)</sup>		+40 <sup>(1)</sup>	%
	TA = -40°C to +125°C	-50 <sup>(1)</sup>		+50 <sup>(1)</sup>	%

<sup>(1)</sup> 数据基于特性结果，非产品测试..

## 28.6. CKM 特性

参数	测试环境	极限			单位
		最小	典型	最大	
电源电压	TA = -40°C to +125°C	2.4		5.5	V
时钟输入范围	TA = -40°C to +125°C	5 <sup>(1)</sup>	6	7 <sup>(1)</sup>	MHz
CKM 启动时间	TA = -40°C to +125°C	20 <sup>(2)</sup>		100 <sup>(2)</sup>	us
CKM 功耗	TA = +25°C, VDD=5.0V		1		mA

<sup>(1)</sup> 数据由设计保证，非产品测试.

<sup>(2)</sup> 数据基于特性所得，非产品测试.

## 28.7. Flash 特性

参数	测试环境	极限			单位
		最小	典型	最大	
电源电压	TA = -40°C to +125°C	2.0		5.5	V
Flash 写 (擦除/编程) 电压	TA = -40°C to +125°C	2.2		5.5	V
Flash 擦除/编程 周期	TA = -40°C to +125°C	10,000			次
Flash 数据保留	TA = +25°C	100			年

## 28.8. ADC 特性

VDD=5.0V, VREF+=3.0, TA= -40°C ~ +85°C 除非其他说明


参数	测试环境	极限			单位
		最小	典型	最大	
电源范围					
电源电压		2.4		5.5	V
DC 精度					
分辨率		12			位
整体非线性	VDD= VREF+= 5.0V		±2		LSB
	VDD= VREF+= 2.4V~5.5V			±4	LSB
	VDD > VREF+ & VREF+= 3.0V ~VDD			±4	LSB
	VDD= VREF+= 2.4V~5.5V			±1	LSB
差分非线性	VDD > VREF+ & VREF+= 3.0V ~VDD			±1	LSB
	VDD= VREF+= 2.4V~5.5V		0	±1	LSB
转换率					
SAR 转换时钟		6			MHz
在 SAR 时钟里的转换时间		24			时钟
吞吐率		250			kspS
模拟输入					
ADC 输入电压范围	单端 (AIN+ – GND)	0		VREF+	V
	差分 (AIN+ – AIN-)	-0.5 * VREF+		+0.5 * VREF+	V
输入电容		25			pF
功耗					
电源电流	工作模式, 250 kspS		4		mA

## 28.9. 串行口时序特性

VDD = 5.0V±10%, VSS = 0V, TA = -40°C to +125°C, 除非其它说明

标号	参数	URM0X6 = 0		URM0X6 = 1		单位
		最小	最大	最小	最大	
t <sub>XLXL</sub>	串行口时钟周期	12T		2T		T <sub>SYSCLK</sub>
t <sub>QVXH</sub>	设置输出数据到时钟上升沿	10T-20		T-20		ns
t <sub>XHQX</sub>	上升沿后保持输出数据	T-10		T-10		ns
t <sub>XHDX</sub>	上升沿后保持输入数据	0		0		ns
t <sub>XHDV</sub>	时钟上升沿到输入数据有效		10T-20		2T-20	ns

图 28-2. 移位寄存器模式时序图



## 28.10. SPI 时序特性

VDD = 5.0V±10%, VSS = 0V, TA = -40°C to +125°C, 除非其它说明

标号	参数	最小	最大	单位
<b>主模式时序</b>				
tMCKH	SPICLK 高时间	2T		T <sub>SYSCLK</sub>
tMCKL	SPICLK 低时间	2T		T <sub>SYSCLK</sub>
tMIS	MISO 有效到 SPICLK 转变边沿	2T+20		ns
tMIH	SPICLK 转变边沿到 MISO 变化	0		ns
tMOH	SPICLK 转变边沿到 MOSI 变化		10	ns
<b>从模式时序</b>				
tSE	nSS 下降沿到第一个 SPICLK 边沿	2T		T <sub>SYSCLK</sub>
tSD	最后一个 SPICLK 边沿到 nSS 上升沿	2T		T <sub>SYSCLK</sub>
tSEZ	nSS 下降沿到 MISO 有效		4T	T <sub>SYSCLK</sub>
tSDZ	nSS 上升沿到 MISO 高阻		4T	T <sub>SYSCLK</sub>
tCKH	SPICLK 高时间	4T		T <sub>SYSCLK</sub>
tCKL	SPICLK 低时间	4T		T <sub>SYSCLK</sub>
tsIS	MOSI 有效到 SPICLK 采样边沿	2T		T <sub>SYSCLK</sub>
tsIH	SPICLK 采样边沿到 MOSI 变化	2T		T <sub>SYSCLK</sub>
tSOH	SPICLK 转变边沿到 MISO 变化		4T	T <sub>SYSCLK</sub>
tSLH	最后的 SPICLK 边沿到 MISO 变化 (仅 CPHA = 1)	1T	2T	T <sub>SYSCLK</sub>

图 28-3. SPI 主机传送波形 CPHA=0




图 28-4. SPI 主机传送波形 CPHA=1





图 28-5. SPI 从机传送波形 CPHA=0




This document information is the intellectual property of Megawin Technology.

© Megawin Technology Co., Ltd. 1999 All right reserved.

QP-7300-03D

244/255

图 28-6. SPI 从机传送波形 CPHA=1



## 28.11. 外部存储周期时序特性

在一下工作环境下, P0,ALE和PSEN的载荷电容等于100pF;其它输出的载荷电容等于90pF。  $T_A = -40^\circ\text{C}$  to  $+125^\circ\text{C}$ ,  $VDD=5.0\text{V}\pm10\%$ ,  $VSS=0\text{V}$

T: 时钟周期

M: ALE拉长的时钟数,  $M = 0T \sim 3T$

N: 读/写脉冲拉长的时钟数,  $N = 0T \sim 7T$

L: 读/写脉冲设置/保持拉长的时钟数,  $L = 0T \sim 1T$

标号	参数	振荡				单位	
		36MHz 不拉长 MOVX		36MHz 拉长 MOVX			
		最小.	最大	最小.	最大		
1/t <sub>CLCL</sub>	振荡频率		36		36	MHz	
t <sub>LHLL</sub>	ALE 脉冲宽度	T-10		T+M-10		ns	
t <sub>AVLL</sub>	地址有效到ALE变低电平	T-12		T+M-12		ns	
t <sub>LLAX</sub>	ALE变低后地址保持时间	T-12		T+M-12		ns	
t <sub>RLRH</sub>	nRD脉冲宽度	T-10		T+N-10		ns	
t <sub>WLWH</sub>	nWR脉冲宽度	T-10		T+N-10		ns	
t <sub>RLDV</sub>	nRD 变低到有效数据输入		T-20		T+N-20	ns	
t <sub>RHDX</sub>	nRD之后数据保持时间	0		0		ns	
t <sub>RHDZ</sub>	nRD之后数据变浮空时间		10		10	ns	
t <sub>LLDV</sub>	ALE变低到有效数据输入		3T-20		3T+M+L+N-20	ns	
t <sub>AVDV</sub>	地址到有效数据输入		4T-20		4T+2M+L+N-20	ns	
t <sub>LLWL</sub>	ALE变低到nRD或nWR变低	2T-10	2T+10	2T+2M+L-10	2T+2M+L+10	ns	
t <sub>AVWL</sub>	地址到nRD或nWR变低	3T-10		3T+2M+L-10		ns	
t <sub>WHQX</sub>	nWR之后数据保持时间	T-10		T+L-10		ns	
t <sub>QVWH</sub>	Data有效到nWR变高时间	2T-10		2T+L+N-10		ns	
t <sub>QVWX</sub>	Data有效到nWR有高到低变化	T-10		T+L-10		ns	
t <sub>RLAZ</sub>	nRD低到地址悬空		0		0	ns	
t <sub>WHLH</sub>	nRD或nWR高到ALE高	T-10		T+L-10		ns	

**标号解释** 每个标号有5个字符。第一个字符总是“t”(代表时间)。其它字符，取决于它所在的位置，表示信号的名称或者信号的逻辑状态。下面列举了所有字符，以及它们所代表的意思。

A: 地址	Q: 输出数据
C: 时钟	R: RD信号
D: 输入数据	t: 时间
H: 逻辑高电平	V: 有效
L: 逻辑低电平或ALE	W: WR信号
	X: 不再是一个有效电平
	Z: 高阻 (浮空)

例如：

$t_{AVLL}$  = 从地址有效到ALE低时间

$t_{RLRH}$  = nRD 脉冲宽度

图 28-7. 外部数据读周期





图 28-8. 外部数据写周期



## 29. 指令集

助记符	描述	字节	周期 时钟
<b>数据传送</b>			
MOV A,Rn	寄存器Rn中的内容送到累加器中	1	1
MOV A,direct	直接地址单元中的内容送到累加器中	2	2
MOV A,@Ri	工作寄存器Ri指向的地址单元中的内容送到累加器中	1	2
MOV A,#data	立即数送到累加器中	2	2
MOV Rn,A	累加器中内容送到寄存器Rn中	1	2
MOV Rn,direct	直接寻址单元中的内容送到寄存器Rn中	2	4
MOV Rn,#data	立即数直接送到寄存器Rn中	2	2
MOV direct,A	累加器送到直接地址单元	2	3
MOV direct,Rn	寄存器Rn中的内容送到直接地址单元	2	3
MOV direct,direct	直接地址单元中的内容送到另一个直接地址单元	3	4
MOV direct,@Ri	工作寄存器Ri指向的地址单元中的内容送到直接地址单元	2	4
MOV direct,#data	立即数送到直接地址单元	3	3
MOV @Ri,A	累加器送到以工作寄存器Ri指向的地址单元中	1	3
MOV @Ri,direct	直接地址单元中内容送到以工作寄存器Ri指向的地址单元中	2	3
MOV @Ri,#data	立即数送到以工作寄存器Ri指向的地址单元中	2	3
MOV DPTR,#data16	16位常数的高8位送到DPH, 低8位送到DPL	3	3
MOVC A,@A+DPTR	以DPTR为基址变址寻址单元中的内容送到累加器中	1	4
MOVC A,@A+PC	以PC为基址变址寻址单元中的内容送到累加器中	1	4
MOVX A,@Ri	内置RAM(8位地址)的数据送入累加器中	1	3
MOVX A,@DPTR	寄存器Ri指向扩展RAM地址(8位地址)中的内容送到ACC中	1	3
MOVX @Ri,A	数据指针指向扩展RAM地址(16位地址)中的内容送到ACC中	1	3
MOVX @DPTR,A	累加器中的内容送到寄存器Ri指向的扩展RAM地址(8位地址)中	1	3

<b>MOVX A,@Ri</b>	累加器中的内容送到寄存器Ri指向的扩展RAM地址（16位地址）中	1	3 ~ 20 <sup>Note1</sup>
<b>MOVX A,@DPTR</b>	外部RAM（16位地址）的数据送入累加器中	1	3 ~ 20 <sup>Note1</sup>
<b>MOVX @Ri,A</b>	寄存器Ri指向片外RAM地址中的内容送到ACC中	1	3 ~ 20 <sup>Note1</sup>
<b>MOVX @DPTR,A</b>	数据指针指向片外RAM地址（16位地址）中内容送到ACC中	1	3 ~ 20 <sup>Note1</sup>
<b>PUSH direct</b>	直接地址单元中的数据压入堆栈中	2	4
<b>POP direct</b>	出栈数据送到直接地址单元中	2	3
<b>XCH A,Rn</b>	累加器与寄存器Rn中的内容互换	1	3
<b>XCH A,direct</b>	累加器与直接地址单元中的内容互换	2	4
<b>XCH A,@Ri</b>	累加器与工作寄存器Ri指向的地址单元中内容互换	1	4
<b>XCHD A,@Ri</b>	累加器与工作寄存器Ri指向的地址单元中内容低半字节互换	1	4

**算术运算**

<b>ADD A,Rn</b>	将寄存器Rn中的内容加到累加器中	1	2
<b>ADD A,direct</b>	直接地址单元中的内容加到累加器中	2	3
<b>ADD A,@Ri</b>	寄存器工作寄存器Ri指向的地址单元中的内容加到累加器中	1	3
<b>ADD A,#data</b>	立即数加到累加器中	2	2
<b>ADDC A,Rn</b>	累加器与工作寄存器Rn中的内容、连同进位位相加，结果存在累加器中	1	2
<b>ADDC A,direct</b>	累加器与直接地址单元的内容、连同进位位相加，结果存在累加器中	2	3
<b>ADDC A,@Ri</b>	累加器与工作寄存器Ri指向的地址单元中的内容、连同进位位相加，结果存在累加器中	1	3
<b>ADDC A,#data</b>	累加器与立即数、连同进位位相加，结果存在累加器中	2	2
<b>SUBB A,Rn</b>	累加器与工作寄存器中的内容、连同借位位相减，结果存在累加器中	1	2
<b>SUBB A,direct</b>	累加器与直接地址单元中的内容、连同借位位相减，结果存在累加器中	2	3
<b>SUBB A,@Ri</b>	累加器与工作寄存器Ri指向的地址单元中内容、连同借位位相减，结果存在累加器中	1	3
<b>SUBB A,#data</b>	累加器与立即数、连同借位位相减，结果存在累加器中	2	2
<b>INC A</b>	累加器中的内容加1	1	2

INC Rn	寄存器Rn的内容加1	1	3
INC direct	直接地址单元中的内容加1	2	4
INC @Ri	工作寄存器Ri指向的地址单元中的内容加1	1	4
DEC A	数据指针DPTR的内容加1	1	2
DEC Rn	累加器中的内容减1	1	3
DEC direct	寄存器Rn中的内容减1	2	4
DEC @Ri	直接地址单元中的内容减1	1	4
INC DPTR	工作寄存器Ri指向的地址单元中的内容减1	1	1
MUL AB	ACC中内容与寄存器B中内容相乘，其结果低位存在ACC中、高位存在寄存器B中	1	4
DIV AB	ACC中内容除以寄存器B中内容，商存在ACC，而余数存在寄存器B中	1	5
DAA	ACC十进制调整	1	4

### 逻辑运算

ANL A,Rn	累加器和寄存器Rn中的内容相“与”	1	2
ANL A,direct	累加器和直接地址单元中的内容相“与”	2	3
ANL A,@Ri	累加器和工作寄存器Ri指向的地址单元中的内容相“与”	1	3
ANL A,#data	累加器和立即数相“与”	2	2
ANL direct,A	直接地址单元中的内容和累加器相“与”	2	4
ANL direct,#data	直接地址单元中的内容和立即数相“与”	3	4
ORL A,Rn	累加器和寄存器Rn中的内容相“或”	1	2
ORL A,direct	累加器和直接地址单元中的内容相“或”	2	3
ORL A,@Ri	累加器和工作寄存器Ri指向的地址单元中的内容相“或”	1	3
ORL A,#data	累加器和立即数相“或”	2	2
ORL direct,A	直接地址单元中的内容和累加器相“或”	2	4
ORL direct,#data	直接地址单元中的内容和立即数相“或”	3	4
XRL A,Rn	累加器和寄存器Rn中的内容相“异或”	1	2
XRL A,direct	累加器和直接地址单元中的内容相“异或”	2	3
XRL A,@Ri	累加器和工作寄存器Ri指向的地址单元中的内容相“异或”	1	3
XRL A,#data	累加器和立即数相“异或”	2	2
XRL direct,A	直接地址单元中的内容和累加器相“异或”	2	4
XRL direct,#data	直接地址单元中的内容和立即数相“异或”	3	4

CLR A	累加器内容清“0”	1	1
CPL A	累加器按位取反	1	2
RLA	累加器循环左移一位	1	1
RLCA	累加器连同进位位CY循环左移一位	1	1
RR A	累加器循环右移一位	1	1
RRC A	累加器连同进位位CY循环右移一位	1	1
SWAP A	累加器高低半字节互换	1	1
<b>位逻辑运算</b>			
CLR C	清“0”进位位	1	1
CLR bit	清“0”直接地址位	2	4
SETB C	置“1”进位位	1	1
SETB bit	置“1”直接地址位	2	4
CPL C	进位位求反	1	1
CPL bit	直接地址位求反	2	4
ANL C,bit	进位位和直接地址位相“与”	2	3
ANL C,/bit	进位位和直接地址位的反码相“与”	2	3
ORL C,bit	进位位和直接地址位相“或”	2	3
ORL C,/bit	进位位和直接地址位的反码相“或”	2	3
MOV C,bit	直接地址位数据送入进位位	2	3
MOV bit,C	进位位数据送入直接地址位	2	4
<b>位逻辑跳转</b>			
JC rel	进位位为“1”则转移	2	3
JNC rel	进位位为“0”则转移	2	3
JB bit,rel	直接地址位为“1”则转移	3	4
JNB bit,rel	直接地址位为“0”则转移	3	4
JBC bit,rel	直接地址位为“1”则转移，且清“0”该位	3	5
<b>程序跳转</b>			
ACALL addr11	绝对短调用子程序，2K字节（页内）空间限制	2	6
LCALL addr16	绝对长调用子程序，64K字节空间限制	3	6
RET	子程序返回	1	4
RETI	中断子程序返回	1	4
AJMP addr11	绝对短转移，2K字节（页内）空间限制	2	3
LJMP addr16	绝对长转移，64K字节空间限制	3	4
SJMP rel	相对转移	2	3

JMP @A+DPTR	转移到DPTR加ACC所指间接地址	1	3
JZ rel	累加器为“0”则转移	2	3
JNZ rel	累加器不为“0”则转移	2	3
CJNE A,direct,rel	累加器中的内容不等于直接地址单元的内容，则转移到偏移量所指向的地址，否则程序往下执行	3	5
CJNE A,#data,rel	累加器中的内容不等于立即数，则转移到偏移量所指向的地址，否则程序往下执行	3	4
CJNE Rn,#data,rel	寄存器Rn中的内容不等于立即数，则转移到偏移量所指向的地址，否则程序往下执行	3	4
CJNE @Ri,#data,rel	工作寄存器Ri指向的地址单元中的内容不等于立即数，则转移到偏移量所指向的地址，否则程序往下执行	3	5
DJNZ Rn,rel	寄存器Rn中的内容减1，如不等于0，则转移到偏移量所指向的地址，否则程序往下执行	2	4
DJNZ direct,rel	直接地址单元中的内容减1，如不等于0，则转移到偏移量所指向的地址，否则程序往下执行	3	5
NOP	空操作指令	1	1

Note 1: 外部辅助 RAM 的访问周期如下:


$$EMAI1 = 00: 5 + 2 \times ALE\_Stretch + RW\_Stretch + 2 \times RWSH; (5\sim20)$$

$$EMAI1 = 10: 3 + RW\_Stretch + 2 \times RWSH; (3\sim12)$$

## 30. 封装尺寸


### 30.1. LQFP-64 (10mm X 10mm)

图 30-1. LQFP-64 (10mm X 10mm )



### 30.2. LQFP-48 (7mm X 7mm)

图 30-2. LQFP-48 (7mm X 7mm )



## 31. 版本历史

This document information is the intellectual property of Megawin Technology.  
© Megawin Technology Co., Ltd. 1999 All right reserved.  
QP-7300-03D  
255/255