



MCV14A
数据手册
14 引脚 8 位
闪存单片机

大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

请注意以下有关 Microchip 器件代码保护功能的要点:

- Microchip 的产品均达到 Microchip 数据手册中所述的技术指标。
- Microchip 确信: 在正常使用的情况下, Microchip 系列产品是当今市场上同类产品中最安全的产品之一。
- 目前, 仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知, 所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。
- Microchip 愿与那些注重代码完整性的客户合作。
- Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是“牢不可破”的。

代码保护功能处于持续发展之中。Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视为违反了《数字器件千年版权法案 (Digital Millennium Copyright Act)》。如果这种行为导致他人在未经授权的情况下, 能访问您的软件或其他受版权保护的成果, 您有权依据该法案提起诉讼, 从而制止这种行为。

提供本文档的中文版本仅为了便于理解。请勿忽视文档中包含的英文部分, 因为其中提供了有关 Microchip 产品性能和使用情况的有用信息。Microchip Technology Inc. 及其分公司和相关公司、各级主管与员工及事务代理机构对译文中可能存在的任何差错不承担任何责任。建议参考 Microchip Technology Inc. 的英文原版文档。

本出版物中所述的器件应用信息及其他类似内容仅为您提供便利, 它们可能由更新之信息所替代。确保应用符合技术规范, 是您自身肩负的责任。Microchip 对这些信息不作任何明示或暗示、书面或口头、法定或其他形式的声明或担保, 包括但不限于针对其使用情况、质量、性能、适销性或特定用途的适用性的声明或担保。Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任。如果将 Microchip 器件用于生命维持和 / 或生命安全应用, 一切风险由买方自负。买方同意在由此引发任何一切伤害、索赔、诉讼或费用时, 会维护和保障 Microchip 免于承担法律责任, 并加以赔偿。在 Microchip 知识产权保护下, 不得暗中或以其他方式转让任何许可证。

商标

Microchip 的名称和徽标组合、Microchip 徽标、Accuron、dsPIC、KEELOQ、KEELOQ 徽标、microID、MPLAB、PIC、PICmicro、PICSTART、PRO MATE、rPIC 和 SmartShunt 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标。

AmpLab、FilterLab、Linear Active Thermistor、Migratable Memory、MXDEV、MXLAB、SEEVAL、SmartSensor 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的注册商标。

Analog-for-the-Digital Age、Application Maestro、CodeGuard、dsPICDEM、dsPICDEM.net、dsPICworks、dsSPEAK、ECAN、ECONOMONITOR、FanSense、FlexROM、fuzzyLAB、In-Circuit Serial Programming、ICSP、ICEPIC、Mindi、MiWi、MPASM、MPLAB Certified 徽标、MPLIB、MPLINK、PICkit、PICDEM、PICDEM.net、PICLAB、PICtail、PowerCal、PowerInfo、PowerMate、PowerTool、REAL ICE、rLAB、Select Mode、Smart Serial、SmartTel、Total Endurance、UNI/O、WiperLock 和 ZENA 均为 Microchip Technology Inc. 在美国和其他国家或地区的商标。

SQTP 是 Microchip Technology Inc. 在美国的服务标记。

在此提及的所有其他商标均为各持有公司所有。

© 2007, Microchip Technology Inc. 版权所有。

QUALITY MANAGEMENT SYSTEM
CERTIFIED BY DNV
== ISO/TS 16949:2002 ==

Microchip 位于美国亚利桑那州 Chandler 和 Tempe 与位于俄勒冈州 Gresham 的全球总部、设计和晶圆生产厂及位于美国加利福尼亚州和印度的设计中心均通过了 ISO/TS-16949:2002 认证。公司在 PIC[®] MCU 与 dsPIC[®] DSC、KEELOQ[®] 跳码器件、串行 EEPROM、单片机外设、非易失性存储器 and 模拟产品方面的质量体系流程均符合 ISO/TS-16949:2002。此外, Microchip 在开发系统的设计和生产方面的质量体系也已通过了 ISO 9001:2000 认证。

大中华地区业务咨询、技术支持联系电话: +86-0755-82543411, E-mail:enroo@enroo.com

14 引脚 8 位闪存单片机

高性能 RISC CPU:

- 仅需学习 33 条单字指令
- 除了程序转移指令，所有指令都是单周期指令；程序转移指令是双周期指令
- 2 层深硬件堆栈
- 数据和指令采用直接、间接和相对寻址模式
- 工作速度：
 - DC — 20 MHz 晶振
 - DC — 200 ns 指令周期
- 片上闪存程序存储器
 - 1024 x 12
- 通用寄存器（SRAM）
 - 67 x 8
- 闪存数据存储器
 - 64 x 8

单片机特性:

- 8 MHz 高精度内部振荡器
 - 出厂时精度已校准到 $\pm 1\%$
- 在线串行编程（In-Circuit Serial Programming™, ICSP™）
- 在线调试（In-Circuit Debugging, ICD）支持
- 上电复位（Power-On Reset, POR）
- 器件复位定时器（Device Reset Timer, DRT）
- 看门狗定时器（Watchdog Timer, WDT），带专用的片上 RC 振荡器以便可靠地工作
- 可编程代码保护
- 复用的 MCLR 输入引脚
- I/O 引脚具有内部弱上拉功能
- 节能休眠模式
- 在引脚电平变化时从休眠中唤醒
- 可供选择的振荡器选项：
 - INTRC: 4 MHz 或 8 MHz 高精度内部 RC 振荡器
 - EXTRC: 外部低成本 RC 振荡器
 - XT: 标准晶振 / 谐振器
 - HS: 高速晶振 / 谐振器
 - LP: 节能低频晶振
 - EC: 高速外部时钟输入

低功耗特性 / CMOS 技术:

- 待机电流：
 - 2.0V 时典型值为 100 nA
- 工作电流：
 - 32 kHz、2.0V 时典型值为 15 μ A
 - 4 MHz、2.0V 时典型值为 170 μ A
- 看门狗定时器电流：
 - 2.0V 时典型值为 1 μ A
 - 5.0V 时典型值为 7 μ A
- 高耐久性程序和闪存数据存储器单元
 - 程序存储器耐写次数达 100,000 次
 - 闪存数据存储器耐写次数达 1,000,000 次
 - 程序和闪存数据保存时间：> 40 年
- 全静态设计
- 宽工作电压范围：2.0V 至 5.5V
 - 宽温度范围
 - 工业级：-40°C 至 +85°C

外设特性:


- 12 个 I/O 引脚
 - 11 个可单独进行方向控制的 I/O 引脚
 - 1 个仅用作输入的引脚
 - 高灌 / 拉电流能力，可直接驱动 LED
 - 电平变化时唤醒
 - 弱上拉
- 带有 8 位可编程预分频器的 8 位实时时钟 / 计数器（TMRO）
- 2 个模拟比较器
 - 可从外部访问比较器输入和输出
 - 1 个比较器，具有 0.6V 固定片上绝对参考电压（VREF）
 - 1 个比较器，具有可编程片上参考电压（VREF）
- 模数（Analog-to-Digital, A/D）转换器
 - 8 位分辨率
 - 3 通道外部可编程输入
 - 1 通道内部输入连接到内部 0.6V 参考电压

器件	程序存储器	数据存储器		I/O	比较器	8 位定时器	8 位 A/D 通道数
	闪存 (字数)	SRAM (字节数)	闪存 (字节数)				
MCV14A	1024	67	64	12	2	1	3

大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

MCV14A

图 1: 14 引脚 PDIP 和 SOIC 示意图



大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

目录

1.0 概述	5
2.0 架构概述	9
3.0 存储器构成	11
4.0 闪存数据存储	19
5.0 I/O 端口	23
6.0 Timer0 模块和 TMR0 寄存器	29
7.0 CPU 的特殊功能	35
8.0 模数 (A/D) 转换器	49
9.0 比较器	53
10.0 比较器参考电压模块	59
11.0 电气特性	61
12.0 封装信息	75
产品标识体系	81

致客户

我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此，我们将不断改进出版物的内容和质量，使之更好地满足您的要求。出版物的质量将随新文档及更新版本的推出而得到提升。

如果您对本出版物有任何问题和建议，请通过电子邮件联系我公司 TRC 经理，电子邮件地址为 CTRC@microchip.com，或将本数据手册后附的《读者反馈表》传真到 86-21-5407 5066。我们期待您的反馈。

最新数据手册

欲获得本数据手册的最新版本，请查询我公司的网站：

<http://www.microchip.com>

查看数据手册中任意一页下边角处的文献编号即可确定其版本。文献编号中数字串后的字母是版本号，例如：DS3000A 是 DS3000 的 A 版本。

勘误表

现有器件可能带有一份勘误表，描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到器件 / 文档存在某些差异时，就会发布勘误表。勘误表上将注明其所适用的硅片版本和文件版本。

欲了解某一器件是否存在勘误表，请通过以下方式之一查询：

- Microchip 网站 <http://www.microchip.com>
- 当地 Microchip 销售办事处（见最后一页）

在联络销售办事处时，请说明您所使用的器件型号、硅片版本和数据手册版本（包括文献编号）。

客户通知系统

欲及时获知 Microchip 产品的最新信息，请到我公司网站 www.microchip.com/cn 上注册。

MCV14A

注:

大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

1.0 概述

Microchip Technology 生产的 MCV14A 器件是基于闪存的低成本高性能 8 位全静态 CMOS 单片机。它采用了 RISC 架构，只有 33 条单字 / 单周期指令。除了程序转移指令，所有指令都是单周期指令（200 μ s）；程序转移指令是双周期指令。MCV14A 器件可提供比同等价位竞争产品更高数量级的性能。器件的 12 位宽指令是高度对称的指令，可带来典型的 2:1 代码压缩，超出其他同类的 8 位单片机。易于使用和易于记忆的指令集可以显著降低开发时间。

MCV14A 产品具备一些特性，可以降低系统成本和功率要求。上电复位（POR）和器件复位定时器（DRT）使得可以不需要使用外部复位电路。共有 4 种振荡器配置可供选择，包括 INTRC 内部振荡器模式和节能 LP（低功耗）振荡器模式。节能休眠模式、看门狗定时器和代码保护等特性可以帮助节省系统成本、功耗和提高可靠性。

MCV14A 器件在成本效益高的闪存可编程版本中可用，适用于任何数量的生产。客户可以充分利用 Microchip 在闪存可编程单片机领域的价格领先地位，同时受益于闪存的可编程灵活性。

以下工具为 MCV14A 产品提供支持：全功能宏汇编器、软件模拟器、在线仿真器、C 编译器、低成本开发编程器和全功能编程器。IBM[®] PC 及其兼容机均支持所有这些工具。

1.1 应用

MCV14A 器件可适用于各种应用：从个人护理器具、安全系统到低功耗远程发送器 / 接收器。闪存技术使定制应用程序（发送器代码、器具设置、接收器频率等）变得极其快速和方便。针对插入式或表面安装而设计的小体积封装，使这些单片机成为具有空间限制应用的理想选择。低成本、低功耗、高性能、易于使用和 I/O 灵活性等特性使 MCV14A 器件用途广泛，甚至是在从未考虑使用单片机的领域（例如，较大系统中的定时器功能、逻辑和 PLD 以及协处理器应用）。

表 1-1: MCV14A 的特性和存储器

		MCV14A
时钟	最大工作频率 (MHz)	20
存储器	闪存程序存储器	1024
	SRAM 数据存储器 (字节数)	67
	闪存数据存储器	64
外设	定时器模块	TMR0
	在引脚电平变化时从休眠中唤醒	有
特性	I/O 引脚	11
	输入引脚	1
	内部上拉	有
	在线串行编程	有
	指令数	33
	封装	14 引脚 PDIP 和 SOIC

MCV14A 器件具有上电复位、可供选择的看门狗定时器、可供选择的代码保护、高 I/O 电流能力和高精度内部振荡器。MCV14A 器件可通过数据引脚 RB0 和时钟引脚 RB1 进行串行编程。

MCV14A

注:

大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

2.0 架构概述

MCV14A 器件的高性能归结于许多通常在 RISC 微处理器中才提供的架构特性。首先，MCV14A 器件使用了哈佛架构，在该架构中程序和数据通过独立的总线进行访问。这提供了优于传统的冯·诺伊曼架构的带宽；在传统架构中，程序和数据通过同一总线进行访问。将程序和数据存储器分离还使得可以规定不同于 8 位宽数据字的指令大小。指令操作码为 12 位宽，这使所有指令可以全为单字指令。12 位宽的程序存储器访问总线可以在单个周期中取 12 位指令。器件采用了两级指令流水线，取指令和指令执行可以重叠进行。因此，除了程序转移指令，其他所有指令（33）都在单个周期（20 MHz 为 200 ns，4 MHz 为 1 μs）内执行。

下面的表 2-1 列出了 MCV14A 器件所支持的存储器。

表 2-1: MCV14A 存储器

器件	程序存储器	数据存储器	
	闪存 (字数)	SRAM (字节数)	闪存 (字节数)
MCV14A	1024	67	64

MCV14A 器件可以对其寄存器文件和数据存储器进行直接或间接寻址。包括 PC 在内的所有特殊功能寄存器（Special Function Register, SFR）都被映射到数据存储器中。MCV14A 器件具有高度正交（对称）的指令集，使得可以使用任意寻址模式对任意寄存器执行任意指令。这种对称特性和不存在“特殊最佳情况”使 MCV14A 器件编程变得简单且高效。此外，学习时间也可以显著降低。

MCV14A 器件包含一个 8 位 ALU 和工作寄存器。ALU 是通用算术运算单元。它在工作寄存器和任意寄存器文件中的数据之间执行算术和布尔运算。

ALU 为 8 位宽，能进行加法、减法、移位和逻辑运算。除非特别指明，算术运算一般采用二进制补码。在双操作数指令中，一个操作数通常是 W（工作）寄存器。另一个操作数是文件寄存器或立即数。在单操作数指令中，操作数是 W 寄存器或文件寄存器。


W 寄存器是用于 ALU 运算的 8 位工作寄存器。它不是可寻址寄存器。

根据所执行的指令，ALU 可能会影响 STATUS 寄存器中的进位标志位（C）、半进位标志位（DC）和全零标志位（Z）的值。在减法运算中，C 和 DC 位分别作为借位位和半借位位。请参见 SUBWF 和 ADDWF 指令中的示例。

图 2-2 中给出了简化框图，表 2-2 中则描述了相应的器件引脚。

MCV14A

图 2-1: MCV14A 框图



大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

表 2-2: MCV14A 引脚说明

名称	功能	输入类型	输出类型	说明
RB0//C1IN+/AN0/ ICSPDAT	RB0	TTL	CMOS	双向 I/O 引脚。可以通过软件设定内部弱上拉功能和在引脚电平变化时从休眠中唤醒的功能。
	C1IN+	AN	—	比较器 1 的输入。
	AN0	AN	—	ADC 通道输入。
	ICSPDAT	ST	CMOS	ICSP™ 模式施密特触发器。
RB1/C1IN-/AN1/ ICSPCLK	RB1	TTL	CMOS	双向 I/O 引脚。可以通过软件设定内部弱上拉功能和在引脚电平变化时从休眠中唤醒的功能。
	C1IN-	AN	—	比较器 1 的输入。
	AN1	AN	—	ADC 通道输入。
	ICSPCLK	ST	CMOS	ICSP 模式施密特触发器。
RB2/C1OUT/AN2	RB2	TTL	CMOS	双向 I/O 引脚。
	C1OUT	—	CMOS	比较器 1 的输出。
	AN2	AN	—	ADC 通道输入。
RB3/MCLR/VPP	RB3	TTL	—	输入引脚。可以通过软件设定内部弱上拉功能和在引脚电平变化时从休眠中唤醒的功能。
	MCLR	ST	—	主复位。当配置为 MCLR 时，此引脚为低电平有效的器件复位输入端。器件正常工作期间，MCLR/VPP 上的电压不得超过 VDD，否则器件将进入编程模式。如果配置为 MCLR，弱上拉始终使能。
	VPP	HV	—	编程电压输入。
RB4/OSC2/CLKOUT	RB4	TTL	CMOS	双向 I/O 引脚。
	OSC2	—	XTAL	晶振输出。在晶振模式下，该引脚与晶振或谐振器相连（仅限 XT、HS 和 LP 模式，其他模式下的 PORTB）。
	CLKOUT	—	CMOS	EXTRC/INTRC CLKOUT 引脚（Fosc/4）。
RB5/OSC1/CLKIN	RB5	TTL	CMOS	双向 I/O 引脚。
	OSC1	XTAL	—	晶振输入。
	CLKIN	ST	—	外部时钟源输入。
RC0/C2IN+	RC0	TTL	CMOS	双向 I/O 端口。
	C2IN+	AN	—	比较器 2 的输入。
RC1/C2IN-	RC1	TTL	CMOS	双向 I/O 端口。
	C2IN-	AN	—	比较器 2 的输入。
RC2/CVREF	RC2	TTL	CMOS	双向 I/O 端口。
	CVREF	—	AN	可编程参考电压输出。
RC3	RC3	TTL	CMOS	双向 I/O 端口。
RC4/C2OUT	RC4	TTL	CMOS	双向 I/O 端口。
	C2OUT	—	CMOS	比较器 2 的输出。
RC5/T0CKI	RC5	TTL	CMOS	双向 I/O 端口。
	T0CKI	ST	—	Timer0 施密特触发器输入引脚。
VDD	VDD	—	P	逻辑电路和 I/O 引脚的正电源。
VSS	VSS	—	P	逻辑电路和 I/O 引脚的参考地。

图注: I = 输入, O = 输出, I/O = 输入 / 输出, P = 电源, = 未使用, TTL = TTL 输入, ST = 施密特触发器输入, HV = 高压

MCV14A

2.1 时钟分配 / 指令周期

时钟输入（OSC1/CLKIN 引脚）在内部被 4 分频，以产生 4 个互不重叠的正交时钟信号，即 Q1、Q2、Q3 和 Q4。在内部，PC 在每个 Q1 递增；在 Q4 期间，从程序存储器取指令并将指令锁存到指令寄存器中。指令的译码和执行在下一个 Q1 到 Q4 周期完成。图 2-2 和例 2-1 所示为时钟和指令执行的流程图。


2.2 指令流 / 流水线

一个指令周期包含 4 个 Q 周期（Q1、Q2、Q3 和 Q4）。取指令和执行指令是以流水线方式进行的，用一个指令周期来取指令，而用另一个指令周期译码和执行指令。但由于是流水线操作，所以每条指令的等效执行时间都是一个指令周期。如果某条指令改变了 PC（如 GOTO），则需要两个指令周期才能完成该指令（例 2-1）。


取指周期中：PC 在 Q1 周期递增 1，开始取指令。

指令执行周期中：在 Q1 周期，将所取指令锁存到指令寄存器（Instruction Register, IR）。在随后的 Q2、Q3 和 Q4 周期中译码并执行该指令。其中读数据存储器（读操作数）发生在 Q2 周期，写操作（写目标寄存器）发生在 Q4 周期。

图 2-2: 时钟 / 指令周期



例 2-1: 指令流水线流程



3.0 存储器构成

MCV14A 存储器分为程序存储器和数据存储器 (SRAM)。称为闪存数据存储器的程序存储器的可自写部分位于地址 400h-43Fh 处。所有可在正常闪存存储器上工作的程序模式命令都能在闪存数据存储器上工作。这包括批量擦除、行 / 列 / 循环翻转、装载和读取数据命令 (更多详细信息, 请参见第 4.0 节“闪存数据存储器”)。对于程序存储器多于 512 字节的器件, 使用了分页机制。程序存储器页面使用 STATUS 寄存器位访问。对于 MCV14A (具有由 32 个以上寄存器组成的数据存储器寄存器文件), 使用了分区机制。数据存储区使用文件选择寄存器 (File Select Register, FSR) 进行访问。

3.1 MCV14A 的程序存储器构成


MCV14A 器件具有一个 11 位的程序计数器 (Program Counter, PC), 能够寻址 2K x 12 的程序存储空间。程序存储器被划分为用户存储空间、数据存储空间和配置存储空间。

用户存储空间是片上用户程序存储器。如图 3-1 所示, 其范围从 0x000 到 0x3FF 并划分为页, 包括地址 0x3FF 处的复位向量。

数据存储空间是闪存数据存储块, 位于地址 PC = 400h-43Fh 处。所有可在正常闪存存储器上工作的程序模式命令都能在闪存数据存储块上工作。这包括批量擦除、装载和读取数据命令。

配置存储空间范围从 0x440 到 0x7FF。0x448 到 0x49F 的地址单元保留。用户 ID 存储单元范围从 0x440 到 0x443。备用 OSCCAL 存储单元范围从 0x444 到 0x447。配置字物理地址为 0x7FF。

图 3-1: 存储器映射



MCV14A

3.2 数据存储 (SRAM 和 FSR)

数据存储由寄存器或 SRAM 字节组成。因此，器件的数据存储器由其寄存器文件指定。寄存器文件分为两个功能组：特殊功能寄存器 (SFR) 和通用寄存器 (General Purpose Register, GPR)。

特殊功能寄存器为 CPU 和外设模块用来对 MCV14A 器件所需操作进行控制的寄存器。详情请参见图 3-2。

MCV14A 寄存器文件由 13 个特殊功能寄存器和 41 个通用寄存器组成。

3.2.1 通用寄存器

通用寄存器通过文件选择寄存器 (File Select Register, FSR) 直接或间接访问。请参见第 3.8 节“间接数据寻址：INDF 和 FSR 寄存器”。

3.2.2 特殊功能寄存器

特殊功能寄存器 (SFR) 为 CPU 和外设模块用来对器件操作进行控制的寄存器 (表 3-1)。

特殊功能寄存器可分为两类。本节将介绍与“内核”功能相关的特殊功能寄存器。与外设模块相关的特殊功能寄存器将在相应的外设模块功能章节中介绍。

图 3-2: 寄存器文件映射

寄存器地址	FSR<6:5> →			
	00	01	10	11
	20h	40h	60h	
00h	INDF ⁽¹⁾	INDF ⁽¹⁾	INDF ⁽¹⁾	INDF ⁽¹⁾
01h	TMR0	EECON	TMR0	EECON
02h	PCL	PCL	PCL	PCL
03h	STATUS	STATUS	STATUS	STATUS
04h	FSR	FSR	FSR	FSR
05h	OSCCAL	EEDATA	OSCCAL	EEDATA
06h	PORTB	EEADR	PORTB	EEADR
07h	PORTC	PORTC	PORTC	PORTC
08h	CM1CON0	CM1CON0	CM1CON0	CM1CON0
09h	ADCON0	ADCON0	ADCON0	ADCON0
0Ah	ADRES	ADRES	ADRES	ADRES
0Bh	CM2CON0	CM2CON0	CM2CON0	CM2CON0
0Ch	VRCON	VRCON	VRCON	VRCON
0Dh	通用寄存器	地址映射到 Bank 0 中的地址。		
0Fh		2Fh	4Fh	6Fh
10h	通用寄存器	30h 通用寄存器	50h 通用寄存器	70h 通用寄存器
1Fh		3Fh	5Fh	7Fh
	Bank 0	Bank 1	Bank 2	Bank 3

注 1: 不是实际存在的寄存器。请参见第 3.8 节“间接数据寻址：INDF 和 FSR 寄存器”。

表 3-1: 特殊功能寄存器 (SFR) 汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	上电复位时的值	所在页
N/A	TRIS	—	—	I/O 控制寄存器 (PORTB 和 PORTC)						--11 1111	23
N/A	OPTION	包含用于配置 Timer0 和 Timer0/WDT 预分频器的控制位								1111 1111	15
00h	INDF	使用 FSR 的内容来寻址数据存储器 (不是实际存在的寄存器)								xxxx xxxx	18
01h/41h	TMR0	Timer0 模块寄存器								xxxx xxxx	29
02h ⁽¹⁾	PCL	PC 的低 8 位								1111 1111	17
03h	STATUS	RBWUF	CWUF	PA0	\overline{TO}	\overline{PD}	Z	DC	C	0001 1xxx	14
04h	FSR	间接数据存储器地址指针								100x xxxxx	18
05h/45h	OSCCAL	CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	—	1111 111-	16
06h/46h	PORTB	—	—	RB5	RB4	RB3	RB2	RB1	RB0	--xx xxxxx	23
07h	PORTC	—	—	RC5	RC4	RC3	RC2	RC1	RC0	--xx xxxxx	24
08h	CM1CON0	C1OUT	$\overline{C1OUTEN}$	C1POL	$\overline{C1T0CS}$	C1ON	C1NREF	C1PREF	$\overline{C1WU}$	1111 1111	53
09h	ADCON0	ANS1	ANS0	ADCS1	ADCS0	CHS1	CHS0	GO/DONE	ADON	1111 1100	51
0Ah	ADRES	ADC 转换结果								xxxx xxxx	52
0Bh	CM2CON0	C2OUT	$\overline{C2OUTEN}$	C2POL	C2PREF2	C2ON	C2NREF	C2PREF1	$\overline{C2WU}$	1111 1111	54
0Ch	VRCON	VREN	VROE	VRR	—	VR3	VR2	VR1	VR0	000- 0000	59
21h/61h	EECON	—	—	—	FREE	WRERR	WREN	WR	RD	--0 0000	20
25h/65h	EEDATA	自读 / 写数据								xxxx xxxx	19
26h/66h	EEADR	—	—	自读 / 写地址						--xx xxxxx	19

图注: x = 未知, u = 不变, - = 未实现 (读为 0) (如适用)。阴影单元 = 未实现或未使用

注 1: 程序计数器的高字节不可直接访问。关于如何访问这些位的说明, 请参见第 3.6 节 “程序计数器”。

3.3 STATUS 寄存器

该寄存器中包含 ALU 的算术运算状态、复位状态和页预选位。

STATUS 寄存器与任何其他寄存器一样，可以作为任何指令的操作目标。如果一条影响 Z、DC 或 C 位的指令以 STATUS 寄存器作为目标寄存器，那么对这三个位的写操作将被禁止。这些位根据器件逻辑被置 1 或清零。而且，TO 和 PD 位均为不可写位。因此，当执行一条将 STATUS 寄存器作为目标寄存器的指令时，运行结果可能会与预想的不同。

例如，指令 CLRF STATUS 将会清除 STATUS 寄存器中的高三位，并将 Z 位置 1。这将使 STATUS 寄存器中的值成为 000u u1uu（其中 u = 不变）。

因此，建议仅使用 BCF、BSF 和 MOVWF 指令来更改 STATUS 寄存器。这些指令不会影响 STATUS 寄存器的 Z、DC 或 C 位。

寄存器 3-1: STATUS: 状态寄存器

R/W-0	R/W-0	R/W-0	R-1	R-1	R/W-x	R/W-x	R/W-x
RBWUF	CWUF	PA0	\overline{TO}	\overline{PD}	Z	DC	C
bit 7							bit 0

图注:

R = 可读位	W = 可写位	U = 未实现位，读为 0
-n = POR 时的值	1 = 置 1	0 = 清零
		x = 未知

- bit 7 **RBWUF:** 在引脚电平变化时从休眠中唤醒的位
1 = 由于在引脚电平变化时从休眠中唤醒而复位
0 = 在上电或其他复位后复位
- bit 6 **CWUF:** 在比较器电平变化时从休眠中唤醒的位
1 = 由于在比较器电平变化时从休眠中唤醒而复位
0 = 在上电或其他复位后复位
- bit 5 **PA0:** 程序页预选位
1 = Page 1 (000h-1FFh)
0 = Page 0 (200h-3FFh)
- bit 4 **\overline{TO} :** 超时位
1 = 在上电、执行 CLRWDT 或 SLEEP 指令后
0 = 产生了 WDT 超时
- bit 3 **\overline{PD} :** 掉电位
1 = 在上电或执行 CLRWDT 指令后
0 = 执行 SLEEP 指令
- bit 2 **Z:** 全零位
1 = 算术运算或逻辑运算的结果为零
0 = 算术运算或逻辑运算的结果不为零
- bit 1 **DC:** 半进位 / 借位位 (对于 ADDWF 和 SUBWF 指令)
ADDWF:
1 = 结果的第 4 个低位发生了进位
0 = 结果的第 4 个低位未发生进位
SUBWF:
1 = 结果的第 4 个低位未发生借位
0 = 结果的第 4 个低位发生了借位
- bit 0 **C:** 进位 / 借位位 (对于 ADDWF、SUBWF 和 RRF、RLF 指令)
ADDWF: SUBWF: RRF 或 RLF:
1 = 发生了进位 1 = 未发生借位 分别将 LSb 或 MSb 装入位中
0 = 未发生进位 0 = 发生了借位

3.4 OPTION 寄存器

OPTION 寄存器是 8 位宽只写寄存器，其中包含用于配置 Timer0/WDT 预分频器和 Timer0 的各种控制位。

通过执行 OPTION 指令，可以将 W 寄存器的内容传送到 OPTION 寄存器。发生复位时，会将 OPTION<7:0> 位置 1。

注： 如果将 TRIS 位设置为 0，则将禁止对应引脚的在电平变化时唤醒和上拉功能（即，TRIS 会改写 OPTION 寄存器对 RBPU 和 RBWU 的控制）。

寄存器 3-2: OPTION: OPTION 寄存器

W-1	W-1	W-1	W-1	W-1	W-1	W-1	W-1
$\overline{\text{RBWU}}$	$\overline{\text{RBPU}}$	T0CS ⁽¹⁾	T0SE	PSA	PS2	PS1	PS0
bit 7							bit 0

图注：

R = 可读位 W = 可写位 U = 未实现位，读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

- bit 7 **RBWU:** 引脚电平变化唤醒使能位
1 = 禁止
0 = 使能
- bit 6 **RBPU:** 弱上拉使能位
1 = 禁止
0 = 使能
- bit 5 **T0CS:** Timer0 时钟源选择位 ⁽¹⁾
1 = T0CKI 引脚上的电平跳变
0 = 内部指令周期时钟 (CLKOUT)
- bit 4 **T0SE:** Timer0 时钟源边沿选择位
1 = 在 T0CKI 引脚信号从高至低跳变时，递增计数
0 = 在 T0CKI 引脚信号从低至高跳变时，递增计数
- bit 3 **PSA:** 预分频器分配位
1 = 预分频器分配给 WDT
0 = 预分频器分配给 Timer0
- bit 2-0 **PS<2:0>:** 预分频比选择位

位值	Timer0 预分频比	WDT 预分频比
000	1 : 2	1 : 1
001	1 : 4	1 : 2
010	1 : 8	1 : 4
011	1 : 16	1 : 8
100	1 : 32	1 : 16
101	1 : 64	1 : 32
110	1 : 128	1 : 64
111	1 : 256	1 : 128

注 1: 如果将 T0CS 位设置为 1，则它将改写 TRIS 对 T0CKI 引脚的作用。

MCV14A

3.5 OSCCAL 寄存器

振荡器校准（OSCCAL）寄存器用于校准 8 MHz 内部振荡器。它含有 7 个校准位，使用二进制补码机制来控制振荡器速度。详情请参见寄存器 3-3。

寄存器 3-3: OSCCAL: 振荡器校准寄存器

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	U-0
CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	—
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位，读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7-1 **CAL<6:0>**: 振荡器校准位

01111111 = 最高频率

•

•

•

0000001

0000000 = 中心频率

11111111

•

•

•

1000000 = 最低频率

bit 0 未实现: 读为 0

3.6 程序计数器

执行一条程序指令时，程序计数器（PC）中将包含要执行的下一条程序指令的地址。除非指令更改了PC值，否则每隔一个指令周期，PC 值递增 1。


对于 GOTO 指令，PC<8:0> 由 GOTO 指令字提供。程序计数器（PCL）被映射到 PC<7:0>。STATUS 寄存器的 bit 5 为 PC 的 bit 9 提供页信息（图 3-3）。

对于 CALL 指令或以 PCL 作为操作目标的任何指令，PC<7:0> 也由指令字提供。但是，PC<8> 并不由指令字提供，而是始终清零（图 3-3）。

以 PCL 作为操作目标或修改 PCL 的指令包括 MOVWF PC、ADDWF PC 和 BSF PC, 5。

注： 因为在 CALL 指令或任何修改 PCL 的指令中，PC<8> 被清零，所以所有子程序调用或计算得到的跳转都限制在任何程序存储页（512 字长）的前 256 个存储单元。

图 3-3: 装入 PC 跳转指令



3.6.1 复位的影响

在复位时，PC 会被置 1，这意味着 PC 寻址最后一个页的最后一个单元（即，振荡器校准指令）。在执行 MOV LW XX 之后，PC 将返回到单元 00h，并开始执行用户代码。

STATUS 寄存器页预选位在复位时会被清零，这意味着预选页是 Page 0。

因此，在复位时，GOTO 指令将自动使程序跳转到 Page 0，直到页位的值更改为止。

3.7 堆栈

MCV14A 器件具有 2 层深度的 12 位宽硬件压入 / 弹出堆栈。

CALL 指令会将第 1 层堆栈的当前值压入第 2 层堆栈，然后将当前的 PC 值（递增 1）压入第 1 层堆栈。如果连续执行了多于两条的 CALL 指令，则将仅存储最近的两个返回地址。

RETLW 指令会将第 1 层堆栈的内容弹出到 PC 中，然后将第 2 层堆栈的内容复制到第 1 层堆栈。如果连续执行了多于两条的 RETLW 指令，则堆栈中将填充先前存储在第 2 层堆栈中的地址。请注意，W 寄存器中将装入指令中指定的立即数。这对于在程序存储器内实现数据查找表特别有用。

- 注 1：** 不存在指明堆栈是否上溢或下溢的状态标志位。
- 注 2：** 不存在被称为 PUSH 或 POP 的指令助记符。这些是在执行 CALL 和 RETLW 指令时发生的操作。

3.8 间接数据寻址：INDF 和 FSR 寄存器

INDF 寄存器不是实际存在的寄存器。寻址 INDF 实际上是对地址包含在 FSR 寄存器中的寄存器进行寻址 (FSR 是一个指针)。这就是间接寻址。

间接对 INDF 进行读操作 (FSR = 0) 将返回 00h。间接对 INDF 寄存器进行写操作将导致空操作 (尽管可能会影响状态位)。

FSR 是一个 8 位宽寄存器。它与 INDF 寄存器联合用于对数据存储区进行间接寻址。

FSR<4:0> 位用于选择数据存储地址 00h 至 1Fh。

FSR<6:5> 是存储区选择位, 用来选择要寻址的存储区 (00 = Bank 0, 01 = Bank 1, 10 = Bank 2, 11 = Bank 3)。

FSR<7> 未实现, 读为 1。


例 3-1 给出了一个使用间接寻址将 RAM 地址单元 10h-1Fh 清零的简单程序。

例 3-1: 如何使用间接寻址清零 RAM

```

MOV LW 0x10 ;initialize pointer
MOV WF FSR ;to RAM
NEXT CLR F INDF ;clear INDF
;register
INCF FSR,F ;inc pointer
BTFSC FSR,4 ;all done?
GOTO NEXT ;NO, clear next
CONTINUE
: ;YES, continue
:
    
```

图 3-4: 直接 / 间接寻址



4.0 闪存数据存储器

数据存储器是闪存数据存储器模块，连接到用户闪存程序存储器。它位于地址 0x400-0x43F 处，如图 5-1 所示。

该闪存数据存储器模块由 8 行组成，具有最多 64 字节的自写能力。该存储器模块并不直接映射到寄存器文件空间，而是通过特殊功能寄存器来间接寻址。有 3 个 SFR 可用于对该存储器进行读写操作，如下：

- EEDATA (寄存器 4-1)
- EEADR (寄存器 4-2)
- EECON (寄存器 4-3)

EEDATA 存放 8 位读 / 写数据，而 EEADR 存放被访问的 EEDATA 存储单元的地址。有效的程序计数器地址为 EEADR + 400h，只有每个字的低 8 位是可读或可写的。

- EEADR = 00h, PC = 400h
- EEADR = 01h, PC = 401h

闪存数据存储器允许以字节为单位读写，在读写操作期间，CPU 停止工作。

所有自写和擦除操作的时序由程序存储器的内部定时模块控制（见第 11.0 节“电气特性”，表 11-11）。写入 / 擦除电压是由片上电荷泵产生的，此电荷泵在器件字节或字操作的电压范围内工作。

当器件被代码保护时，CPU 仍可继续读写闪存数据存储器 and 读程序存储器。当代码保护时，器件编程器将不再能访问数据或程序存储器。

寄存器 4-1: EEDATA: 闪存数据寄存器

R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
EEDATA7	EEDATA6	EEDATA5	EEDATA4	EEDATA3	EEDATA2	EEDATA1	EEDATA0
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位，读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

bit 7-0 **EEADR<7:0>**: 从数据闪存读取或写入数据闪存的数据的 8 位

寄存器 4-2: EEADR: 闪存地址寄存器

U-0	U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	—	EEADR5	EEADR4	EEADR3	EEADR2	EEADR1	EEADR0
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位，读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

bit 7-6 **未实现**: 不要使用

bit 5-0 **EEADR<5:0>**: 从数据闪存读取或写入数据闪存的数据的 6 位

MCV14A

寄存器 4-3: EECON: 闪存控制寄存器

U-0	U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
—	—	—	FREE	WRERR	WREN	WR	RD
bit 7							bit 0

图注:

S = 该位只能被置 1

R = 可读位

-n = POR 时的值

W = 可写位

1 = 置 1

U = 未实现位, 读为 0

0 = 清零

x = 未知

bit 7-5 **未实现:** 不要使用

bit 4 **FREE:** 闪存数据存储器行擦除使能位

1 = EEAR 指向的程序存储器行将在下一个写周期被擦除。不执行任何写操作。擦除操作完成时, 该位被清零。

0 = 仅执行写操作

bit 3 **WRERR:** 写错误标志位

1 = 写操作被过早终止 (由于器件复位)

0 = 写操作成功完成

bit 2 **WREN:** 写使能位

1 = 允许对闪存数据存储器的写周期

0 = 禁止对闪存数据存储器的写周期

bit 1 **WR:** 写控制位

1 = 启动擦除或写周期

0 = 写 / 擦除周期完成

bit 0 **RD:** 读控制位

1 = 启动闪存数据存储器的读操作

0 = 不对闪存数据存储器进行读操作

4.1 读数据存储器

要读取存储单元，用户必须将要读取的地址写入 EEADR 寄存器，然后将 EECON 寄存器中的 RD 位置 1。在下一个指令周期，数据就可用了。

例 4-1: 读闪存数据存储器

```
BSF    FSR,5           ;SWITCH TO BANK 1
MOVLW  EE_ADR_READ    ;LOAD ADDRESS TO READ
BSF    EECON,RD       ;INITITATE THE READ
INSTRUCTION
                                ;IS DECODED
MOVWF  EEDATA,W       ;GET NEW DATA
```

注: 在例 4-1 中，只有执行 BSF 命令才会使能闪存数据存储器的读操作。命令的其他序列均无此功能，并无例外。

4.2 擦除一行数据存储器

为了将新数据写入闪存数据存储器，必须擦除正在由 EEADR<5:0> 寻址的程序存储器行。

为防止虚假的行擦除，必须执行特定的序列来启动对程序存储器的擦除操作。该序列如下：

- 将 FREE 位置 1（使能闪存数据存储器行擦除）
- 将 WREN 位置 1（使能写入闪存数据存储器阵列）
- 将 WR 位置 1（启动对闪存数据存储器阵列的行擦除操作）

如果在 FREE 位置 1 后的指令周期中并未将 WREN 位置 1，则 FREE 位将由硬件清零。

如果在 WREN 位置 1 后的指令周期中并未将 WR 位置 1，则 WREN 位将由硬件清零。

这两个序列都能防止对闪存数据存储器的意外擦除操作。

例 4-2: 擦除数据存储器的行

```
BSF    FSR,5           ;SWITCH TO BANK 1
MOVLW  EE_ADR_ERASE   ;LOAD ADDRESS TO ERASE
MOVWF  EEADR          ;LOAD ADDRESS TO SFR
BSF    EECON,FREE     ; SELECT ERASE
BSF    EECON,WREN     ; ENABL FLASH PROG'ING
BSF    EECON,WR       ; INITITATE ERASE

xxx                                ;NEXT INSTRUCTION
```

注: FREE 位可被通常由内核使用的任何命令置 1。但是，WREN 和 WR 位只能通过一组 BSF 命令置 1，如例 4-2 中所述。命令的其他序列均无此功能，并无例外。

4.3 写入一个数据存储器字

要写入存储单元，用户必须将要写入的地址写入 EEADR 寄存器。然后必须将要写入的数据装入 EEDATA 寄存器。一旦装入数据和地址，必须执行特定的序列来启动对程序存储器的写操作。该序列如下：

- 将 WREN 位置 1（使能写入闪存数据存储器阵列）
- 将 WR 位置 1（启动对闪存数据存储器阵列的写操作）

如果在 WREN 位置 1 后的指令周期中并未将 WR 位置 1，则 WREN 位将由硬件清零。

该序列可防止对闪存存储器的意外写操作。

例 4-3: 写数据存储器

```
BSF   FSR,5           ;SWITCH TO BANK 1
MOVLW EE_ADR_WRITE   ;LOAD ADDRESS TO
                        ;WRITE
MOVWF  EEADR          ;INTO EEADR
                        ;REGISTER
MOVLW  EE_DATA_TO_WRITE ;LOAD DATA TO
MOVWF  EEEDATA       ;INTO EEEDATA
                        ;REGISTER
BSF    EECON,WREN    ;ENABLE WRITES
BSF    EECON,WR      ;START WRITE
                        ;SEQUENCE
NOP                    ;WAIT AS READ
                        ;INSTRUCTION
                        ;IS DECODED
NOP                    ;INSTRUCTION
IGNORED
```

- 注 1:** 只有通过一组BSF命令才能使能存储器写序列，如例 4-3 中所述。命令的其他序列均无此功能，并无例外。
- 2:** 对于闪存数据存储器的读、擦除和写操作，无需像在中档器件中所做的那样在用户代码中插入一条NOP指令。紧跟在“BSF EECON,WR/RD”后的指令将被正确获取和执行。

4.4 代码保护期间数据存储器的操作

将配置字（寄存器 7-1）中的 $\overline{\text{CPDF}}$ 位编程为 0，可对数据存储器进行代码保护。

5.0 I/O 端口

与任何其他寄存器一样，I/O 寄存器也可以在程序控制下进行读写。但是，无论 I/O 引脚的输入 / 输出模式如何，读指令（例如，MOVWF PORTB, W）始终都会读 I/O 引脚。在复位时，所有 I/O 端口都定义为输入（输入处于高阻态），因为所有 I/O 控制寄存器都被置 1。

5.1 PORTB

PORTB 是 6 位 I/O 寄存器。只使用其低 6 位（RB<5:0>）。bit 7 和 bit 6 未实现，读为 0。请注意，RB3 仅用作输入。配置字可以将几个 I/O 设置为备用功能。在用作备用功能时，在端口读操作期间，引脚将读为 0。引脚 RB0、RB1、RB3 和 RB4 可以配置为带有弱上拉和在电平变化时唤醒的功能。在电平变化时唤醒和弱上拉功能不可由引脚选择。如果 RB3/MCLR 配置为 MCLR，则始终使能该引脚的弱上拉功能，并禁止该引脚在电平变化时唤醒的功能。

表 5-1: 弱上拉使能引脚

器件	RB0 弱上拉	RB1 弱上拉	RB3 弱上拉 ⁽¹⁾	RB4 弱上拉
MCV14A	有	有	有	有

注 1: 当 MCLREN = 1 时，RB3/MCLR 上的弱上拉始终使能。

寄存器 5-1: PORTB: PORTB 寄存器

U-0	U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	—	RB5	RB4	RB3	RB2	RB1	RB0
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位，读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

bit 7-6 未实现：读为 1
 bit 5-0 RB<5:0>: PORTB I/O 引脚位
 1 = 端口引脚大于 V_{IH} 最小值。
 0 = 端口引脚小于 V_{IL} 最大值。

5.2 PORTC

PORTC 是 6 位 I/O 寄存器。只使用其低 6 位（RC<5:0>）。bit 7 和 bit 6 未实现，读为 0。

5.3 TRIS 寄存器

执行 TRIS f 指令时，输出驱动器控制寄存器中将装入 W 寄存器的内容。TRIS 寄存器位为 1 时，对应的输出驱动器将处于高阻抗模式。寄存器位为 0 时，会将输出数据锁存器的内容送到选定引脚，并使能输出缓冲器。RB3 则例外，该引脚是仅用作输入的引脚；T0CKI 引脚也例外，该引脚可以通过 OPTION 寄存器进行控制。请参见寄存器 3-2 和寄存器 3-3。

TRIS 寄存器是“只写”寄存器，在复位时会被置 1（输出驱动器被禁止）。

MCV14A

寄存器 5-2: PORTC: PORTC 寄存器

U-0	U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x	R/W-x
—	—	RC5	RC4	RC3	RC2	RC1	RC0
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零

x = 未知

bit 7-6 **未实现:** 读为 1

bit 5-0 **RC<5:0>:** PORTC I/O 引脚位


1 = 端口引脚大于 V_{IH} 最小值。

0 = 端口引脚小于 V_{IL} 最大值。

5.4 I/O 接口连接

图 5-1 中给出了 I/O 端口引脚的等效电路。所有端口引脚（RB3 除外，该引脚仅用作输入）都可以用于输入和输出操作。对于输入操作，这些端口不进行锁存。所有输入必须一直保持到被输入指令（例如，MOVWF PORTB, W）读取为止。输出将进行锁存，并在输出锁存器被重新写入之前保持不变。要将某个端口引脚用作输出，必须将 TRIS 中对应的方向控制位清零（= 0）。如果要用作输入，则对应的 TRIS 位必须置 1。所有 I/O 引脚（RB3 除外）都可单独设定为输入或输出。

图 5-1: 单个 I/O 引脚的 MCV14A 等效电路



MCV14A

表 5-2: 端口寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	上电复位时的值	所有其他复位时的值
N/A	TRIS	—	—	I/O 控制寄存器 (PORTB 和 PORTC)						--11 1111	--11 1111
N/A	OPTION	$\overline{\text{RBWU}}$	$\overline{\text{RBPU}}$	TOCS	TOSE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
03h	STATUS	RBWUF	CWUF	PA0	$\overline{\text{TO}}$	$\overline{\text{PD}}$	Z	DC	C	0001 1xxx	q00q quuu ⁽¹⁾
06h	PORTB	—	—	RB5	RB4	RB3	RB2	RB1	RB0	--xx xxxx	--uu uuuu
07h	PORTC	—	—	RC5	RC4	RC3	RC2	RC1	RC0	--xx xxxx	--uu uuuu

图注: PORT 寄存器不使用阴影单元, 读为 0。— = 未实现 (读为 0), x = 未知, u = 不变, q = 取决于具体条件。

注 1: 如果复位是由于引脚电平变化时的唤醒引起的, 则 bit 7 = 1。所有其他复位将导致 bit 7 = 0。

表 5-3: I/O 引脚优先级

优先级	RB0	RB1	RB2	RB3	RC0	RC1	RC2	RC4	RC5
1	AN0	AN1	C1OUT	RB3/MCLR	C2IN+	C2IN-	CVREF	C2OUT	T0CKI
2	C1IN+	C1IN-	AN2	—	TRISC	TRISC	TRISC	TRISC	TRISC
3	TRISB	TRISB	TRISB	—	—	—	—	—	—

5.5 I/O 编程注意事项

5.5.1 双向 I/O 端口

一些指令在内部的操作方式是：先执行读操作，然后再执行写操作。例如，BCF 和 BSF 指令会将完整的端口内容读取到 CPU 中，然后执行位操作并重新写入结果。当对有一个或多个引脚用作输入/输出的端口执行这些指令时，必须很小心。例如，如果对 PORTB 的 bit 5 执行 BSF 操作，则会将 PORTB 的全部 8 位都读入 CPU 中，并将 bit 5 置 1，然后将 PORTB 值写入输出锁存器。如果 PORTB 有另一个位用作双向 I/O 引脚（假定是 bit 0），并且在此时它被定义为输入，则送到引脚自身的输入信号将被读入 CPU，并重新写入该特定引脚的数据锁存器，改写先前的内容。只要引脚保持在输入模式，就不会发生任何问题。但是，如果稍后将 bit 0 切换为输出模式，则数据锁存器的内容现在可能变为未知。

例 5-1 显示了对 I/O 端口连续执行两条读 - 修改 - 写指令（例如，BCF、BSF 等）的影响。

在某个引脚正在输出高电平或低电平时，不能同时从外部器件驱动该引脚来更改该引脚的电平（接线“或”、接线“与”）。所产生的高输出电流可能会损坏芯片。

例 5-1: I/O 端口上的读 - 修改 - 写指令（例如，MCV14A）

```

;Initial PORTB Settings
;PORTB<5:3> Inputs
;PORTB<2:0> Outputs
;
;          PORTB latch  PORTB pins
;          -----  -----
BCF  PORTB, 5 ;--01 -ppp  --11 pppp
BCF  PORTB, 4 ;--10 -ppp  --11 pppp
MOVLW 007h;
TRIS  PORTB ;--10 -ppp  --11 pppp
;


```

注 1: 用户可能期望引脚值为“--00 pppp”。第二个 BCF 导致 RB5 被锁存为引脚值（高电平）。

5.5.2 对 I/O 端口连续执行操作

对 I/O 端口的实际写操作发生在指令周期末尾；而对于读操作，数据必须在指令周期开始时就有效（图 5-2）。因此，如果对同一 I/O 端口，在执行写操作之后，又执行一个读操作，则必须非常小心。在下一条指令导致文件被读入 CPU 中之前，指令序列应当允许引脚电压稳定（取决于负载）。否则，读入 CPU 中的可能是引脚的先前状态，而不是新状态。在不能确定时，最好使用一条 NOP 指令或另一条不访问该 I/O 端口的指令将这些指令隔开。

图 5-2: 连续的 I/O 操作



MCV14A

注:

大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

6.0 TIMER0 模块和 TMR0 寄存器

Timer0 模块具有以下特性:

- 8 位定时器 / 计数器寄存器 TMR0
- 可读写
- 8 位软件可编程预分频器
- 内部或外部时钟选择:
 - 外部时钟的边沿选择

图 6-1 给出了 Timer0 模块的简化框图。

通过清零 T0CS 位 (OPTION<5>) 选择定时器模式。在定时器模式下, Timer0 模块在每个指令周期递增 (不带预分频器)。如果对 TMR0 寄存器执行写操作, 则在接下来的两个周期 TMR0 禁止递增 (图 6-2 和图 6-3)。用户可通过将调整值写入 TMR0 寄存器来避开这一问题。


共有两种计数器模式。第一种计数器模式使用 T0CKI 引脚来递增 Timer0。这通过将 T0CS 位 (OPTION<5>)、C1T0CS 位 (CM1CON0<4>) 和 C1OUTEN 位 (CM1CON0<6>) 置 1 进行选择。在该模式下, Timer0 将在 T0CKI 引脚的每个上升沿或下降沿递增。T0SE 位 (OPTION<4>) 决定时钟源边沿。清零 T0SE 位将选择上升沿。第 6.1 节“对 Timer0 使用外部时钟”中详细讨论了外部时钟输入的限制条件。

第二种计数器模式使用比较器输出来递增 Timer0。可以通过两种不同方式进入该模式。第一种方式是通过将 T0CS 位 (OPTION<5>) 置 1, 将 C1T0CS 位 (CM1CON0<4>) 清零 (C1OUTEN [CM1CON0<6>] 不影响该工作模式) 进行选择。这将使能比较器和 Timer0 之间的内部连接。

预分频器可以由 Timer0 模块或看门狗定时器使用, 但不能由两者同时使用。在软件中通过设定控制位 PSA (OPTION<3>), 可对预分频器的分配进行控制。清零 PSA 位可将预分频器分配给 Timer0。预分频器是不可读写的。将预分频器分配给 Timer0 模块时, 可以选择预分频比 1:2, 1:4, ..., 1:256。第 6.2 节“预分频器”详细说明了预分频器的操作。

表 6-1 中汇总了与 Timer0 模块相关的寄存器。

图 6-1: TIMER0 框图



MCV14A

图 6-2: TIMER0 时序: 内部时钟 / 无预分频




图 6-3: TIMER0 时序: 内部时钟 / 预分频比 1:2




表 6-1: 与 TIMER0 相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	上电复位时的值	所有其他复位时的值
01h	TMR0	Timer0—8 位实时时钟 / 计数器								xxxx xxxx	uuuu uuuu
08h	CM1CON0	C1OUT	$\overline{C1OUTEN}$	C1POL	$\overline{C1T0CS}$	C1ON	C1NREF	C1PREF	$\overline{C1WU}$	1111 1111	uuuu uuuu
0Bh	CM2CON0	C2OUT	$\overline{C2OUTEN}$	C2POL	C2PREF2	C2ON	C2NREF	C2PREF1	$\overline{C2WU}$	1111 1111	uuuu uuuu
N/A	OPTION	\overline{RBWU}	\overline{RBPW}	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
N/A	TRIS ⁽¹⁾	—	—	I/O 控制寄存器 (PORTB 和 PORTC)						--11 1111	--11 1111

图注: Timer0 不使用阴影单元。- = 未实现, x = 未知, u = 不变。

注 1: 当 T0CS = 1 时, T0CKI 引脚的 TRIS 设置被改写。

6.1 对 Timer0 使用外部时钟

对 Timer0 使用外部时钟输入时，必须满足一些特定的要求。外部时钟要求是由于内部相位时钟（Tosc）同步而产生的。此外，在同步之后，Timer0 的实际递增会有一个延时。

6.1.1 外部时钟同步


不使用预分频器时，外部时钟输入等同于预分频器输出。通过对内部相位时钟 Q2 和 Q4 周期的预分频器输出进行采样，可实现 T0CKI 与内部相位时钟的同步（图 6-4）。因此，要求 T0CKI 的高电平状态和低电平时间分别保持至少 2 Tosc 的时间（以及 2 Tt0H 的短暂 RC 延时）。请参见相应器件的电气规范说明。

当使用预分频器时，外部时钟输入会被异步脉动计数器类型预分频器分频，从而预分频器输出是对称的。要使外部时钟满足采样要求，必须将脉动计数器考虑在内。因此，要求 T0CKI 的长度至少为 4 Tosc（以及 4 Tt0H 的短暂 RC 延时）与预分频值的商。对 T0CKI 高电平和低电平时间的唯一要求是它们不会违反最小脉冲宽度要求（Tt0H）。请参见相应器件的电气规范中的参数 40、41 和 42。

6.1.2 TIMER0 递增延时

因为预分频器输出需要与内部时钟进行同步，所以从外部时钟边沿产生的时间到 Timer0 模块实际递增的时间之间会有一个短暂的延时。图 6-4 显示了从外部时钟边沿到定时器递增之间的延时。

图 6-4: TIMER0 时序（使用外部时钟）



6.2 预分频器

Timer0 模块使用一个 8 位计数器作为预分频器，该计数器用于看门狗定时器（WDT）时则为后分频器（见第 7.6 节“看门狗定时器（WDT）”）。为简化起见，该计数器在本数据手册中统称为“预分频器”。

注： 预分频器可以由 Timer0 模块或 WDT 使用，但不能由两者同时使用。因此，将预分频器分配给 Timer0 模块意味着 WDT 没有预分频器，反之亦然。

PSA 和 PS<2:0> 位（OPTION<3:0>）决定预分频器分配和预分频比。

将预分频器分配给 Timer0 模块时，所有写 TMR0 寄存器的指令（例如，CLRWF 1、MOVWF 1、BSF 1, x 等）都会将预分频器清零。将预分频器分配给 WDT 时，CLRWDW 指令会同时将预分频器和 WDT 清零。预分频器是不可读写的。在复位时，预分频器包含全 0。

6.2.1 切换预分频器的分配

预分频器的分配完全由软件控制（即，可以在程序执行过程中对预分频器的分配进行更改）。为避免意外的器件复位，当把预分频器从 Timer0 重新分配给 WDT 时，必须执行以下指令序列（例 6-1）。

例 6-1: 更改预分频器 (TIMER0 → WDT)


```
CLRWDW          ;Clear WDT
CLRWF   TMR0    ;Clear TMR0 & Prescaler
MOVLW  '00xx1111'b ;These 3 lines (5, 6, 7)
OPTION          ;are required only if
                ;desired
CLRWDW          ;PS<2:0> are 000 or 001
MOVLW  '00xx1xxx'b ;Set Postscaler to
OPTION          ;desired WDT rate
```

将预分频器从 WDT 分配给 Timer0 模块时，使用例 6-2 所示的指令序列。即使禁止了 WDT，也必须执行该指令序列。在切换预分频器之前，应当执行 CLRWDW 指令。

例 6-2: 更改预分频器 (WDT → TIMER0)

```
CLRWDW          ;Clear WDT and
                ;prescaler
MOVLW  'xxxx0xxx' ;Select TMR0, new
                ;prescale value and
                ;clock source
OPTION
```

图 6-5: **TIMER0/WDT 预分频器的框图**



MCV14A

注:

大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

7.0 CPU 的特殊功能

单片机采用一些特殊的电路来处理实时应用需求，这使单片机区别于其他处理器。MCV14A 单片机具有许多功能，旨在最大限度地提高系统可靠性，通过减少外部元件将成本降至最低，并提供节能工作模式和代码保护功能。这些功能包括：

- 振荡器选择
- 复位：
 - 上电复位 (POR)
 - 器件复位定时器 (DRT)
 - 在引脚电平变化时从休眠中唤醒
- 看门狗定时器 (WDT)
- 休眠
- 代码保护
- ID 存储单元
- 在线串行编程
- 时钟输出

MCV14A 器件具有一个看门狗定时器，该定时器只能通过配置位 WDTE 关闭。它依靠自身的 RC 振荡器运行，以便提升可靠性。如果使用 HS、XT 或 LP 这些可供选择的振荡器，则始终会有一个 18 ms（标称值）的延时，该延时是由器件复位定时器（DRT）产生的，旨在将芯片保持在复位状态，直到晶振稳定为止。如果使用 INTRC 或 EXTRC，则只在 VDD 上电时有 1 ms 的延时。有了这个片上定时器，大多数应用不再需要外部复位电路。

休眠模式的设计是为了提供电流极低的掉电模式。用户可以通过输入引脚电平变化或通过看门狗定时器超时来将单片机从休眠中唤醒。此外，还提供了几个振荡器选择（包括一个内部 4/8 MHz 振荡器），使器件可以适合于各种应用。EXTRC 振荡器可降低系统成本，而 LP 晶振可降低功耗。通过配置位的设定可选择不同的振荡器。

7.1 配置位

MCV14A 配置字包含 12 位。通过设定配置位可以选择各种器件配置。有 3 位用于选择振荡器类型；1 位是看门狗定时器使能位，1 位是 MCLR 使能位，还有 1 位用于代码保护（寄存器 7-1）。

MCV14A

寄存器 7-1: CONFIG: 配置字寄存器

$\overline{\text{CPDF}}$	IOSCFS	MCLRE	$\overline{\text{CP}}$	WDTE	FOSC2	FOSC1	FOSC0
bit 7							bit 0

- bit 7 **CPDF:** 代码保护位——闪存数据存储器
1 = 关闭代码保护
0 = 打开代码保护
- bit 6 **IOSCFS:** 内部振荡器频率选择位
1 = 8 MHz INTOSC 速度
0 = 4 MHz INTOSC 速度
- bit 5 **MCLRE:** 主复位使能位
1 = RB3/MCLR 引脚用作 $\overline{\text{MCLR}}$
0 = RB3/MCLR 引脚用作 RB3, $\overline{\text{MCLR}}$ 内部连接到 VDD
- bit 4 **CP:** 代码保护位——用户程序存储器
1 = 关闭代码保护
0 = 打开代码保护
- bit 3 **WDTE:** 看门狗定时器使能位
1 = 使能 WDT
0 = 禁止 WDT
- bit 2-0 **FOSC<2:0>:** 振荡器选择位
000 = LP 振荡器和 18 ms DRT
001 = XT 振荡器和 18 ms DRT
010 = HS 振荡器和 18 ms DRT
011 = EC 振荡器, RB4/OSC2/CLKOUT 作为 RB4 功能, 1 ms DRT⁽¹⁾
100 = INTRC, RB4/OSC2/CLKOUT 作为 RB4 功能, 1 ms DRT⁽¹⁾
101 = INTRC, RB4/OSC2/CLKOUT 作为 CLKOUT 功能, 1 ms DRT⁽¹⁾
110 = EXTRC, RB4/OSC2/CLKOUT 作为 RB4 功能, 以及 DRT⁽¹⁾
111 = EXTRC, RB4/OSC2/CLKOUT 作为 CLKOUT 功能, 1 ms DRT⁽¹⁾

注 1: DRT 长度 (18 ms 或 1 ms) 与时钟模式选择有关。应用设计人员需负责确保使用 18 ms (标称值) DRT 或 1 ms (标称值) DRT, 将产生可接受的工作状态。关于该工作模式的 VDD 上升时间和稳定性要求, 请参见第 11.1 节 “直流特性: MCV14A (工业级)”。

7.2 振荡器配置

7.2.1 振荡器类型

MCV14A 器件可以在 6 种不同的振荡器模式下工作。用户可以对 3 个配置位进行编程 (FOSC<2:0>)。选择以下一种模式:

- LP: 低功耗晶振
- XT: 晶振 / 谐振器
- HS: 高速晶振 / 谐振器
- INTRC: 内部 4/8 MHz 振荡器
- EXTRC: 外部电阻 / 电容
- EC: 外部高速时钟输入

7.2.2 晶振 / 陶瓷谐振器

在 HS、XT 或 LP 模式下, 晶振或陶瓷谐振器连接到 RB5/OSC1/CLKIN 和 RB4/OSC2/CLKOUT 引脚, 以产生振荡 (图 7-1)。MCV14A 振荡器的设计要求使用平行切割的晶体。使用顺序切割的晶体, 可能会使振荡器产生的频率超出晶体制造厂商所给的参数范围。在 HS、XT 或 LP 模式下, 器件可以使用外部时钟源来驱动 RB5/OSC1/CLKIN 引脚 (图 7-2)。该引脚应保持开路和空载。使用该模式时, 外部时钟还应观察所选时钟模式 (HS、XT 或 LP) 的频率限制。

- 注 1:** 该器件设计为按照数据手册上的参数来工作。它已通过电气规范测试, 该规范用于确定器件是否符合这些参数。由于存在器件生产工艺上的差异, 其性能特性可能与其早期版本的产品有所不同。这些不同可能导致该器件与其早期版本在应用中的性能差异。
- 2:** 用户应验证器件振荡器是否以预期的方式起振和工作。用户可能会需要调整负载电容值和 / 或振荡器模式。

图 7-1: 晶振工作原理 (或陶瓷谐振器) (HS、XT 或 LP 振荡器配置)




图 7-2: 外部时钟输入工作原理 (HS、XT、LP 或 EC 振荡器配置)




表 7-1: 陶瓷谐振器的电容选择

振荡器类型	谐振器频率	电容范围 C1	电容范围 C2
XT	4.0 MHz	30 pF	30 pF
HS	16 MHz	10-47 pF	10-47 pF

注 1: 这些值仅供设计参考。因为每种谐振器都有其自身特性, 用户应当向谐振器制造商询问外部元件的适当值。

表 7-2: 晶振的电容选择 (2)

振荡器类型	谐振器频率	电容范围 C1	电容范围 C2
LP	32 kHz ⁽¹⁾	15 pF	15 pF
XT	200 kHz	47-68 pF	47-68 pF
	1 MHz	15 pF	15 pF
	4 MHz	15 pF	15 pF
HS	20 MHz	15-47 pF	15-47 pF

注 1: 对于 VDD > 4.5V, 建议 C1 = C2 ≈ 30 pF。
 注 2: 这些值仅供设计参考。可能需要使用电阻 Rs, 以避免对晶体造成过驱动而超出驱动电平规范。因为每种晶振都有其自身特性, 用户应当向晶振制造厂商询问外部元件的适当值。

7.2.3 外部晶振电路

可以使用预封装的振荡器或带 TTL 门的简单振荡器电路作为外部晶振电路。预封装的振荡器可提供很宽的工作范围和较好的稳定性。设计优良的晶振将通过 TTL 门提供良好的性能。可以使用两种类型的晶振电路：一种使用并联谐振，一种使用串联谐振。

图 7-3 给出了并联谐振振荡器电路的实现图。该电路设计为使用晶振的基本频率。74AS04 反相器执行并联谐振器所需的 180 度相移。4.7 kΩ 电阻提供负反馈，以确保稳定性。10 kΩ 电位计用于偏置 74AS04，使之处于线性区。该电路可以用于外部振荡器设计。

图 7-3: 外部并联谐振晶振电路





图 7-4 给出了串联谐振振荡器电路。该电路也设计为使用晶振的基本频率。反相器在串联谐振振荡器电路中执行 180 度相移。330 Ω 电阻提供负反馈，以将反相器偏置在它们的线性区中。

图 7-4: 外部串联谐振晶振电路



7.2.4 外部 RC 振荡器

对于对时序要求不高的应用，选择适当的 RC 器件能更好地节约成本。RC 振荡器频率与供电电压、电阻 (REXT) 和电容 (CEXT) 值以及工作温度有关。除此之外，由于正常的工艺参数差异，每个振荡器的振荡频率会各不相同。并且，不同封装类型的引线电容的不同也会影响振荡频率，特别是 CEXT 值较低时。用户还应考虑因所使用的外部 R 和 C 元件的容差而导致的差异。


图 7-5 显示了 R/C 元件组合如何连接到 MCV14A 器件。REXT 值低于 3.0 kΩ 时，振荡器可能变得不稳定或完全停止。REXT 值极高 (例如，1 MΩ) 时，振荡器将对噪声、湿度和泄漏电流变得敏感。因而，建议将 REXT 保持在 5.0 kΩ 和 100 kΩ 之间。

虽然没有外部电容 (CEXT = 0 pF) 时，振荡器仍然可以工作，但建议使用高于 20 pF 的值，以防止噪声和保持稳定。没有电容或外部电容很小时，由于外部电容 (例如 PCB 走线电容或封装引线电容) 的变化，振荡频率可能会显著变化。

第 11.0 节“电气特性”显示了由于正常的工艺差异，器件之间的 RC 频率差异。R 值越大 (因为对于很大的 R，泄漏电路差异会对 RC 频率产生更大的影响) 和 C 值越小 (因为输入电容的差异会对 RC 频率产生更大影响)，差异就越大。

此外，请参见电气规范一节，了解对于给定的 REXT/CEXT 值，由于 VDD 产生的振荡频率差异，以及对于给定的 R、C 和 VDD 值，由于工作温度而产生的频率差异。

图 7-5: 外部 RC 振荡器模式



7.2.5 内部 4/8 MHz RC 振荡器

内部 RC 振荡器在 VDD = 5V 和 25°C 时提供固定的 4/8 MHz（标称值）系统时钟（关于随电压和温度产生的差异的信息，请参见第 11.0 节“电气特性”）。

此外，有一条校准指令会被烧写到存储器的最后一个地址单元中，该指令中含有内部 RC 振荡器的校准值。无论代码保护设置如何，该地址单元始终不进行代码保护。该值设定为一条 MOVLW XX 指令，其中的 XX 是校准值，并被放在复位向量处。在复位时，该指令会将校准值装入 W 寄存器，然后 PC 将跳转到地址 0x000 处的用户程序。然后，用户可以选择将值写入 OSCCAL 寄存器（05h）或忽略它。

在被写入校准值时，OSCCAL 将会“微调”内部振荡器，以消除振荡器频率的工艺差异。

注： 擦除器件也会擦除预先设定的内部振荡器的内部校准值。在擦除器件之前，必须先读取校准值，以便稍后可以正确地重新设定它。

对于 MCV14A 器件，只有 OSCCAL 的 <7:1> 位用于校准。更多信息，请参见寄存器 3-3。

注： OSCCAL 寄存器的 bit 0 未实现，在修改 OSCCAL 时，该位应写为 0，以保持与未来器件的兼容性。

MCV14A

7.3 复位

器件有以下几种不同类型的复位：

- 上电复位 (POR)
- 正常工作期间的 $\overline{\text{MCLR}}$ 复位
- 休眠期间的 $\overline{\text{MCLR}}$ 复位
- 正常工作期间的 WDT 超时复位
- 休眠期间的 WDT 超时复位
- 在引脚电平变化时从休眠中唤醒

一些寄存器不会以任何方式复位，它们在 POR 时处于未知状态，在任何其他复位时不变。在发生上电复位 (POR)、 $\overline{\text{MCLR}}$ 、WDT 或正常工作期间引脚电平变化时从休眠中唤醒的复位时，大部分其他寄存器复位为“复位状态”。它们不受休眠期间 WDT 复位或 $\overline{\text{MCLR}}$ 复位的影响，因为这些复位被视为对正常工作的恢复。TO、PD 和 RBWUF 位则例外。在不同的复位情形下，它们置 1 或清零的情况将不同。在软件中使用这些位来确定复位的性质。关于所有寄存器的复位状态的完整说明，请参见表 7-3。

表 7-3: 寄存器的复位状态

寄存器	地址	上电复位	$\overline{\text{MCLR}}$ 复位、WDT 超时、在引脚电平变化时唤醒
W	—	qqqq qqqu ⁽¹⁾	qqqq qqqu ⁽¹⁾
INDF	00h	xxxx xxxx	uuuu uuuu
TMR0	01h	xxxx xxxx	uuuu uuuu
PC	02h	1111 1111	1111 1111
STATUS	03h	0001 1xxx	q00q quuu ^{(2), (3)}
FSR	04h	110x xxxx	11uu uuuu
OSCCAL	05h	1111 111-	uuuu uu-
PORTB	06h	--xx xxxx	--uu uuuu
PORTC	07h	--xx xxxx	--uu uuuu
OPTION	—	1111 1111	1111 1111
TRISB	—	--11 1111	--11 1111
TRISC	—	--11 1111	--11 1111
VRCON	0Ch	000- 0000	uuu- uuuu
EECON	21h/61h	---0 0000	---u uuuu
EEDATA	25h/65h	xxxx xxxx	uuuu uuuu
EEADR	26h/66h	--xx xxxx	--uu uuuu

图注： u = 不变， x = 未知， - = 未实现位（读为 0）， q = 值取决于具体条件。

- 注 1: W 寄存器的 bit <7:2> 包含由存储器最高地址单元中的 MOVLW XX 指令设置的振荡器校准值。
- 注 2: 关于特定条件下的复位值，请参见表 7-7。
- 注 3: 如果复位是由于引脚电平变化时的唤醒引起的，则 bit 7 = 1。所有其他复位将导致 bit 7 = 0。

表 7-4: 特殊寄存器的复位状态

	STATUS 地址: 03h	PCL 地址: 02h
上电复位	0001 1xxx	1111 1111
正常工作期间的 $\overline{\text{MCLR}}$ 复位	000u uuuu	1111 1111
休眠期间的 $\overline{\text{MCLR}}$ 复位	0001 0uuu	1111 1111
休眠期间的 WDT 复位	0000 0uuu	1111 1111
正常工作期间的 WDT 复位	0000 uuuu	1111 1111
在引脚电平变化时从休眠中唤醒	1001 0uuu	1111 1111


图注: u = 不变, x = 未知, - = 未实现位 (读为 0)。

MCV14A

7.3.1 $\overline{\text{MCLR}}$ 使能

该配置位在未设定时（保留在 1 状态），将使能外部 $\overline{\text{MCLR}}$ 功能。在设定时， $\overline{\text{MCLR}}$ 功能连接到内部 VDD ，引脚指定为 I/O 引脚。请参见图 7-6。

图 7-6: $\overline{\text{MCLR}}$ 选择



7.4 上电复位（POR）

MCV14A 器件具有一个片上上电复位（POR）电路，该电路提供大部分上电情况下的内部芯片复位。

在 VDD 达到足以使器件正常工作的电平之前，片上上电复位电路将使器件保持在复位状态。为了利用内部 POR，需要将 RB3/MCLR/VPP 引脚配置为 $\overline{\text{MCLR}}$ 并通过一个电阻连接到 VDD ，或者将引脚配置为 RB3 。内部弱上拉电阻使用晶体管实现（关于上拉电阻范围的信息，请参见表 11-5）。这样就可无需使用通常产生上电复位所需的外接 RC 元件。器件规定了 VDD 的最大上升时间。详情请参见第 11.0 节“电气特性”。

当器件开始正常工作后（退出复位状态），器件的工作参数（电压、频率和温度等）必须得到满足，以确保其正常工作。如果不满足这些条件，那么器件必须保持在复位状态，直到满足工作参数为止。

图 7-7 给出了片上上电复位电路的简化框图。

上电复位电路和器件复位定时器（见第 7.5 节“器件复位定时器（DRT）”）电路关系非常密切。在上电时，复位锁存器被置 1，DRT 被复位。在 DRT 定时器检测到 $\overline{\text{MCLR}}$ 为高电平时，它会立即开始计数。在超时周期之后（通常为 18 ms 或 1 ms），它会将复位锁存器复位，从而结束片上复位信号。

图 7-8 给出了一个上电示例，其中的 $\overline{\text{MCLR}}$ 保持为低电平。 VDD 可以在 $\overline{\text{MCLR}}$ 变为高电平之前上升并稳定。芯片将在 $\overline{\text{MCLR}}$ 变为高电平的 T_{DRT} 毫秒之后实际退出复位状态。

在图 7-9 中，使用了片上上电复位功能（ $\overline{\text{MCLR}}$ 和 VDD 连接在一起，或者引脚被设定为 RB3 ）。 VDD 在起振定时器超时之前稳定，进行正确复位没有任何问题。但是，图 7-10 给出了一种有问题的情形，其中 VDD 的上升速度太慢。在 DRT 检测到 $\overline{\text{MCLR}}$ 为高电平时到 $\overline{\text{MCLR}}$ 和 VDD 实际达到其满幅值之间的时间太长了。在这种情形下，当起振定时器超时， VDD 尚未达到 VDD （最小）值，芯片无法正常工作。对于这种情形，建议使用外部 RC 电路来实现较长的 POR 延时（图 7-9）。

注： 当器件开始正常工作后（退出复位状态），器件的工作参数（电压、频率和温度等）必须得到满足，以确保其正常工作。如果不满足这些条件，那么器件必须保持在复位状态，直到满足工作条件为止。

更多信息，请参见应用笔记 AN522 “Power-Up Considerations”（DS00522）和 AN607 “Power-up Trouble Shooting”（DS00607）。

图 7-7: 片上复位电路的简化框图




图 7-8: 上电过程中的延时时序 ($\overline{\text{MCLR}}$ 下拉为低电平)






图 7-9: 上电过程中的延时时序 ($\overline{\text{MCLR}}$ 连接到 VDD): 快速 VDD 上升时间



MCV14A

图 7-10: 上电过程中的延时时序 ($\overline{\text{MCLR}}$ 连接到 VDD): 慢速 VDD 上升时间



7.5 器件复位定时器 (DRT)

在 MCV14A 器件上, 每次上电时, DRT 都会运行。DRT 在复位时开始运行, 其运行时间根据振荡器选择和复位类型而变化 (见表 7-5)。

DRT 使用内部 RC 振荡器工作。只要 DRT 处于活动状态, 处理器就保持在复位状态。DRT 延时使 VDD 可以上升到高于 VDD 最小值, 并使振荡器可以稳定。

基于晶振或陶瓷谐振器的振荡器电路在上电后需要一定时间才能产生稳定的振荡。在 MCLR 达到逻辑高 (VIH MCLR) 电平之后, 片上 DRT 会将器件保持在复位状态。在大部分情况下, 不需要将 RB3/MCLR/PP 设定为 MCLR 并使用连接到 MCLR 输入的外部 RC 网络。这使得在需要严格控制成本或限制空间的应用中可以产生约成本和空间, 也使得可以使用 RB3/MCLR/VPP 引脚作为通用输入。

由于 VDD、温度和工艺差异, 各个芯片之间的上电延时会有不同。详情请参见交流参数。

在看门狗定时器从休眠中超时, 也会触发 DRT。这对于使用 WDT 从休眠模式自动唤醒的应用特别重要。

复位源有 POR、MCLR、WDT 超时和在引脚电平变化时唤醒。请参见第 7.8.2 节“从休眠状态唤醒”的注 1、2 和 3。

7.6 看门狗定时器 (WDT)

看门狗定时器 (WDT) 是自由运行的片上 RC 振荡器, 不需要任何外部元件。RC 振荡器独立于 RB5/OSC1/CLKIN 引脚的外部 RC 振荡器和内部 4/8 MHz 振荡器。这意味着即使主处理器时钟已停止 (例如, 通过执行 SLEEP 指令), WDT 也会继续运行。在正常工作或休眠期间, WDT 复位或唤醒复位会产生器件复位。

在发生看门狗定时器复位时, \overline{TO} 位 (STATUS<4>) 会被清零。

通过将配置位 WDTE 设定为 0, 可以永久地禁止 WDT (见第 7.1 节“配置位”)。关于如何访问配置字的信息, 请参见 MCV14A 编程规范。

表 7-5: 典型的 DRT 周期

振荡器配置	POR 复位	后续的复位
HS、XT 和 LP	18 ms	18 ms
EC	1.125 ms	10 μ s
INTOSC 和 EXTRC	1.125 ms	10 μ s

7.6.1 WDT 周期

WDT 超时溢出周期的标称值为 18 ms (无预分频器)。如果需要更长的超时溢出周期, 可通过写入 OPTION 寄存器将分频比最高可达 1:128 的预分频器分配给 WDT (通过软件控制)。因此, 可实现最长 2.3 秒标称值的超时溢出周期。这些周期会随温度、VDD 和器件之间的工艺差异而不同 (见直流规范)。

在最坏情况下 (VDD = 最小值, 温度 = 最大值, 最大的 WDT 预分频比), 可能需要几秒钟的时间才会发生 WDT 超时。

7.6.2 WDT 编程注意事项

如果将预分频器分配给 WDT, CLRWDT 指令会清零 WDT 和预分频器, 并防止其超时以及产生器件复位。

SLEEP 指令会复位 WDT 和预分频器 (如果分配给 WDT)。这可以在发生 WDT 唤醒复位之前提供最大的休眠时间。

图 7-11: 看门狗定时器框图




表 7-6: 与看门狗定时器相关的寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	上电复位时的值	所有其他复位时的值
N/A	OPTION	RBWU	RBPU	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111

图注: 阴影单元 = 未被看门狗定时器使用。

7.7 延时时序、掉电和从休眠中唤醒状态位 (\overline{TO} 、 \overline{PD} 和 \overline{RBWUF})

可以通过测试 STATUS 寄存器中的 \overline{TO} 、 \overline{PD} 和 \overline{RBWUF} 位，确定复位状态是由上电状态、 \overline{MCLR} 还是看门狗定时器 (\overline{WDT}) 复位导致的。

表 7-7: 复位之后的 $\overline{TO}/\overline{PD}/\overline{RBWUF}$ 状态

\overline{RBWUF}	\overline{TO}	\overline{PD}	复位原因
0	0	0	\overline{WDT} 将单片机从休眠中唤醒
0	0	u	\overline{WDT} 超时 (未从休眠中唤醒)
0	1	0	\overline{MCLR} 将单片机从休眠中唤醒
0	1	1	上电延时
0	u	u	在非休眠期间发生 \overline{MCLR}
1	1	0	在引脚电平变化时从休眠中唤醒

图注: u = 不变

注 1: \overline{TO} 、 \overline{PD} 和 \overline{RBWUF} 位在发生复位前都保持其状态 (u)。 \overline{MCLR} 输入上的低电平脉冲不会改变 \overline{TO} 、 \overline{PD} 和 \overline{RBWUF} 状态位。

7.8.2 从休眠状态唤醒

可以通过以下任一事件将器件从休眠状态唤醒:

1. $\overline{RB3}/\overline{MCLR}/V_{PP}$ 引脚的外部复位输入 (当引脚配置为 \overline{MCLR} 时)。
2. 看门狗定时器超时复位 (如果使能了 \overline{WDT})。
3. 输入引脚 $\overline{RB0}$ 、 $\overline{RB1}$ 、 $\overline{RB3}$ 或 $\overline{RB4}$ 上的电平变化 (当使能发生在电平变化唤醒时)。

这些事件会导致器件复位。 \overline{TO} 、 \overline{PD} 和 \overline{RBWUF} 位可以用于确定产生器件复位的原因。如果发生了 \overline{WDT} 超时 (并导致唤醒), 则 \overline{TO} 位会被清零。 \overline{PD} 位在上电时被置 1, 而在执行 SLEEP 指令时被清零。 \overline{RBWUF} 位在处于休眠模式时, 引脚 $\overline{RB0}$ 、 $\overline{RB1}$ 、 $\overline{RB3}$ 或 $\overline{RB4}$ 的电平发生变化 (从上一次对 \overline{RB} 端口执行文件寄存器或位操作以来)。

注: 警告: 在即将进入休眠模式之前, 请读取这些输入引脚。在处于休眠模式时, 如果引脚的值变为不同于上次读取时的状态, 则会发生唤醒。如果发生了在电平变化时的唤醒, 并且在重新进入休眠模式之前未读取这些引脚, 则即使处于休眠模式时引脚电平未发生任何变化也会立即发生唤醒。

器件从休眠状态唤醒时, \overline{WDT} 都将被清零, 而与唤醒原因无关。

7.8 掉电模式 (休眠)

器件可以先掉电 (休眠), 稍后再上电 (从休眠中唤醒)。

7.8.1 休眠

通过执行 SLEEP 指令可进入掉电模式。

如果使能了看门狗定时器, 则该定时器将被清零并保持运行, \overline{TO} 位 (STATUS<4>) 被置 1, \overline{PD} 位 (STATUS<3>) 被清零, 而振荡器驱动器被关闭。I/O 端口保持它们在执行 SLEEP 指令之前所具有的状态 (驱动为高电平、低电平或高阻态)。

注: 由 \overline{WDT} 超时产生的复位不会将 \overline{MCLR} 引脚驱动为低电平。

要在掉电时实现最低的电流消耗, \overline{TOCKI} 输入应为 V_{DD} 或 V_{SS} , 并且 $\overline{RB3}/\overline{MCLR}/V_{PP}$ 引脚必须处于逻辑高电平 (如果使能了 \overline{MCLR})。

MCV14A

7.9 程序校验 / 代码保护

如果未设定代码保护位，则可以读取片上程序存储器以进行校验。

无论代码保护位设置如何，都可以读取前 64 个存储单元和最后一个存储单元（OSCCAL）。

无论 MCV14A 器件上的代码保护位设置如何，都可以读取最后一个存储单元。

7.10 ID 存储单元

有 4 个存储单元被指定为 ID 存储单元，供用户存储校验和其他编码标识号。在正常执行过程中不能访问这些存储单元，但可在编程/校验模式下对它们进行读写。

仅使用 ID 存储单元的低 4 位，始终将高 8 位设置为 0。

7.11 在线串行编程


可在最终应用电路中对 MCV14A 单片机进行串行编程。只需要 5 根线即可实现这一操作，其中时钟线、数据线各一根，其余 3 根分别是电源线、接地线和编程电压线。这允许用户在生产电路板时使用未编程器件，仅在产品交付之前才对单片机进行编程，从而可以使用最新版本的固件或者定制固件进行编程。

通过将 RB1 和 RB0 引脚保持为低电平，并同时将 MCLR (VPP) 引脚电平从 V_{IL} 上升到 V_{IH} ，可将器件置于编程 / 校验模式（见编程规范）。RB1 变成编程时钟引脚，而 RB0 变成编程数据引脚。在此模式下，RB1 和 RB0 均为施密特触发器输入引脚。

在复位之后，会向器件发送一条 6 位命令。根据命令，并且如果命令是 Load 或 Read，则向器件或从器件提供 14 位的程序数据。

图 7-12 给出了典型的在线串行编程连接图。

图 7-12: 典型的在线串行编程连接图



8.0 模数 (A/D) 转换器

A/D 转换器可以将模拟信号转换为 8 位数字信号。

8.1 时钟分频比

ADC 有 4 种时钟源设置：ADCS<1:0>。共有 3 个分频比值：16、8 和 4。第 4 种设置是 INTOSC，其分频比为 4。这些设置允许在使用速度为 20 MHz 至 350 kHz 的外部振荡器时，可以进行正确的转换。使用频率低于 350 kHz 的外部振荡器时，要求 ADC 振荡器设置为 INTOSC/4 (ADCS<1:0> = 11)，才能获得有效的 ADC 结果。

ADC 需要 13 个 TAD 周期来完成转换。分频比值不会影响执行转换所需的 TAD 周期数。分频比值决定 TAD 周期的长度。

如果 ADC 转换正在进行时，ADCS<1:0> 位发生变化，则直到下一次转换开始时，才会选择新的 ADC 时钟源。在器件进入休眠模式时，该时钟源选择会丢失。

注： ADC 时钟来自于指令时钟。ADCS 分频比随后应用于产生的 ADC 时钟。

8.1.1 参考电压

ADC 没有外部参考电压。ADC 参考电压将始终为 VDD。

8.1.2 模拟模式选择

ANS<1:0> 位用于将引脚配置模拟输入。在任意一次复位后，ANS<1:0> 默认为 11。这会将引脚 AN0、AN1 和 AN2 配置为模拟输入。如果使能了比较器输出，则比较器输出 C1OUT 将改写 AN2 作为输入。配置为模拟输入的引脚不可用于数字输出。当转换正在进行时，用户不应更改 ANS 位。无论 ADON 的状态如何，ANS 位始终有效。

8.1.3 ADC 通道选择

CHS 位用于选择要由 ADC 采样的模拟通道。CHS<1:0> 位可以随时更改，而不会对转换产生负面影响。要采集模拟信号，CHS<1:0> 选择必须与由 ANS<1:0> 位选择的一个引脚匹配。如果 ADC 打开 (ADON = 1)，并且所选择的通道同时也由比较器在使用，则比较器和 ADC 都将检测到引脚上的模拟电压。

注： 用户自行负责确保对同一引脚同时使用 ADC 和比较器，不会对所监视的信号产生负面影响，或者对器件工作产生负面影响。

如果在 ADC 转换期间，CHS<1:0> 位发生变化，则直到当前转换完成时，才会选择新的通道。这使当前的转换可以顺利完成，并返回有效结果。在器件进入休眠模式时，所有通道选择信息将会丢失。

表 8-1: 发生事件之后的通道选择 (ADCS) 位

事件	ADCS<1:0>
MCLR	11
转换完成	CS<1:0>
转换终止	CS<1:0>
上电	11
从休眠中唤醒	11

8.1.4 GO/DONE 位

GO/DONE 位用于确定转换的状态，以启动转换和手动停止正在进行的转换。将 GO/DONE 位置 1 会启动转换。在转换完成时，ADC 模块会清零 GO/DONE 位。在转换正在进行时，可以通过手动清零 GO/DONE 位来终止转换。手动终止转换可能会导致在 ADRES 中产生部分转换的结果。

在器件进入休眠模式时，将会清零 GO/DONE 位，并停止当前的转换。ADC 没有专用的振荡器，它使用指令时钟运行。因此，在休眠模式下不能进行任何转换。

在 ADON 清零时，GO/DONE 位不能置 1。

MCV14A

8.1.5 休眠

该 ADC 没有专用的 ADC 时钟，因此，在休眠模式下无法进行任何转换。如果在正在进行转换时，执行了休眠命令，则 GO/DONE 和 ADON 位将被清零。这将会停止任何正在进行的转换，并使 ADC 模块掉电，以节省功耗。由于转换过程的特征，ADRES 可能会含有部分转换的结果。在进入休眠模式之前，必须至少已转换 1 位，ADRES 中才会含有部分转换的数据。ADCS 和 CHS 位复位为它们的默认状态：ANS<1:0> = 11，而 CHS<1:0> = 11。

- 要进行精确的转换，TAD 必须满足以下条件：
- $500 \text{ ns} < TAD < 50 \mu\text{s}$
- $TAD = 1/(F_{\text{osc}}/\text{分频比})$

阴影区域表示 TAD 超出精确转换的范围。如果希望在这些频率下采集模拟输入，请使用 INTOSC/8 作为 ADC 时钟源。

表 8-2: 不同振荡器、ADCS 设置所对应的 TAD

时钟源	ADCS <1:0>	分频比	20 MHz	16 MHz	8 MHz	4 MHz	1 MHz	500 kHz	350 kHz	200 kHz	100 kHz	32 kHz
INTOSC	11	4	—	—	.5 μs	1 μs	—	—	—	—	—	—
FOSC	10	4	.2 μs	.25 μs	.5 μs	1 μs	4 μs	8 μs	11 μs	20 μs	40 μs	125 μs
FOSC	01	8	.4 μs	.5 μs	1 μs	2 μs	8 μs	16 μs	23 μs	40 μs	80 μs	250 μs
FOSC	00	16	.8 μs	1 μs	2 μs	4 μs	16 μs	32 μs	46 μs	80 μs	160 μs	500 μs

表 8-3: 休眠对 ADCON0 的影响

	ANS1	ANS0	ADCS1	ADCS0	CHS1	CHS0	GO/DONE	ADON
进入休眠模式	不变	不变	1	1	1	1	0	0
唤醒或复位	1	1	1	1	1	1	0	0

8.1.6 模拟转换结果寄存器

ADRES 寄存器中包含上一次转换的结果。在下次模拟转换过程的采样周期期间，这些结果仍存在。在采样周期结束之后，ADRES 会被清零 (= 0)。然后，一个“前导 1”右移到 ADRES 中，用作内部转换完成位。在转换每个位（从 MSB 开始）时，前导 1 将右移，而转

换后的位则填入到 ADRES 中。在总共发生 9 次“前导 1”右移之后，转换完成；此时，“前导 1”已被移出，GO/DONE 位被清零。

如果在转换期间用软件将 GO/DONE 位清零，转换将停止。ADRES 中的数据是部分转换的结果。该数据对于已经转换的位而言是有效的。“前导 1”的位置决定已经转换的位数。在清零 GO/DONE 之前未转换的位是不可恢复的。

寄存器 8-1: ADCON0: A/D 控制寄存器

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-0	R/W-0
ANS1	ANS0	ADCS1	ADCS0	CHS1	CHS0	GO/DONE	ADON
bit 7							bit 0

图注:

R = 可读位	W = 可写位	U = 未实现位，读为 0
-n = POR 时的值	1 = 置 1	0 = 清零
		x = 未知

bit 7-6 **ANS<1:0>**: ADC 模拟输入引脚选择位 (1), (2), (5)
 00 = 没有任何引脚配置为模拟输入
 01 = AN2 配置为模拟输入
 10 = AN2 和 AN0 配置为模拟输入
 11 = AN2、AN1 和 AN0 配置为模拟输入

bit 5-4 **ADCS<1:0>**: ADC 转换时钟选择位
 00 = Fosc/16
 01 = Fosc/8
 10 = Fosc/4
 11 = INTOSC/4

bit 3-2 **CHS<1:0>**: ADC 通道选择位 (3, 5)
 00 = 通道 AN0
 01 = 通道 AN1
 10 = 通道 AN2
 11 = 0.6V 绝对参考电压

bit 1 **GO/DONE**: ADC 转换状态位 (4)
 1 = ADC 转换正在进行。将该位置 1 可启动 ADC 转换周期。在 ADC 完成转换时，硬件将自动清零该位。
 0 = ADC 转换已完成 / 不在进行。在转换正在进行时手动清零该位将终止当前的转换。

bit 0 **ADON**: ADC 使能位
 1 = ADC 模块正在工作
 0 = ADC 模块已关闭，不产生任何功耗

- 注 1: 在设置 ANS 位之后，将会自动强制选定的通道进入模拟模式，而不论先前定义的引脚功能如何。惟一的例外是对于比较器：这种情况下，比较器和 ADC 的模拟输入将同时有效。用户自行负责确保比较器输入上的 ADC 负载不会影响它们的应用。
- 2: 无论 ADON 的状态如何，ANS<1:0> 位始终有效。
- 3: 在任意一次复位后，CHS<1:0> 位默认为 11。
- 4: 如果 ADON 位清零，则 GO/DONE 位不能置 1。
- 5: 在使能 C1OUT 时，C1OUT 将改写 AN2。

MCV14A

寄存器 8-2: ADRES: 地址寄存器

R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X	R/W-X
ADRES7	ADRES6	ADRES5	ADRES4	ADRES3	ADRES2	ADRES1	ADRES0
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位, 读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

例 8-1: 执行模数转换

```

;Sample code operates out of BANK0
    MOVLW 0xF1      ;configure A/D
    MOVWF ADCON0
    BSF ADCON0, 1  ;start conversion
loop0  BTFSC ADCON0, 1;wait for 'DONE'
        GOTO loop0
        MOVF ADRES, W ;read result
        MOVWF result0 ;save result

        BSF ADCON0, 2 ;setup for read of
        ;channel 1
        BSF ADCON0, 1 ;start conversion
loop1  BTFSC ADCON0, 1;wait for 'DONE'
        GOTO loop1
        MOVF ADRES, W ;read result
        MOVWF result1 ;save result

        BSF ADCON0, 3 ;setup for read of
        BCF ADCON0, 2 ;channel 2
        BSF ADCON0, 1 ;start conversion
loop2  BTFSC ADCON0, 1;wait for 'DONE'
        GOTO loop2
        MOVF ADRES, W ;read result
        MOVWF result2 ;save result
    
```

例 8-2: 在转换期间更改通道选择

```

    MOVLW 0xF1      ;configure A/D
    MOVWF ADCON0
    BSF ADCON0, 1  ;start conversion
    BSF ADCON0, 2  ;setup for read of
    ;channel 1
loop0  BTFSC ADCON0, 1;wait for 'DONE'
        GOTO loop0
        MOVF ADRES, W ;read result
        MOVWF result0 ;save result

        BSF ADCON0, 1 ;start conversion
        BSF ADCON0, 3 ;setup for read of
        BCF ADCON0, 2 ;channel 2
loop1  BTFSC ADCON0, 1;wait for 'DONE'
        GOTO loop1
        MOVF ADRES, W ;read result
        MOVWF result1 ;save result

        BSF ADCON0, 1 ;start conversion
loop2  BTFSC ADCON0, 1;wait for 'DONE'
        GOTO loop2
        MOVF ADRES, W ;read result
        MOVWF result2 ;save result
        CLRF ADCON0 ;optional:returns
        ;pins to Digital mode and turns off
        ;the ADC module
    
```

9.0 比较器

该器件包含两个比较器和一个比较器参考电压。

寄存器 9-1: CM1CON0: 比较器 C1 的控制寄存器

R-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
C1OUT	$\overline{\text{C1OUTEN}}$	C1POL	$\overline{\text{C1T0CS}}$	C1ON	C1NREF	C1PREF	$\overline{\text{C1WU}}$
bit 7							bit 0

图注:

R = 可读位	W = 可写位	U = 未实现位, 读为 0
-n = POR 时的值	1 = 置 1	0 = 清零
		x = 未知

- bit 7 **C1OUT:** 比较器输出位
1 = $V_{IN+} > V_{IN-}$
0 = $V_{IN+} < V_{IN-}$
- bit 6 **$\overline{\text{C1OUTEN}}$:** 比较器输出使能位 (1), (2)
1 = 比较器的输出不送到 C1OUT 引脚
0 = 比较器的输出送到 C1OUT 引脚
- bit 5 **C1POL:** 比较器输出极性位 (2)
1 = 比较器的输出不反相
0 = 比较器的输出反相
- bit 4 **$\overline{\text{C1T0CS}}$:** 比较器 TMR0 时钟源位 (2)
1 = TMR0 时钟源由 T0CS 控制位选择
0 = 比较器输出用作 TMR0 时钟源
- bit 3 **C1ON:** 比较器使能位
1 = 比较器开启
0 = 比较器关闭
- bit 2 **C1NREF:** 比较器负参考选择位 (2)
1 = C1IN- 引脚
0 = 0.6V VREF
- bit 1 **C1PREF:** 比较器正参考选择位 (2)
1 = C1IN+ 引脚
0 = C1IN- 引脚
- bit 0 **$\overline{\text{C1WU}}$:** 比较器电平变化唤醒使能位 (2)
1 = 禁止在比较器电平变化时唤醒
0 = 使能在比较器电平变化时唤醒

- 注 1: 改写 T0CS 位, 由 TRIS 控制 RB2。
2: 在比较器开启时, 这些控制位下拉为低电平。否则, 其他寄存器将具有优先权。

MCV14A

寄存器 9-2: CM2CON0: 比较器 C2 的控制寄存器

R-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
C2OUT	$\overline{\text{C2OUTEN}}$	C2POL	C2PREF2	C2ON	C2NREF	C2PREF1	$\overline{\text{C2WU}}$
bit 7							bit 0

图注:

R = 可读位

W = 可写位

U = 未实现位, 读为 0

-n = POR 时的值

1 = 置 1

0 = 清零


x = 未知

bit 7	C2OUT: 比较器输出位 1 = $V_{IN+} > V_{IN-}$ 0 = $V_{IN+} < V_{IN-}$
bit 6	$\overline{\text{C2OUTEN}}$: 比较器输出使能位 (1), (2) 1 = 比较器的输出不送到 C2OUT 引脚 0 = 比较器的输出送到 C2OUT 引脚
bit 5	C2POL: 比较器输出极性位 (2) 1 = 比较器的输出不反相 0 = 比较器的输出反相
bit 4	C2PREF2: 比较器正参考选择位 (2) 1 = C1IN+ 引脚 0 = C2IN- 引脚
bit 3	C2ON: 比较器使能位 1 = 比较器开启 0 = 比较器关闭
bit 2	C2NREF: 比较器负参考选择位 (2) 1 = C2IN- 引脚 0 = CVREF
bit 1	C2PREF1: 比较器正参考选择位 (2) 1 = C2IN+ 引脚 0 = C2PREF2 控制模拟输入选择
bit 0	$\overline{\text{C2WU}}$: 比较器电平变化唤醒使能位 (2) 1 = 禁止在比较器电平变化时唤醒 0 = 使能在比较器电平变化时唤醒

注 1: 改写 TOCS 位, 由 TRIS 控制 RC4。

2: 在比较器开启时, 这些控制位下拉为低电平。否则, 其他寄存器将具有优先权。

图 9-1: 比较器框图




大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

9.1 比较器工作原理

图 9-2 所示为单个比较器以及模拟输入电平与数字输出之间的关系。当 V_{IN+} 上的模拟输入电平值小于 V_{IN-} 上的模拟输入值时，比较器输出数字低电平。图 9-2 中比较器输出的阴影部分表示因输入失调电压和响应时间所造成的输出不确定区域。关于共模电压的信息，请参见表 11-2。

图 9-2: 单个比较器



9.2 比较器参考电压

可以根据比较器工作模式来使用内部参考信号。器件将 V_{IN-} 上的模拟信号与 V_{IN+} 上的信号作比较，并相应地调整比较器的数字输出（图 9-2）。关于内部参考电压规范，请参见第 10.0 节“比较器参考电压模块”。

9.3 比较器响应时间

响应时间是指从选择新的参考电压或输入电源到比较器产生有效输出电平的最小时间。如果更改了比较器输入，则必须加入一个延时，以允许比较器稳定为其新状态。关于比较器响应时间规范，请参见表 11-3。

9.4 比较器输出

通过 $CM1CON0$ 或 $CM2CON0$ 寄存器可读取比较器输出。该位是只读的。比较器输出也可以在外部使用，请参见图 9-2。

注： 定义为数字输入的引脚上的模拟电平可能会使输入缓冲器的电流消耗超过规定值。

9.5 比较器唤醒标志

每当满足以下所有条件时，比较器唤醒标志将置 1：

- $\overline{C1WU} = 0$ ($CM1CON0<0>$) 或 $C2WU = 0$ ($CM2CON0<0>$)
- 已读取 $CM1CON0$ 或 $CM2CON0$ 的内容，以锁定 $C1OUT$ 和 $C2OUT$ 位上次的已知状态 ($MOVWF CM1CON0, W$)
- 器件处于休眠模式
- 比较器输出的状态发生变化

唤醒标志可以用软件清零，也可以通过其他器件复位清零。

9.6 休眠期间的比较器操作

使能比较器后，比较器将一直工作。要最大程度降低处于休眠模式时的功耗，可以在进入休眠模式之前关闭比较器。

9.7 复位的影响

上电复位 (POR) 会将 $CM2CON0$ 寄存器强制设为其复位状态。这会将比较器输入引脚强制设为模拟复位模式。当复位时引脚呈现模拟输入状态，将使得器件电流降至最小。

9.8 模拟输入连接注意事项

模拟输入的简化电路如图 9-3 所示。由于模拟引脚被连接到数字输出端，它们与 V_{DD} 和 V_{SS} 之间连有反向偏置的二极管。因此，模拟输入必须在 V_{SS} 和 V_{DD} 之间。如果输入电压与这一范围偏离的绝对值超过 0.6V，就可能发生一个二极管正向偏置，从而可能导致锁死发生。模拟信号源的最大阻抗推荐值为 10 k Ω 。任何连接到模拟输入引脚的外部元件（如电容或齐纳二极管），要保证其泄漏电流极小。

图 9-3: 模拟输入模式




表 9-1: 与比较器模块相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR 时的值	所有其他复位时的值
STATUS	RBWUF	CWUF	PA0	\overline{TO}	\overline{PD}	Z	DC	C	0001 1xxx	qq0q quuu
CM1CON0	C1OUT	$\overline{C1OUTEN}$	C1POL	$\overline{C1T0CS}$	C1ON	C1NREF	C1PREF	$\overline{C1WU}$	1111 1111	uuuu uuuu
CM2CON0	C2OUT	$\overline{C2OUTEN}$	C2POL	C2PREF2	C2ON	C2NREF	C2PREF1	$\overline{C2WU}$	1111 1111	uuuu uuuu
TRIS	—	—	I/O 控制寄存器 (PORTB 和 PORTC)						--11 1111	--11 1111

图注: x = 未知, u = 不变, -- = 未实现 (读为 0), q = 取决于具体条件。

MCV14A

注:

大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

10.0 比较器参考电压模块

比较器参考电压模块还允许为某一 C2 比较器输入选择内部产生的参考电压。VRCON 寄存器（寄存器 10-1）控制参考电压模块，如图 10-1 所示。

10.1 配置参考电压

参考电压模块可以输出 32 种电平；其中 16 种处于高量程范围，而其余 16 种处于低量程范围。

公式 10-1 决定输出电压：

公式 10-1:

$$VRR = 1 \text{ (低量程): } CVREF = (VR<3:0>/24) \times VDD$$

$$VRR = 0 \text{ (高量程):}$$

$$CVREF = (VDD/4) + (VR<3:0> \times VDD/32)$$

10.2 参考电压精度 / 误差

由于模块的构造所限，无法实现 Vss 到 VDD 的满量程。梯形电阻网络上方和下方的晶体管（图 10-1）使 CVREF 不会达到 Vss 或 VDD。但通过清零 VREN 位（VRCON<7>）禁止该模块时则例外。禁止时，参考电压为 Vss，此时 VR<3:0> 为 0000 且 VRR（VRCON<5>）位被置 1。这使得比较器可以检测到过零点，且不消耗 CVREF 模块的电流。

参考电压来自 VDD，因此，CVREF 输出会随着 VDD 的变化而变化。在第 11.2 节“直流特性 MCV14A”中可找到经过测试的比较器参考电压的绝对精度。

寄存器 10-1: VRCON: 参考电压控制寄存器

R/W-0	R/W-0	R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0
VREN	VROE	VRR	—	VR3	VR2	VR1	VR0
bit 7							bit 0

图注:

R = 可读位 W = 可写位 U = 未实现位，读为 0
 -n = POR 时的值 1 = 置 1 0 = 清零 x = 未知

- bit 7 **VREN:** CVREF 使能位
 1 = CVREF 上电
 0 = CVREF 掉电，没有电流流出
- bit 6 **VROE:** CVREF 输出使能位⁽¹⁾
 1 = 使能 CVREF 输出
 0 = 禁止 CVREF 输出
- bit 5 **VRR:** CVREF 量程选择位
 1 = 低量程
 0 = 高量程
- bit 4 **未实现:** 读为 0
- bit 3-0 **VR<3:0>:** CVREF 值选择位
 当 VRR = 1 时: $CVREF = (VR<3:0>/24) \times VDD$
 当 VRR = 0 时: $CVREF = VDD/4 + (VR<3:0>/32) \times VDD$

- 注 1: 当该位置 1 时，CVREF 引脚的 TRIS 设置被改写，模拟电压被送到 CVREF 引脚。
 2: 对 CVREF 的成比例参考电压控制适用于比较器 2。

MCV14A

图 10-1: 比较器参考电压框图




表 10-1: 与比较器参考电压相关的寄存器

名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR 时的值	所有其他复位时的值
VRCON	VREN	VROE	VRR	—	VR3	VR2	VR1	VR0	000- 0000	000- 0000
CM1CON0	C1OUT	$\overline{C1OUTEN}$	C1POL	$\overline{C1T0CS}$	C1ON	C1NREF	C1PREF	$\overline{C1WU}$	1111 1111	uuuu uuuu
CM2CON0	C2OUT	$\overline{C2OUTEN}$	C2POL	C2PREF2	C2ON	C2NREF	C2PREF1	$\overline{C2WU}$	1111 1111	uuuu uuuu

图注: x = 未知, u = 不变, — = 未实现 (读为 0)。

11.0 电气特性

绝对最大额定值 (†)

环境温度.....	-40°C 至 +85°C
储存温度.....	-65°C 至 +150°C
V _{DD} 引脚相对于 V _{SS} 的电压.....	0 至 +6.5V
MCLR 引脚相对于 V _{SS} 的电压.....	0 至 +13.5V
所有其他引脚相对于 V _{SS} 的电压.....	-0.3V 至 (V _{DD} + 0.3V)
总功耗 ⁽¹⁾	700 mW
流出 V _{SS} 引脚的最大电流.....	200 mA
流入 V _{DD} 引脚的最大电流.....	150 mA
输入钳位电流, I _{IK} (V _I < 0 或 V _I > V _{DD}).....	±20 mA
输出钳位电流, I _{OK} (V _O < 0 或 V _O > V _{DD}).....	±20 mA
任一 I/O 引脚的最大输出灌电流.....	25 mA
任一 I/O 引脚的最大输出拉电流.....	25 mA
I/O 端口的最大输出拉电流.....	75 mA
I/O 端口的最大输出灌电流.....	75 mA

注 1: 功耗按如下公式计算: $P_{DIS} = V_{DD} \times \{I_{DD} - \sum I_{OH}\} + \sum \{(V_{DD} - V_{OH}) \times I_{OH}\} + \sum (V_{OL} \times I_{OL})$

†注: 如果器件工作条件超过上述“绝对最大额定值”, 可能引起器件永久性损坏。这仅是极限参数, 我们不建议器件工作在极限值甚至超过上述极限值。器件长时间工作在额定最大值条件下, 其稳定性可能受到影响。

MCV14A

图 11-1: MCV14A 电压—频率关系图, $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$





图 11-2: 最大振荡器频率表



大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

11.1 直流特性：MCV14A（工业级）

直流特性			标准工作条件（除非另外指定） 工作温度 $40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ （工业级）				
参数编号	符号	特性	最小值	典型值 ⁽¹⁾	最大值	单位	条件
D001	VDD	供电电压	2.0	—	5.5	V	见图 11-1
D002	VDR	RAM 数据保持电压 ⁽²⁾	—	1.5*	—	V	器件处于休眠模式
D003	VPOR	VDD 启动电压 (确保上电复位)	—	VSS	—	V	详情请参见第 7.4 节“上电复位 (POR)”
D004	SVDD	VDD 上升率 (确保上电复位)	0.05*	—	—	V/ms	详情请参见第 7.4 节“上电复位 (POR)”
D010	IDD	供电电流 ^(3,4)	—	175	275	μA	FOSC = 4 MHz, VDD = 2.0V
			—	0.625	1.1	mA	FOSC = 4 MHz, VDD = 5.0V
			—	250	450	μA	FOSC = 8 MHz, VDD = 2.0V
			—	1.0	1.5	mA	FOSC = 8 MHz, VDD = 5.0V
—	1.8	2.5	mA	FOSC = 20 MHz, VDD = 5.0V			
—	11	15	μA	FOSC = 32 kHz, VDD = 2.0V			
—	38	52	μA	FOSC = 32 kHz, VDD = 5.0V			
D020	IPD	掉电电流 ⁽⁵⁾	—	0.1	1.2	μA	VDD = 2.0V
			—	0.35	2.2	μA	VDD = 5.0V
D022	IWDT	WDT 电流 ⁽⁵⁾	—	1.0	3.0	μA	VDD = 2.0V
			—	7.0	16.0	μA	VDD = 5.0V
D023	ICMP	比较器电流 ⁽⁵⁾	—	15	18	μA	VDD = 2.0V (每个比较器)
			—	55	60	μA	VDD = 5.0V (每个比较器)
D022	IVREF	VREF 电流 ⁽⁵⁾	—	30	70	μA	VDD = 2.0V (高电压范围)
			—	75	120	μA	VDD = 5.0V (高电压范围)
D023	IFVR	内部 0.6V 固定参考电压电流 ⁽⁵⁾	—	85	115	μA	VDD = 2.0V (参考电压和 1 个比较器使能)
			—	175	195	μA	VDD = 5.0V (参考电压和 1 个比较器使能)
D024	ΔIAD	A/D 转换电流	—	120	150	μA	2.0V
			—	200	250	μA	5.0V

* 这些参数为特性值，未经测试。

- 注 1: “典型值”栏中的数据基于在 25°C 时的特性结果。该数据仅供设计参考，未经测试。
- 2: 这是在不丢失 RAM 数据的前提下，休眠模式下 VDD 所能降到的最小电压值。
- 3: 供电电流主要受工作电压和频率的影响。其他因素如总线负载、振荡器类型、总线速率、内部代码执行模式以及温度也对电流消耗有影响。
- 4: 正常工作模式下，所有 IDD 测量值的测试条件为：
OSC1 = 外部方波，满幅；所有 I/O 引脚均为三态，上拉至 VSS，T0CKI = VDD，MCLR = VDD；根据具体应用使能 / 禁止 WDT。
- 5: 对于待机电流测量，条件和 IDD 相同（器件处于休眠模式时除外）。如果列出了某个模块的电流，则该电流用于已使能的那个特定模块且器件处于休眠模式。
- 6: 不包含流经 REXT 的电流。流经电阻的电流可以通过以下公式估算：
 $I = V_{\text{DD}}/2R_{\text{EXT}}$ (mA)，REXT 以 $\text{k}\Omega$ 为单位。

MCV14A

11.2 直流特性: MCV14A

表 11-1: 直流特性: MCV14A (工业级)

直流特性		标准工作条件 (除非另外指定) 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工业级) 工作电压 V_{DD} 范围如直流规范中所述。					
参数编号	符号	特性	最小值	典型值 †	最大值	单位	条件
		输入低电压					
D030	V _{IL}	I/O 端口	V _{SS}	—	0.8V	V	对于所有 $4.5 \leq V_{DD} \leq 5.5V$ 其他
D030A		带 TTL 缓冲器	V _{SS}	—	0.15 V _{DD}	V	
D031		带施密特触发缓冲器	V _{SS}	—	0.15 V _{DD}	V	
D032		MCLR 和 T0CKI	V _{SS}	—	0.15 V _{DD}	V	
D033		OSC1 (EXTRC 模式) 和 EC ⁽¹⁾	V _{SS}	—	0.15 V _{DD}	V	
D033		OSC1 (HS 模式)	V _{SS}	—	0.3 V _{DD}	V	
D033		OSC1 (XT 和 LP 模式)	V _{SS}	—	0.3	V	
		输入高电压					
D040	V _{IH}	I/O 端口	2.0	—	V _{DD}	V	$4.5 \leq V_{DD} \leq 5.5V$ 其他
D040A		带 TTL 缓冲器	0.25V _{DD} + 0.8V	—	V _{DD}	V	
D041		带施密特触发缓冲器	0.85V _{DD}	—	V _{DD}	V	对于整个 V _{DD} 范围
D042		MCLR 和 T0CKI	0.85V _{DD}	—	V _{DD}	V	
D042A		OSC1 (EXTRC 模式) 和 EC ⁽¹⁾	0.85V _{DD}	—	V _{DD}	V	
D042A		OSC1 (HS 模式)	0.7V _{DD}	—	V _{DD}	V	
D043		OSC1 (XT 和 LP 模式)	1.6	—	V _{DD}	V	
D070	IPUR	PORTB 弱上拉电流⁽⁴⁾	50	250	400	μA	V _{DD} = 5V, V _{PIN} = V _{SS}
		输入泄漏电流⁽²⁾					
D060	I _{IL}	I/O 端口	—	—	±1	μA	V _{SS} ≤ V _{PIN} ≤ V _{DD} , 引脚处于高阻态
D061		RB3/MCLR ⁽³⁾	—	±0.7	±5	μA	V _{SS} ≤ V _{PIN} ≤ V _{DD}
D063		OSC1	—	—	±5	μA	V _{SS} ≤ V _{PIN} ≤ V _{DD} , XT、HS 和 LP 振荡器配置
		输出低电压					
D080	D083	I/O 端口	—	—	0.6	V	I _{OL} = 8.5 mA, V _{DD} = 4.5V, -40°C 至 $+85^{\circ}\text{C}$
		CLKOUT	—	—	0.6	V	I _{OL} = 1.6 mA, V _{DD} = 4.5V, -40°C 至 $+85^{\circ}\text{C}$
		输出高电压					
D090	D092	I/O 端口 ⁽²⁾	V _{DD} - 0.7	—	—	V	I _{OH} = -3.0 mA, V _{DD} = 4.5V, -40°C 至 $+85^{\circ}\text{C}$
		CLKOUT	V _{DD} - 0.7	—	—	V	I _{OH} = -1.3 mA, V _{DD} = 4.5V, -40°C 至 $+85^{\circ}\text{C}$
		输出引脚上的容性负载规范					
D100		OSC2 引脚	—	—	15	pF	当外部时钟用于驱动 OSC1 时处于 XT、HS 和 LP 模式下。
D101		所有 I/O 引脚和 OSC2	—	—	50	pF	

† 除非另外声明, 否则“典型值”栏中的数据均为 5V 和 25°C 条件下的值。这些参数仅供设计参考, 未经测试。

- 注 1: 在 EXTRC 振荡器配置中, OSC1/CLKIN 引脚被配置为施密特触发器输入。不建议在 RC 模式下使用外部时钟驱动 MCV14A。
- 2: 负电流定义为从引脚输出的电流。
- 3: 当 RB3/MCLR 配置为 RB3, 并且禁止内部上拉功能时, 该规范适用。
- 4: 该规范适用于所有弱上拉器件, 包括 RB3/MCLR 上的弱上拉。无论引脚是配置为带上拉使能的 RB3 还是 MCLR, 列出的电流值都将相同。

表 11-2: 比较器规范

比较器规范	标准工作条件（除非另外声明）					备注
	工作温度 -40°C 至 85°C					
特性	符号	最小值	典型值	最大值	单位	
输入失调电压	VOS	—	± 5.0	± 10	mV	
输入共模电压 *	VCM	0	—	VDD - 1.5	V	
CMRR*	CMRR	55	—	—	db	
响应时间 (1)*	TRT	—	150	400	ns	
比较器模式变为输出有效的时间 *	VIVRF	—	—	10	µs	

* 这些参数为特性值，未经测试。

注 1: 响应时间是在比较器有一个输入端为 (VDD - 1.5)/2，同时另一个输入端从 VSS 跳变到 VDD - 1.5V 时测量的。

表 11-3: 比较器参考电压 (CVREF) 规范

符号	特性	最小值	典型值	最大值	单位	备注
CVRES	分辨率	—	VDD/24*	—	LSb	低电压范围 (VRR = 1)
		—	VDD/32	—	LSb	高电压范围 (VRR = 0)
	绝对精度 (2)	—	—	±1/2*	LSb	低电压范围 (VRR = 1)
		—	—	±1/2*	LSb	高电压范围 (VRR = 0)
单位电阻值 (R)	—	2K*	—	Ω		
稳定时间 (1)	—	—	—	10*	µs	

* 这些参数为特性值，未经测试。

注 1: 稳定时间是在 VRR = 1 且 VR<3:0> 从 0000 跳变到 1111 时测量的。

注 2: 当 VDD < 2.7V 时，不要使用外部参考电压。在这种情况下，参考电压只应与检测到的比较器共模电压一起使用。

MCV14A

表 11-4: A/D 转换器特性

A/D 转换器规范		标准工作条件 (除非另外声明) 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$					条件
参数编号	符号	特性	最小值	典型值 †	最大值	单位	
A01	NR	分辨率	—	—	8	位	
A03	EINL	积分误差	—	—	± 1.5	LSb	$V_{DD} = 5.0\text{V}$
A04	EDNL	微分误差	—	—	$-1 < \text{EDNL} \leq 1.5$	LSb	不会丢失编码至 8 位 $V_{DD} = 5.0\text{V}$
A06	E0FF	失调误差	—	—	± 1.5	LSb	$V_{DD} = 5.0\text{V}$
A07	EGN	增益误差	—	—	± 1.5	LSb	$V_{DD} = 5.0\text{V}$
A10		单调性	—	保证 ⁽¹⁾	—		$V_{SS} \leq V_{AIN} \leq V_{DD}$
A25	VAIN	模拟输入电压	V_{SS}	—	V_{DD}	V	
A30	ZAIN	模拟电压源的建议阻抗	—	—	10	K Ω	

* 这些参数为特性值, 未经测试。

† 除非另外声明, 否则“典型值”栏中的数据均为 5.0V 和 25°C 条件下的值。这些参数仅供设计参考, 未经测试。

注 1: A/D 转换结果不会因输入电压的增加而减小, 并且不会丢失编码。

表 11-5: 上拉电阻范围

V _{DD} (伏特)	温度 (°C)	最小值	典型值	最大值	单位
RB0/RB1					
2.0	-40	73K	105K	186K	Ω
	25	73K	113K	187K	Ω
	85	82K	123K	190K	Ω
	125	86K	132k	190K	Ω
5.5	-40	15K	21K	33K	Ω
	25	15K	22K	34K	Ω
	85	19K	26k	35K	Ω
	125	23K	29K	35K	Ω
RB3					
2.0	-40	63K	81K	96K	Ω
	25	77K	93K	116K	Ω
	85	82K	96k	116K	Ω
	125	86K	100K	119K	Ω
5.5	-40	16K	20k	22K	Ω
	25	16K	21K	23K	Ω
	85	24K	25k	28K	Ω
	125	26K	27K	29K	Ω

大中华地区业务咨询、技术支持联系电话: +86-0755-82543411, E-mail:enroo@enroo.com

11.3 时序参数符号体系和负载条件

时序参数符号采用以下格式之一进行创建：

1. TppS2ppS
2. TppS

T	
F 频率	T 时间


小写字母 (pp) 及其含义：

pp		
2	至	mc MCLR
ck	CLKOUT	osc 振荡器
cy	周期时间	os OSC1
drt	器件复位定时器	t0 T0CKI
io	I/O 端口	wdt 看门狗定时器

大写字母及其含义：

S		
F	下降	P 周期
H	高	R 上升
I	无效 (高阻)	V 有效
L	低	Z 高阻

图 11-3: 负载条件



MCV14A

图 11-4: 外部时钟时序




表 11-6: 外部时钟时序要求

交流特性		标准工作条件（除非另外指定） 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ （工业级） 工作电压 V_{DD} 范围如第 11.1 节“直流特性：MCV14A（工业级）”中所述					
参数编号	符号	特性	最小值	典型值 ⁽¹⁾	最大值	单位	条件
1A	Fosc	外部 CLKIN 频率 ⁽²⁾	DC	—	4	MHz	XT 振荡器模式
			DC	—	20	MHz	HS 振荡器模式
			DC	—	200	kHz	LP 振荡器模式
	振荡器频率 ⁽²⁾	—	—	4	MHz	EXTRC 振荡器模式	
		0.1	—	4	MHz	XT 振荡器模式	
		4	—	20	MHz	HS 振荡器模式	
1	Tosc	外部 CLKIN 周期 ⁽²⁾	250	—	—	ns	XT 振荡器模式
			50	—	—	ns	HS 振荡器模式
			5	—	—	μs	LP 振荡器模式
	振荡器周期 ⁽²⁾	250	—	—	ns	EXTRC 振荡器模式	
		250	—	10,000	ns	XT 振荡器模式	
		50	—	250	ns	HS 振荡器模式	
2	Tcy	指令周期时间	200	4/Fosc	—	ns	
			5	—	—	μs	
			5	—	—	μs	
3	TosL, TosH	时钟输入（OSC1）的低电平或高电平时间	50*	—	—	ns	XT 振荡器
			2*	—	—	μs	LP 振荡器
			10*	—	—	ns	HS 振荡器
4	TosR, TosF	时钟输入（OSC1）的上升或下降时间	—	—	25*	ns	XT 振荡器
			—	—	50*	ns	LP 振荡器
			—	—	15*	ns	HS 振荡器

* 这些参数为特性值，未经测试。

注 1: 除非另外声明，否则“典型值”栏中的数据均为 5V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。

2: 所有规定值均为基于针对特定振荡器类型，器件在标准工作条件下执行代码时的特性数据。超出这些规定的极限值可能导致振荡器运行不稳定和/或电流消耗超出预期值。当使用了外部时钟输入时，所有器件的“最大”周期时间限制为“DC”（无时钟）。

表 11-7: 已校准的内部 RC 频率

交流特性			标准工作条件（除非另外指定） 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ （工业级） 工作电压 V_{DD} 范围如第 11.1 节“直流特性：MCV14A（工业级）”中所述					
参数编号	符号	特性	频率容差	最小值	典型值 †	最大值	单位	条件
F10	Fosc	内部已校准 INTOSC 频率 (1)	$\pm 1\%$	7.92	8.00	8.08	MHz	3.5V, $+25^{\circ}\text{C}$
			$\pm 5\%$	7.60	8.00	8.40	MHz	$2.0\text{V} \leq V_{DD} \leq 5.5\text{V}$ $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ （工业级）

* 这些参数为特性值，未经测试。

† 除非另外声明，否则“典型值”栏中的数据均为 5V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。

注 1: 为了确保振荡器频率容差，必须尽可能靠近器件，在 V_{DD} 和 V_{SS} 之间接去耦电容。建议并联 $0.1\ \mu\text{F}$ 和 $0.01\ \mu\text{F}$ 的电容。

MCV14A

图 11-5: I/O 时序




表 11-8: 时序要求

交流特性		标准工作条件（除非另外指定） 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ （工业级） 工作电压 V_{DD} 范围如第 11.1 节“直流特性：MCV14A（工业级）”中所述				
参数编号	符号	特性	最小值	典型值 ⁽¹⁾	最大值	单位
17	TosH2ioV	OSC1 \uparrow （Q1 周期）到端口输出有效的的时间 ^{(2), (3)}	—	—	100*	ns
18	TosH2ioI	OSC1 \uparrow （Q2 周期）到端口输入无效的时间（I/O 输入保持时间） ⁽²⁾	—	—	—	ns
19	TioV2osH	端口输入有效到 OSC1 \uparrow 的时间（I/O 输入建立时间）	—	—	—	ns
20	TioR	端口输出上升时间 ⁽³⁾	—	10	50**	ns
21	TioF	端口输出下降时间 ⁽³⁾	—	10	58**	ns

图注： TBD = 待定。

* 这些参数为特性值，未经测试。

** 这些参数仅供设计参考，未经测试。

注 1: 除非另外声明，否则“典型值”栏中的数据均为 5V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。

2: 测量在 EXTRC 模式下进行。

3: 负载条件请参见图 11-3。

图 11-6: 复位、看门狗定时器和器件复位定时器时序




表 11-9: 复位、看门狗定时器和器件复位定时器

交流特性		标准工作条件 (除非另外指定) 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工业级) 工作电压 VDD 范围如第 11.1 节“直流特性: MCV14A (工业级)”中所述					
参数编号	符号	特性	最小值	典型值 ⁽¹⁾	最大值	单位	条件
30	TMCL	MCLR 脉冲宽度 (低电平)	2000*	—	—	ns	VDD = 5.0V
31	TWDT	看门狗定时器超时周期 (无预分频器)	9*	18*	30*	ms	VDD = 5.0V (工业级)
32	TDRT	器件复位定时器周期	9*	18*	30*	ms	VDD = 5.0V (工业级)
34	TIOZ	由于 MCLR 为低电平, I/O 为高阻抗	—	—	2000*	ns	

* 这些参数为特性值, 未经测试。

注 1: 除非另外声明, 否则“典型值”栏中的数据均为 5V 和 25°C 条件下的值。这些参数仅供设计参考, 未经测试。

MCV14A

图 11-7: TIMERO 时钟时序




表 11-10: TIMERO 时钟要求

交流特性		标准工作条件 (除非另外指定)						
		工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ (工业级)						
		工作电压 VDD 范围如第 11.1 节 “直流特性: MCV14A (工业级)” 中所述						
参数编号	符号	特性	最小值	典型值 ⁽¹⁾	最大值	单位	条件	
40	TtOH	T0CKI 高电平脉冲宽度	无预分频器	$0.5 T_{CY} + 20^*$	—	—	ns	
			带预分频器	10^*	—	—	ns	
41	TtOL	T0CKI 低电平脉冲宽度	无预分频器	$0.5 T_{CY} + 20^*$	—	—	ns	
			带预分频器	10^*	—	—	ns	
42	TtOP	T0CKI 周期	20 或 $T_{CY} + 40^* N$	—	—	ns	以较大值为准。 N = 预分频值 (1, 2, 4, ..., 256)	

* 这些参数为特性值, 未经测试。

注 1: 除非另外声明, 否则 “典型值” 栏中的数据均为 5V 和 25°C 条件下的值。这些参数仅供设计参考, 未经测试。

表 11-11: 闪存数据存储器写 / 擦除时间

交流特性		标准工作条件（除非另外指定） 工作温度 $-40^{\circ}\text{C} \leq T_A \leq +85^{\circ}\text{C}$ （工业级） 工作电压 V_{DD} 范围如第 11.1 节“直流特性：MCV14A（工业级）”中所述					
参数编号	符号	特性	最小值	典型值 ⁽¹⁾	最大值	单位	条件
43	TDW	闪存数据存储器写周期时间	2	3	4	ms	
44	TDE	闪存数据存储器擦除周期时间	2	3	4	ms	

* 这些参数为特性值，未经测试。

注 1: 除非另外声明，否则“典型值”栏中的数据均为 5V 和 25°C 条件下的值。这些参数仅供设计参考，未经测试。

MCV14A


注:

大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com


12.0 封装信息

12.1 封装标识信息

14 引脚 PDIP (300 mil)




示例



14 引脚 SOIC (3.90 mm)



示例




<p>图注:</p>	<p>XX...X 客户信息 Y 年份代码 (日历年的最后一位数字) YY 年份代码 (日历年的最后两位数字) WW 星期代码 (1月1日的星期代码为“01”) NNN 以字母数字排序的追踪代码 (e3) 雾锡 (Matte Tin, Sn) 的 JEDEC 无铅标志 * 本封装为无铅封装。JEDEC 无铅标志 ((e3)) 标示于此种封装的外包装上。</p>
<p>注:</p>	<p>Microchip 元器件编号如果无法在同一行内完整标注, 将换行标出, 因此会限制表示客户信息的字符数。</p>

* 标准 PIC[®] 器件标识由 Microchip 元器件编号、年份代码、星期代码和追踪代码组成。若 PIC 器件标识超出上述内容, 需支付一定的附加费用。请向当地的 Microchip 销售办事处了解确认。对于 QTP 器件, 任何特殊标记的费用都已包含在 QTP 价格中。

MCV14A

14引脚塑封双列直插式封装（P）——300 mil主体 [PDIP]

注：最新封装图请至<http://www.microchip.com/packaging>查看Microchip封装规范。



	单位	英寸		
		尺寸范围	最小	正常
引脚数	N		14	
引脚间距	e		.100 BSC	
顶端到固定面高度	A	—	—	.210
塑模封装厚度	A2	.115	.130	.195
塑模底面到固定面高度	A1	.015	—	—
肩到肩宽度	E	.290	.310	.325
塑模封装宽度	E1	.240	.250	.280
总长度	D	.735	.750	.775
引脚尖到固定面高度	L	.115	.130	.150
引脚厚度	c	.008	.010	.015
引脚上部宽度	b1	.045	.060	.070
引脚下部宽度	b	.014	.018	.022
总排列间距 §	eB	—	—	.430

注：

1. 引脚1的可见定位功能可能不同，但必须在阴影区域内。
2. § 重要特性。
3. 尺寸D和E1不包括塑模毛边或突起。塑模每侧的毛边或突起不得超过0.010英寸。
4. 尺寸和公差请参见ASME Y14.5M。


BSC：基本尺寸。显示的是没有公差的理论精确值。

Microchip Technology 图号C04-005B

大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

14引脚塑封小外形封装（SL）——窄条，3.90 mm主体 [SOIC]

注：最新封装图请至<http://www.microchip.com/packaging>查看Microchip封装规范。



尺寸范围	单位	毫米		
		最小	正常	最大
引脚数	N	14		
引脚间距	e	1.27 BSC		
总高度	A	—	—	1.75
塑模封装厚度	A2	1.25	—	—
悬空间隙 §	A1	0.10	—	0.25
总宽度	E	6.00 BSC		
塑模封装宽度	E1	3.90 BSC		
总长度	D	8.65 BSC		
斜面（可选）	h	0.25	—	0.50
底脚长度	L	0.40	—	1.27
引脚投影长度	L1	1.04 REF		
底脚倾斜角	φ	0°	—	8°
引脚厚度	c	0.17	—	0.25
引脚宽度	b	0.31	—	0.51
塑模顶部锥度	α	5°	—	15°
塑模底部锥度	β	5°	—	15°

注：

1. 引脚1的可见定位功能可能不同，但必须在阴影区域内。
2. § 重要特性。
3. 尺寸D和E1不包括塑模毛边或突起。塑模每侧的毛边或突起不得超过0.15毫米。
4. 尺寸和公差请参见ASME Y14.5M。

BSC：基本尺寸。显示的是没有公差的理论精确值。

REF：参考尺寸，通常无公差，仅供参考。

Microchip Technology 图号C04-065B

大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

MCV14A

附录 A：版本历史

版本 A（2007 年 11 月）

本文档的初始版本。

索引

A

A/D	
规范	66
ALU	7

B

半进位	7
-----	---

C

CONFIG1 寄存器	36
CPU 的特殊功能	35
程序计数器	17
从休眠状态唤醒	47
存储器构成	11
程序存储器 (MCV14A)	11
闪存数据存储器	19
存储器映射	
MCV14A	11

D

代码保护	35, 48
掉电模式	47
读 - 修改 - 写	27
堆栈	17

F

FSR	18
复位	35

I

I/O 编程注意事项	27
I/O 端口	23
I/O 接口连接	25
ID 存储单元	35, 48
INDF	18

J

寄存器	
CONFIG1 (配置字寄存器 1)	36
特殊功能	12, 13
寄存器文件映射	
MCV14A	12
间接数据寻址	18
进位	7

K

看门狗定时器 (WDT)	35, 45
编程注意事项	45
周期	45
勘误表	3
框图	
MCV14A 的比较器	55
Timer0	29
TMR0/WDT 预分频器	33
看门狗定时器	46
片上复位电路	43

O

Option 寄存器	15
OSCCAL 寄存器	16

P

POR	
PD	47

\overline{TO}	47
器件复位定时器 (DRT)	35, 45
上电复位 (POR)	35

PORTB	23
PORTC	23
配置位	35

Q

Q 周期	10
全零位	7

R

RC 振荡器	38
熔丝。请参见配置位	

S

STATUS 寄存器	7, 14, 49
闪存数据存储器	
代码保护	22
时序参数符号体系和负载条件	67
时序图和规范	68
时钟分配	10

T

Timer0	
Timer0	29
Timer0 (TMR0) 模块	29
TMR0 使用外部时钟	31
TRIS 寄存器	23
特殊功能寄存器	13

W

WWW, 在线支持	3
-----------	---

X

休眠	35, 47
----	--------

Y

预分频器	32
------	----

Z

振荡器类型	
HS	37
LP	37
RC	37
XT	37
振荡器配置	37
振荡器选择	35
指令流 / 流水线	10
指令周期	10
装入 PC	17

MCV14A

注:

大中华地区业务咨询、技术支持联系电话：+86-0755-82543411，E-mail:enroo@enroo.com

产品标识体系

欲订货或获取价格、交货等信息，请与我公司生产厂或各销售办事处联系。

器件编号	X	XX	XXX
器件	温度范围	封装	模式
器件:	MCV14A MCV14AT ⁽¹⁾		
温度范围:	I = -40°C 至 +85°C (工业级)		
封装:	P = 塑封 (PDIP) SL = 14L 小外形, 3.90 mm (SOIC)		
模式:	特殊要求		

示例:

a) MCV14A-I/SN = 工业级温度, SOIC 封装
b) MCV14A-I/P = 工业级温度, PDIP 封装

注 1: T = 卷带式, 仅限 SOIC 封装

大中华地区业务咨询、技术支持联系电话: +86-0755-82543411, E-mail:enroo@enroo.com