



1. 特性

- 基于8051指令流水线结构的8位单片机
- Flash ROM: 64K字节
- RAM: 内部256字节, 外部2816字节
- 类EEPROM: 最大4096字节(代码选项可选)
- 工作电压:
 - $f_{OSC} = 32.768\text{kHz} - 24\text{MHz}$, $V_{DD} = 2.7\text{V} - 5.5\text{V}$
- 振荡器(代码选项):
 - 晶体谐振器: 32.768kHz
 - 晶体谐振器: 2MHz - 16MHz
 - 陶瓷谐振器: 2MHz - 16MHz
 - 内部RC振荡器: 24MHz ($\pm 1\%$) / 128K ($\pm 10\%$)
- 42/30/26个CMOS双向I/O管脚(44脚/32脚/28脚)
- I/O内建上拉电阻(30k Ω)
- 12个大电流驱动I/O口(代码选项可选增强或标准或减弱)
- P0口可减弱拉电流能力(代码选项可选减弱或标准)
- 1个16位定时器/计数器T3
- 3个16位PCA0、PCA1、PCA2各含2个比较/捕捉单元
- 3路12位PWM定时器
- 中断源:
 - 定时器3, PCA0-2
 - 外部中断0-3
 - 外部中断4: 8输入
 - ADC, EUART, SPI
 - PWM, SCM, CRC, TWI, LPD
- SPI接口(主从模式)
- TWI接口(主从模式)
- 内建数字逻辑可配置模块(LCM)
- 3路增强型UART(3V/5V通讯)(自带波特率的uart通讯)
- 15通道12位模数转换器(ADC)
- 内建的低电压复位功能(代码选项)
 - LVR电压1: 4.1V
 - LVR电压2: 3.7V
 - LVR电压3: 2.8V
- 内建CRC校验模块, 校验空间大小可选
- 13档电平可选的低电压检测模块(LPD)
- 支持单线仿真和烧写
- CPU机器周期: 1个振荡周期
- 看门狗定时器(WDT)
- 预热计数器
- 低功耗工作模式:
 - 空闲模式
 - 掉电模式
- Flash型
- 封装:
 - LQFP44
 - LQFP32
 - QFN32
 - SOP28

2. 概述

SH79F6441是一种高速高效率8051可兼容单片机。在同样振荡频率下,较之传统的8051芯片它有着运行更快速的优越特性。

SH79F6441保留了标准8051芯片的大部分特性。这些特性包括内置256字节RAM, 3路UART和外置中断INT0, INT1, INT2, INT3和INT4。此外, SH79F6441还集成了外部2816字节RAM。该单片机还包括适合于程序存储的64 K字节Flash块。


SH79F6441不仅集成了如EUART/TWI/SPI等标准通讯模块, 此外还集成了12位ADC, PWM定时器等模块。

此外, SH79F6441还内建了CRC模块, 且部分数字逻辑端口功能可编程配置。

为了达到高可靠性和低功耗, SH79F6441内建看门狗定时器, 低电压复位功能及系统时钟监控功能。此外SH79F6441还提供了2种低功耗省电模式。




3. 方框图





4. 引脚配置

4.1 44脚LQFP封装




注意:

引脚命名中，写在最外侧的引脚功能具有最高优先级，最内侧的引脚功能具有最低优先级（参见引脚配置图）。当一个引脚被高优先级的功能占用时，即使低优先级功能被允许，也不能作为低优先级功能的引脚。只有当软件禁止引脚的高优先级功能，相应引脚才能被释放作为低优先级端口使用。



4.2 32脚LQFP封装




注意:

引脚命名中，写在最外侧的引脚功能具有最高优先级，最内侧的引脚功能具有最低优先级（参见引脚配置图）。当一个引脚被高优先级的功能占用时，即使低优先级功能被允许，也不能作为低优先级功能的引脚。只有当软件禁止引脚的高优先级功能，相应引脚才能被释放作为低优先级端口使用。



4.3 32脚QFN封装




注意:

引脚命名中，写在最外侧的引脚功能具有最高优先级，最内侧的引脚功能具有最低优先级（参见引脚配置图）。当一个引脚被高优先级的功能占用时，即使低优先级功能被允许，也不能作为低优先级功能的引脚。只有当软件禁止引脚的高优先级功能，相应引脚才能被释放作为低优先级端口使用。



4.4 28脚SOP封装



注意:

引脚命名中，写在最外侧的引脚功能具有最高优先级，最内侧的引脚功能具有最低优先级（参见引脚配置图）。当一个引脚被高优先级的功能占用时，即使低优先级功能被允许，也不能作为低优先级功能的引脚。只有当软件禁止引脚的高优先级功能，相应引脚才能被释放作为低优先级端口使用。



LCM（逻辑功能配置模块）引脚分配表

功能 引脚	UART0		UART1		TWI		PWM0	PWM1	INT2	PCA0		
	RXD0	TXD0	RXD1	TXD1	SCL	SDA	PWM0	PWM1	INT2	POCEX0	POCEX1	ECI0
P0.0	●	●							■			
P0.1	●	●										
P0.2					●	●		●				●
P0.3					●	●					●	
P0.4					●	■				●		
P0.5					■	●				●		●
P0.6	■	●								●		
P0.7	●	■										
P1.0			■	●								
P1.1			●	■								
P1.2												
P1.3												
P1.4												
P1.5												
P1.6									●		●	
P1.7									●		●	
P2.0							●		●			
P2.1					●	●	●					
P2.2					●	●	●					
P2.3							■		●			
P2.4	●	●						■				
P2.5	●	●										
P2.6			●	●							■	●
P2.7			●	●								
P3.0							●			●		■
P3.1							●			●		
P3.2							●		●			
P3.3			●	●					●		●	●
P3.4			●	●					●		●	
P3.5							●			■		●
P3.6										●		
P3.7											●	
P4.0								●				
P4.1								●				
P4.2	●	●						●				
P4.3	●	●						●				
P4.4												●
P4.5			●	●							●	
P4.6			●	●						●		
P4.7								●				
P5.0					●	●						●
P5.1					●	●		●				

注意：

表格中黑色圆点（●）为该引脚的可选配置功能，黑色方块（■）表示复位后默认的逻辑可配置模块（LCM）的功能引脚。黑色方块（■）表示可以通过逻辑可配置模块（LCM）配置到相应的黑色圆点（●）引脚。

LCM的优先级相对于IO引脚其它功能为最低（除IO功能外）。



5. 引脚描述

引脚编号	类型	说明
I/O端口		
P0.0-P0.7	I/O	8位双向I/O端口
P1.0-P1.7	I/O	8位双向I/O端口
P2.0-P2.7	I/O	8位双向I/O端口
P3.0-P3.7	I/O	8位双向I/O端口
P4.0-P4.7	I/O	8位双向I/O端口
P5.0-P5.1	I/O	2位双向I/O端口
定时器		
T3	I	定时器3外部输入
PWM控制器		
PWM0	O	12位PWM定时器输出引脚
PWM1	O	12位PWM定时器输出引脚
PWM2	O	12位PWM定时器输出引脚
EUART		
RXD0/1/2	I	EUART0/1/2数据输入引脚
TXD0/1/2	O	EUART0/1/2数据输出引脚
TWI		
SDA	I/O	TWI数据输入/输出引脚
SCL	I/O	TWI时钟引脚
SPI		
MOSI	I/O	SPI主输出从输入引脚
MISO	I/O	SPI主输入从输出引脚
SCK	I/O	SPI串行时钟引脚
\overline{SS}	I	SPI从设备选择引脚
ADC		
AN0 - AN13	I	ADC输入通道
AVREF	I	ADC外部参考电压引脚
中断&复位&时钟&电源		
INT0 - INT3	I	外部中断0 - 3
INT40 - INT47	I	外部中断40 - 47
\overline{RST}	I	该引脚上保持10 μ s以上的低电平，CPU将复位。由于有内建100k Ω 上拉电阻连接到V _{DD} ，所以仅接一个外部电容即可实现上电复位。
XTAL1	I	谐振器输入
XTAL2	O	谐振器输出
V _{SS}	P	接地
V _{DD}	P	电源 (2.7 - 5.5V)



续上表

PCA控制器		
P0CEX0	I/O	PCA0模块0输入/出引脚
P0CEX1	I/O	PCA0模块1输入/出引脚
ECI0	I	PCA0外部时钟输入
P1CEX0	I/O	PCA1模块0输入/出引脚
P1CEX1	I/O	PCA1模块1输入/出引脚
ECI1	I	PCA1外部时钟输入
P2CEX0	I/O	PCA2模块0输入/出引脚
P2CEX1	I/O	PCA2模块1输入/出引脚
ECI2	I	PCA2外部时钟输入
LPD		
VIN	I	LPD检测电压输入口
单线仿真接口		
SWE (P1.2)	I/O	单线仿真接口。如果芯片 V_{DD} 上电或者下电斜率大于500ms/V，建议接47K~1M电阻到GND或者 V_{DD} ，以增加芯片的稳定性
编程接口		
TDO (P1.2)	O	四线调试接口：测试数据输出
TMS (P1.3)	I	四线调试接口：测试模式选择
TDI (P1.4)	I	四线调试接口：测试数据输入
TCK (P1.5)	I	四线调试接口：测试时钟输入
注意： 当P1.2-1.5作为调试接口时，P1.2-1.5的原有功能被禁止		



6. SFR映像

SH79F6441内置256字节的直接寻址寄存器，包括通用数据存储器 and 特殊功能寄存器（SFR），SH79F6441的SFR有以下几种：

CPU内核寄存器:	ACC, B, PSW, SP, DPL, DPH
CPU内核增强寄存器:	AUXC, DPL1, DPH1, INSCON, XPAGE
电源时钟控制寄存器:	PCON, SUSLO
Flash寄存器:	IB_OFFSET, IB_DATA, IB_CON1, IB_CON2, IB_CON3, IB_CON4, IB_CON5, FLASHCON
数据页面控制寄存器:	XPAGE
看门狗定时器寄存器:	RSTSTAT
系统时钟控制寄存器:	CLKCON
中断寄存器:	IEN0, IEN1, IEN2, IENC, IPH0, IPL0, IPH1, IPL1, EXF0, EXF1, EXCON, TCON
I/O口寄存器:	P0, P1, P2, P3, P4, P5, P0CR, P1CR, P2CR, P3CR, P4CR, P5CR, P0PCR, P1PCR, P2PCR, P3PCR, P4PCR, P5PCR, PIMS0, PIMS1, PIMS2
定时器寄存器:	T3CON, TH3, TL3
PCA寄存器:	PCACON, P0TOPL, P0TOPH, P0CMD, P0CF, P0CPM0, P0CPM1, P0CPL0, P0CPH0, P0CPL1, P0CPH1, P0FORCE P1TOPL, P1TOPH, P1CMD, P1CF, P1CPM0, P1CPM1, P1CPL0, P1CPH0, P1CPL1, P1CPH1, P1FORCE P2TOPL, P2TOPH, P2CMD, P2CF, P2CPM0, P2CPM1, P2CPL0, P2CPH0, P2CPL1, P2CPH1, P2FORCE
EUART寄存器:	PCON, SCON, SBUF, SADEN, SADDR, SBRTL, SBRTH, SFINE, PCON1, SCON1, SBUF1, SADEN1, SADDR1, SBRTL1, SBRTH1, SFINE1, PCON2, SCON2, SBUF2, SADEN2, SADDR2, SBRTL2, SBRTH2, SFINE2
SPI寄存器:	SPCON, SPSTA, SPDAT
TWI寄存器:	TWICON, TWITOUT, TWISTA, TWTFREE, TWIBR, TWIADR, TWIDAT, TWIAMR
ADC寄存器:	ADCON1, ADCON2, ADT, ADCH1, ADCH2, ADDXL, ADDXH, SEQCON, SEQCHX
LCM寄存器:	UART0CR, UART1CR, TWICR, PWMCR, CEXCR, ECICR
PWM寄存器:	PWM0CON, PWM1CON, PWM2CON, PWM0PL, PWM0PH, PWM0DL, PWM0DH, PWM1PL, PWM1PH, PWM1DL, PWM1DH, PWM2PL, PWM2PH, PWM2DL, PWM2DH
LPD寄存器:	LPDCON, LPDSEL
CRC寄存器:	CRCCON, CRCDL, CRCDH, CRCSTAL, CRCSTAH, CRCSTOL, CRCSTOH



SH79F6441

Table 6.1 C51核SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ACC	E0H	累加器	00000000	ACC.7	ACC.6	ACC.5	ACC.4	ACC.3	ACC.2	ACC.1	ACC.0
B	F0H	B寄存器	00000000	B.7	B.6	B.5	B.4	B.3	B.2	B.1	B.0
AUXC	F1H	C寄存器	00000000	C.7	C.6	C.5	C.4	C.3	C.2	C.1	C.0
PSW	D0H	程序状态字	00000000	CY	AC	F0	RS1	RS0	OV	F1	P
SP	81H	堆栈指针	00000111	SP.7	SP.6	SP.5	SP.4	SP.3	SP.2	SP.1	SP.0
DPL	82H	数据指针低位字节	00000000	DPL0.7	DPL0.6	DPL0.5	DPL0.4	DPL0.3	DPL0.2	DPL0.1	DPL0.0
DPH	83H	数据指针高位字节	00000000	DPH0.7	DPH0.6	DPH0.5	DPH0.4	DPH0.3	DPH0.2	DPH0.1	DPH0.0
DPL1	84H	数据指针1低位字节	00000000	DPL1.7	DPL1.6	DPL1.5	DPL1.4	DPL1.3	DPL1.2	DPL1.1	DPL1.0
DPH1	85H	数据指针1高位字节	00000000	DPH1.7	DPH1.6	DPH1.5	DPH1.4	DPH1.3	DPH1.2	DPH1.1	DPH1.0
INSCON	86H	数据指针选择	-0--00-0	-	BKS0	-	-	DIV	MUL	-	DPS

Table 6.2 电源时钟控制SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON	87H	电源控制	00--0000	SMOD	SSTAT	-	-	GF1	GF0	PD	IDL
SUSLO	8EH	电源控制保护字	00000000	SUSLO.7	SUSLO.6	SUSLO.5	SUSLO.4	SUSLO.3	SUSLO.2	SUSLO.1	SUSLO.0



Table 6.3 Flash控制SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_OFF SET	FBH Bank0	可编程flash低位字节偏移	00000000	IB_OFF SET.7	IB_OFF SET.6	IB_OFF SET.5	IB_OFF SET.4	IB_OFF SET.3	IB_OFF SET.2	IB_OFF SET.1	IB_OFF SET.0
IB_DATA	FCH Bank0	可编程flash数据寄存器	00000000	IB_DATA.7	IB_DATA.6	IB_DATA.5	IB_DATA.4	IB_DATA.3	IB_DATA.2	IB_DATA.1	IB_DATA.0
IB_CON1	F2H Bank0	flash控制寄存器1	00000000	IB_CON1.7	IB_CON1.6	IB_CON1.5	IB_CON1.4	IB_CON1.3	IB_CON1.2	IB_CON1.1	IB_CON1.0
IB_CON2	F3H Bank0	flash控制寄存器2	----0000	-	-	-	-	IB_CON2.3	IB_CON2.2	IB_CON2.1	IB_CON2.0
IB_CON3	F4H Bank0	flash控制寄存器3	----0000	-	-	-	-	IB_CON3.3	IB_CON3.2	IB_CON3.1	IB_CON3.0
IB_CON4	F5H Bank0	flash控制寄存器4	----0000	-	-	-	-	IB_CON4.3	IB_CON4.2	IB_CON4.1	IB_CON4.0
IB_CON5	F6H Bank0	flash控制寄存器5	----0000	-	-	-	-	IB_CON5.3	IB_CON5.2	IB_CON5.1	IB_CON5.0
XPAGE	F7H Bank0	编程用地址选择寄存器	00000000	XPAGE.7	XPAGE.6	XPAGE.5	XPAGE.4	XPAGE.3	XPAGE.2	XPAGE.1	XPAGE.0
FLASHCON	A7H Bank0	flash控制寄存器	-----00	-	-	-	-	-	-	CRC_FAC	FAC

Table 6.4 WDT SFR

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
RSTSTAT	B1H Bank0	看门狗定时器控制寄存器	0-000000*	WDOF	-	PORF	LVRF	CLRF	WDT.2	WDT.1	WDT.0

注意: *表示不同情况的复位决定RSTSTAT寄存器中的复位值, 详见WDT章节

Table 6.5 时钟控制SFR

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CLKCON	B2H Bank0	系统时钟选择	111000X-	32k SPDUP	CLKS1	CLKS0	SCMIF	HFON	FS	AHUM	-

注意: X表示AHUM的复位值不定, 由代码选项OP_AHRV给出, 详见代码选项章节



SH79F6441

Table 6.6 中断SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEN0	A8H Bank0	中断允许控制0	00000000	EA	EADC	ET3	ES0	EPCA1	EX1	EPCA0	EX0
IEN1	A9H Bank0	中断允许控制1	00000000	ESCM	ELPD	EX2	EX3	EX4	EPWM1	EPWM0	ETWI
IEN2	AAH Bank0	中断允许控制2	--000000	-	-	EPCA2	ESPI	EPWM2	ECRC	ES2	ES1
IENC	BAH Bank0	中断通道允许控制	00000000	EXS47	EXS46	EXS45	EXS44	EXS43	EXS42	EXS41	EXS40
IPH0	B4H Bank0	中断优先级控制高位0	00000000	PINTH	PADCH	PT3H	PS0H	PCF1H	PX1H	PCF0H	PX0H
IPL0	B8H Bank0	中断优先级控制低位0	00000000	PINTL	PADCL	PT3L	PS0L	PCF1L	PX1L	PCF0L	PX0L
IPH1	B5H Bank0	中断优先级控制高位1	00000000	PSCMH	PLPDH	PX2H	PX3H	PX4H	PPWM1H	PPWM0H	PTWIH
IPL1	B9H Bank0	中断优先级控制低位1	00000000	PSCML	PLPDL	PX2L	PX3L	PX4L	PPWM1L	PPWM0L	PTWIL
EXF0	E8H Bank0	外部中断寄存器0	00000000	IT4.1	IT4.0	IT3.1	IT3.0	IT2.1	IT2.0	IE3	IE2
EXF1	D8H Bank0	外部中断寄存器1	00000000	IF47	IF46	IF45	IF44	IF43	IF42	IF41	IF40
EXCON	8BH Bank0	外部中断采样控制	00000000	I1PS1	I1PS0	I1SN1	I1SN0	I0PS1	I0PS0	I0SN1	I0SN0
TCON	88H Bank0	外部中断0/1控制模式寄存器	----0000	-	-	-	-	IE1	IT1	IE0	IT0

Table 6.7 TWI SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWICON	C8H Bank0	TWI控制寄存器	00000000	TOUT	ENTWI	STA	STO	TWINT	AA	TFREE	EFREE
TWISTA	D1H Bank0	TWI状态寄存器	11111000	TWISTA.7	TWISTA.6	TWISTA.5	TWISTA.4	TWISTA.3	CR.1	CR.0	ETOT
TWIBR	8AH Bank0	TWI比特率寄存器	00000000	TWIBR.7	TWIBR.6	TWIBR.5	TWIBR.4	TWIBR.3	TWIBR.2	TWIBR.1	TWIBR.0
TWITOUT	E6H Bank0	TWI总线超时计数寄存器	00----0-	CNT1	CNT0	-	-	-	-	TWIPCR	-
TWIDAT	8DH Bank0	TWI数据寄存器	00000000	TWIDAT.7	TWIDAT.6	TWIDAT.5	TWIDAT.4	TWIDAT.3	TWIDAT.2	TWIDAT.1	TWIDAT.0
TWIADR	8CH Bank0	TWI地址寄存器	00000000	TWA.6	TWA.5	TWA.4	TWA.3	TWA.2	TWA.1	TWA.0	GC
TWIAMR	8FH Bank0	TWI地址屏蔽寄存器	0000000-	TWIAMR.7	TWIAMR.6	TWIAMR.5	TWIAMR.4	TWIAMR.3	TWIAMR.2	TWIAMR.1	-
TWTFREE	89H Bank0	TWI高电平超时计数寄存器	00000000	TWTFREE.7	TWTFREE.6	TWTFREE.5	TWTFREE.4	TWTFREE.3	TWTFREE.2	TWTFREE.1	TWTFREE.0



SH79F6441

Table 6.8 端口SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0	80H Bank0	8位端口0	00000000	P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0
P1	90H Bank0	8位端口1	00000000	P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0
P2	A0H Bank0	8位端口2	00000000	P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0
P3	B0H Bank0	8位端口3	00000000	P3.7	P3.6	P3.5	P3.4	P3.3	P3.2	P3.1	P3.0
P4	C0H Bank0	8位端口4	00000000	P4.7	P4.6	P4.5	P4.4	P4.3	P4.2	P4.1	P4.0
P5	80H Bank1	2位端口5	-----00	-	-	-	-	-	-	P5.1	P5.0
P0CR	E1H Bank0	端口0输入/输出方向控制	00000000	P0CR.7	P0CR.6	P0CR.5	P0CR.4	P0CR.3	P0CR.2	P0CR.1	P0CR.0
P1CR	E2H Bank0	端口1输入/输出方向控制	00000000	P1CR.7	P1CR.6	P1CR.5	P1CR.4	P1CR.3	P1CR.2	P1CR.1	P1CR.0
P2CR	E3H Bank0	端口2输入/输出方向控制	00000000	P2CR.7	P2CR.6	P2CR.5	P2CR.4	P2CR.3	P2CR.2	P2CR.1	P2CR.0
P3CR	E4H Bank0	端口3输入/输出方向控制	00000000	P3CR.7	P3CR.6	P3CR.5	P3CR.4	P3CR.3	P3CR.2	P3CR.1	P3CR.0
P4CR	E5H Bank0	端口4输入/输出方向控制	00000000	P4CR.7	P4CR.6	P4CR.5	P4CR.4	P4CR.3	P4CR.2	P4CR.1	P4CR.0
P5CR	8AH Bank1	端口5输入/输出方向控制	-----00	-	-	-	-	-	-	P5CR.1	P5CR.0
P0PCR	E9H Bank0	端口0内部上拉允许	00000000	P0PCR.7	P0PCR.6	P0PCR.5	P0PCR.4	P0PCR.3	P0PCR.2	P0PCR.1	P0PCR.0
P1PCR	EAH Bank0	端口1内部上拉允许	00000000	P1PCR.7	P1PCR.6	P1PCR.5	P1PCR.4	P1PCR.3	P1PCR.2	P1PCR.1	P1PCR.0
P2PCR	EBH Bank0	端口2内部上拉允许	00000000	P2PCR.7	P2PCR.6	P2PCR.5	P2PCR.4	P2PCR.3	P2PCR.2	P2PCR.1	P2PCR.0
P3PCR	ECH Bank0	端口3内部上拉允许	00000000	P3PCR.7	P3PCR.6	P3PCR.5	P3PCR.4	P3PCR.3	P3PCR.2	P3PCR.1	P3PCR.0
P4PCR	EDH Bank0	端口4内部上拉允许	00000000	P4PCR.7	P4PCR.6	P4PCR.5	P4PCR.4	P4PCR.3	P4PCR.2	P4PCR.1	P4PCR.0
P5PCR	8BH Bank1	端口5内部上拉允许	-----00	-	-	-	-	-	-	P5PCR.1	P5PCR.0
PIMS0	D2H Bank0	端口输入模式选择	00000000	P07S	P06S	P01S	P00S	P22S	P21S	P11S	P10S
PIMS1	D9H Bank0	端口输入模式选择	00000000	P27S	P26S	P25S	P24S	P43S	P42S	P34S	P33S
PIMS2	DBH Bank0	端口输入模式选择	-----00	-	-	-	-	-	-	P46S	P45S



SH79F6441

Table 6.9 定时器SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
T3CON	88H Bank1	定时器/计数器3控制寄存器	0-00-000	TF3	-	T3PS.1	T3PS.0	-	TR3	T3CLKS.1	T3CLKS.0
TL3	8CH Bank1	定时器/计数器3低位字节	00000000	TL3.7	TL3.6	TL3.5	TL3.4	TL3.3	TL3.2	TL3.1	TL3.0
TH3	8DH Bank1	定时器/计数器3高位字节	00000000	TH3.7	TH3.6	TH3.5	TH3.4	TH3.3	TH3.2	TH3.1	TH3.0

Table 6.10 EUART SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON	87H Bank0	电源和串行控制	00--0000	SMOD	SSTAT	-	-	GF1	GF0	PD	IDL
SCON	98H Bank0	EUART0串行控制	00000000	SM0/FE	SM1/RXOV	SM2/TXCOL	REN	TB8	RB8	TI	RI
SBUF	99H Bank0	EUART0串行数据缓冲器	00000000	SBUF.7	SBUF.6	SBUF.5	SBUF.4	SBUF.3	SBUF.2	SBUF.1	SBUF.0
SADEN	9BH Bank0	EUART0从属地址掩码	00000000	SADEN.7	SADEN.6	SADEN.5	SADEN.4	SADEN.3	SADEN.2	SADEN.1	SADEN.0
SADDR	9AH Bank0	EUART0从属地址	00000000	SADDR.7	SADDR.6	SADDR.5	SADDR.4	SADDR.3	SADDR.2	SADDR.1	SADDR.0
SBRTH	9DH Bank0	EUART0波特率发生器高位	00000000	SBRTEN	SBRT.14	SBRT.13	SBRT.12	SBRT.11	SBRT.10	SBRT.9	SBRT.8
SBRTL	9CH Bank0	EUART0波特率发生器低位	00000000	SBRT.7	SBRT.6	SBRT.5	SBRT.4	SBRT.3	SBRT.2	SBRT.1	SBRT.0
SFINE	9EH Bank0	EUART0波特率发生器微调	----0000	-	-	-	-	BFINE.3	BFINE.2	BFINE.1	BFINE.0
SCON1	A0H Bank1	EUART1串行控制	00000000	SM10/FE1	SM11/ RXOV1	SM12/ TXCOL1	REN1	TB18	RB18	TI1	RI1
SBUF1	A1H Bank1	EUART1串行数据缓冲器	00000000	SBUF1.7	SBUF1.6	SBUF1.5	SBUF1.4	SBUF1.3	SBUF1.2	SBUF1.1	SBUF1.0
SADEN1	A3H Bank1	EUART1从属地址掩码	00000000	SADEN1.7	SADEN1.6	SADEN1.5	SADEN1.4	SADEN1.3	SADEN1.2	SADEN1.1	SADEN1.0
SADDR1	A2H Bank1	EUART1从属地址	00000000	SADDR1.7	SADDR1.6	SADDR1.5	SADDR1.4	SADDR1.3	SADDR1.2	SADDR1.1	SADDR1.0
SBRTH1	A5H Bank1	EUART1波特率发生器高位	00000000	SBRTEN1	SBRT1.14	SBRT1.13	SBRT1.12	SBRT1.11	SBRT1.10	SBRT1.9	SBRT1.8



SH79F6441

续上表

SBRTL1	A4H Bank1	EUART1波特率发生器低位	00000000	SBRT1.7	SBRT1.6	SBRT1.5	SBRT1.4	SBRT1.3	SBRT1.2	SBRT1.1	SBRT1.0
SFINE1	A6H Bank1	EUART1波特率发生器微调	----0000	-	-	-	-	BFINE1.3	BFINE1.2	BFINE1.1	BFINE1.0
PCON1	A7H Bank1	串行控制寄存器1	00-----	SMOD1	SSTAT1	-	-	-	-	-	-
SCON2	90H Bank1	EUART2串行控制	00000000	SM20/FE2	SM21/ RXOV2	SM22/ TXCOL2	REN2	TB28	RB28	TI2	RI2
SBUF2	91H Bank1	EUART2串行数据缓冲器	00000000	SBUF2.7	SBUF2.6	SBUF2.5	SBUF2.4	SBUF2.3	SBUF2.2	SBUF2.1	SBUF2.0
SADEN2	93H Bank1	EUART2从属地址掩码	00000000	SADEN2.7	SADEN2.6	SADEN2.5	SADEN2.4	SADEN2.3	SADEN2.2	SADEN2.1	SADEN2.0
SADDR2	92H Bank1	EUART2从属地址	00000000	SADDR2.7	SADDR2.6	SADDR2.5	SADDR2.4	SADDR2.3	SADDR2.2	SADDR2.1	SADDR2.0
SBRTH2	95H Bank1	EUART2波特率发生器高位	00000000	SBRTEN2	SBRT2.14	SBRT2.13	SBRT2.12	SBRT2.11	SBRT2.10	SBRT2.9	SBRT2.8
SBRTL2	94H Bank1	EUART2波特率发生器低位	00000000	SBRT2.7	SBRT2.6	SBRT2.5	SBRT2.4	SBRT2.3	SBRT2.2	SBRT2.1	SBRT2.0
SFINE2	96H Bank1	EUART2波特率发生器微调	----0000	-	-	-	-	BFINE2.3	BFINE2.2	BFINE2.1	BFINE2.0
PCON2	97H Bank1	串行控制寄存器2	00-----	SMOD2	SSTAT2	-	-	-	-	-	-

Table 6.11 SPI SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SPCON	A2H Bank0	SPI控制寄存器	00000000	DIR	MSTR	CPHA	CPOL	SSDIS	SPR2	SPR1	SPR0
SPSTA	F8H Bank0	SPI状态寄存器	00000---	SPEN	SPIF	MODF	WCOL	RXOV	-	-	-
SPDAT	A3H Bank0	SPI数据寄存器	00000000	SPDAT7	SPDAT6	SPDAT5	SPDAT4	SPDAT3	SPDAT2	SPDAT1	SPDAT0



SH79F6441

Table 6.12 ADC SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCON1	93H Bank0	ADC控制1	00000000	ADON	ADCIF	REFC	XTRGEN	PCA TRGEN	PWM TRGEN	TIM TRGEN	GO/DONE
ADCON2	92H Bank0	ADC控制2	0000-000	VBG	GRP2	GRP1	GRP0	-	TGAP2	TGAP1	TGAP0
SEQCON	91H Bank0	映射控制寄存器	0----000	ALR	-	-	-	-	REG2	REG1	REG0
SEQCHX	9FH Bank0	ADC通道寄存器	----0000	-	-	-	-	SEQx3	SEQx2	SEQx1	SEQx0
ADCH1	95H Bank0	ADC通道配置	00000000	CH7	CH6	CH5	CH4	CH3	CH2	CH1	CH0
ADCH2	A6H Bank0	ADC通道配置	--000000	-	-	CH13	CH12	CH11	CH10	CH9	CH8
ADDXL	96H Bank0	ADC数据低位字节	0000----	A3	A2	A1	A0	-	-	-	-
ADDXH	97H Bank0	ADC数据高位字节	00000000	A11	A10	A9	A8	A7	A6	A5	A4
ADT	94H Bank0	ADC时间配置	00000000	TADC3	TADC2	TADC1	TADC0	TS3	TS2	TS1	TS0

Table 6.13 PWM SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM0CON	C7H Bank0	PWM0控制寄存器	00000000	PWM0EN	PWM0S	PWM0CK2	PWM0CK1	PWM0CK0	PWM0IE	PWM0IF	PWM0SS
PWM1CON	B6H Bank0	PWM1控制寄存器	00000000	PWM1EN	PWM1S	PWM1CK2	PWM1CK1	PWM1CK0	PWM1IE	PWM1IF	PWM1SS
PWM2CON	B7H Bank0	PWM2控制寄存器	00000000	PWM2EN	PWM2S	PWM2CK2	PWM2CK1	PWM2CK0	PWM2IE	PWM2IF	PWM2SS
PWM0PH	CDH Bank0	12位PWM0周期控制低位	----0000	-	-	-	-	PWM0P.11	PWM0P.10	PWM0P.9	PWM0P.8
PWM0PL	CCH Bank0	12位PWM0周期控制高位	00000000	PWM0P.7	PWM0P.6	PWM0P.5	PWM0P.4	PWM0P.3	PWM0P.2	PWM0P.1	PWM0P.0
PWM1PH	AFH Bank0	12位PWM1周期控制高位	----0000	-	-	-	-	PWM1P.11	PWM1P.10	PWM1P.9	PWM1P.8
PWM1PL	AEH Bank0	12位PWM1周期控制低位	00000000	PWM1P.7	PWM1P.6	PWM1P.5	PWM1P.4	PWM1P.3	PWM1P.2	PWM1P.1	PWM1P.0
PWM2PH	BDH Bank0	12位PWM2周期控制高位	----0000	-	-	-	-	PWM2P.11	PWM2P.10	PWM2P.9	PWM2P.8
PWM2PL	BCH Bank0	12位PWM2周期控制低位	00000000	PWM2P.7	PWM2P.6	PWM2P.5	PWM2P.4	PWM2P.3	PWM2P.2	PWM2P.1	PWM2P.0



SH79F6441

续上表

PWM0DH	CFH Bank0	12位PWM0占空比控制高位	----0000	-	-	-	-	PWM0D.11	PWM0D.10	PWM0D.9	PWM0D.8
PWM0DL	CEH Bank0	12位PWM0占空比控制低位	00000000	PWM0D.7	PWM0D.6	PWM0D.5	PWM0D.4	PWM0D.3	PWM0D.2	PWM0D.1	PWM0D.0
PWM1DH	A5H Bank0	12位PWM1占空比控制高位	----0000	-	-	-	-	PWM1D.11	PWM1D.10	PWM1D.9	PWM1D.8
PWM1DL	A4H Bank0	12位PWM1占空比控制低位	00000000	PWM1D.7	PWM1D.6	PWM1D.5	PWM1D.4	PWM1D.3	PWM1D.2	PWM1D.1	PWM1D.0
PWM2DH	BFH Bank0	12位PWM2占空比控制高位	----0000	-	-	-	-	PWM2D.11	PWM2D.10	PWM2D.9	PWM2D.8
PWM2DL	BEH Bank0	12位PWM2占空比控制低位	00000000	PWM2D.7	PWM2D.6	PWM2D.5	PWM2D.4	PWM2D.3	PWM2D.2	PWM2D.1	PWM2D.0

Table 6.14 PCA SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CF	98H Bank1	PCA0标志寄存器	0-----00	CF0	-	-	-	-	-	P0CCF1	P0CCF0
P0CMD	99H Bank1	PCA0方式寄存器	00---000	ECF0	P0SDEN	-	-	-	P0CPS2	P0CPS1	P0CPS0
P0CPM0	9AH Bank1	PCA0模块0捕捉/比较寄存器	00000000	P0SMP0	P0SMN0	P0FSP0	P0FSN0	P0ECOM0	P0TCP0	P0MAT0	P0ECCF0
P0CPM1	9BH Bank1	PCA0模块1捕捉/比较寄存器	00000000	P0SMP1	P0SMN1	P0FSP1	P0FSN1	P0ECOM1	P0TCP1	P0MAT1	P0ECCF1
P0TOPL	9EH Bank1	PCA0 计数最大值低位字节	11111111	P0TOPL.7	P0TOPL.6	P0TOPL.5	P0TOPL.4	P0TOPL.3	P0TOPL.2	P0TOPL.1	P0TOPL.0
P0TOPH	9FH Bank1	PCA0 计数最大值高位字节	11111111	P0TOPH.7	P0TOPH.6	P0TOPH.5	P0TOPH.4	P0TOPH.3	P0TOPH.2	P0TOPH.1	P0TOPH.0
P0CPL0	9CH Bank1	PCA0模块0比较捕捉寄存器低位字节	00000000	P0CPL0.7	P0CPL0.6	P0CPL0.5	P0CPL0.4	P0CPL0.3	P0CPL0.2	P0CPL0.1	P0CPL0.0
P0CPH0	9DH Bank1	PCA0模块0比较捕捉寄存器高位字节	00000000	P0CPH0.7	P0CPH0.6	P0CPH0.5	P0CPH0.4	P0CPH0.3	P0CPH0.2	P0CPH0.1	P0CPH0.0
P0CPL1	D4H Bank1	PCA0模块1比较捕捉寄存器低位字节	00000000	P0CPL1.7	P0CPL1.6	P0CPL1.5	P0CPL1.4	P0CPL1.3	P0CPL1.2	P0CPL1.1	P0CPL1.0
P0CPH1	D5H Bank1	PCA0模块1比较捕捉寄存器高位字节	00000000	P0CPH1.7	P0CPH1.6	P0CPH1.5	P0CPH1.4	P0CPH1.3	P0CPH1.2	P0CPH1.1	P0CPH1.0
P1CF	C0H Bank1	PCA1标志寄存器	0-----00	CF1	-	-	-	-	-	P1CCF1	P1CCF0
P1CMD	C1H Bank1	PCA1方式寄存器	00---000	ECF1	P1SDEN	-	-	-	P1CPS2	P1CPS1	P1CPS0
P1CPM0	C2H Bank1	PCA1模块0捕捉/比较寄存器	00000000	P1SMP0	P1SMN0	P1FSP0	P1FSN0	P1ECOM0	P1TCP0	P1MAT0	P1ECCF0



SH79F6441

续上表

P1CPM1	C3H Bank1	PCA1模块1捕捉/比较寄存器	00000000	P1SMP1	P1SMN1	P1FSP1	P1FSN1	P1ECOM1	P1TCP1	P1MAT1	P1ECCF1
P1TOPL	C6H Bank1	PCA1 计数最大值低位字节	11111111	P1TOPL.7	P1TOPL.6	P1TOPL.5	P1TOPL.4	P1TOPL.3	P1TOPL.2	P1TOPL.1	P1TOPL.0
P1TOPH	C7H Bank1	PCA1 计数最大值高位字节	11111111	P1TOPH.7	P1TOPH.6	P1TOPH.5	P1TOPH.4	P1TOPH.3	P1TOPH.2	P1TOPH.1	P1TOPH.0
P1CPL0	C4H Bank1	PCA1模块0比较捕捉寄存器低位字节	00000000	P1CPL0.7	P1CPL0.6	P1CPL0.5	P1CPL0.4	P1CPL0.3	P1CPL0.2	P1CPL0.1	P1CPL0.0
P1CPH0	C5H Bank1	PCA1模块0比较捕捉寄存器高位字节	00000000	P1CPH0.7	P1CPH0.6	P1CPH0.5	P1CPH0.4	P1CPH0.3	P1CPH0.2	P1CPH0.1	P1CPH0.0
P1CPL1	E4H Bank1	PCA1模块1比较捕捉寄存器低位字节	00000000	P1CPL1.7	P1CPL1.6	P1CPL1.5	P1CPL1.4	P1CPL1.3	P1CPL1.2	P1CPL1.1	P1CPL1.0
P1CPH1	E5H Bank1	PCA1模块1比较捕捉寄存器高位字节	00000000	P1CPH1.7	P1CPH1.6	P1CPH1.5	P1CPH1.4	P1CPH1.3	P1CPH1.2	P1CPH1.1	P1CPH1.0
P2CF	C8H Bank1	PCA2标志寄存器	0----00	CF2	-	-	-	-	-	P2CCF1	P2CCF0
P2CMD	C9H Bank1	PCA2方式寄存器	00--000	ECF2	P2SDEN	-	-	-	P2CPS2	P2CPS1	P2CPS0
P2CPM0	CAH Bank1	PCA2模块0捕捉/比较寄存器	00000000	P2SMP0	P2SMN0	P2FSP0	P2FSN0	P2ECOM0	P2TCP0	P2MAT0	P2ECCF0
P2CPM1	CBH Bank1	PCA2模块1捕捉/比较寄存器	00000000	P2SMP1	P2SMN1	P2FSP1	P2FSN1	P2ECOM1	P2TCP1	P2MAT1	P2ECCF1
P2TOPL	CEH Bank1	PCA2 计数最大值低位字节	11111111	P2TOPL.7	P2TOPL.6	P2TOPL.5	P2TOPL.4	P2TOPL.3	P2TOPL.2	P2TOPL.1	P2TOPL.0
P2TOPH	CFH Bank1	PCA2 计数最大值高位字节	11111111	P2TOPH.7	P2TOPH.6	P2TOPH.5	P2TOPH.4	P2TOPH.3	P2TOPH.2	P2TOPH.1	P2TOPH.0
P2CPL0	CCH Bank1	PCA2模块0比较捕捉寄存器低位字节	00000000	P2CPL0.7	P2CPL0.6	P2CPL0.5	P2CPL0.4	P2CPL0.3	P2CPL0.2	P2CPL0.1	P2CPL0.0
P2CPH0	CDH Bank1	PCA2模块0比较捕捉寄存器高位字节	00000000	P2CPH0.7	P2CPH0.6	P2CPH0.5	P2CPH0.4	P2CPH0.3	P2CPH0.2	P2CPH0.1	P2CPH0.0
P2CPL1	F4H Bank1	PCA2模块1比较捕捉寄存器低位字节	00000000	P2CPL1.7	P2CPL1.6	P2CPL1.5	P2CPL1.4	P2CPL1.3	P2CPL1.2	P2CPL1.1	P2CPL1.0
P2CPH1	F5H Bank1	PCA2模块1比较捕捉寄存器高位字节	00000000	P2CPH1.7	P2CPH1.6	P2CPH1.5	P2CPH1.4	P2CPH1.3	P2CPH1.2	P2CPH1.1	P2CPH1.0
PCACON	D8H Bank1	PCA使能寄存器	----000	-	-	-	-	-	PR2	PR1	PR0
P0FORCE	DCH Bank1	PCA0强制输出控制寄存器	--00-00	-	-	P0OSC1	P0OSC0	-	-	P0FCO1	P0FCO0
P1FORCE	ECH Bank1	PCA1强制输出控制寄存器	--00-00	-	-	P1OSC1	P1OSC0	-	-	P1FCO1	P1FCO0
P2FORCE	FCH Bank1	PCA2强制输出控制寄存器	--00-00	-	-	P2OSC1	P2OSC0	-	-	P2FCO1	P2FCO0



SH79F6441

Table 6.15 LPD SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
LPDCON	B3H Bank0	LPD控制	0000---	LPDEN	LPDF	LPDV	LPDIF	LPDMD	-	-	-
LPDSEL	BBH Bank0	LPD检测档位寄存器	----0000	-	-	-	-	LPDS3	LPDS2	LPDS1	LPDS0

Table 6.16 CRC SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CRCCON	C1H Bank0	CRC校验控制	00-----	CRC_GO	CRCIF	-	-	-	-	-	-
CRCDL	C2H Bank0	CRC校验结果低位	00000000	CRCD7	CRCD6	CRCD5	CRCD4	CRCD3	CRCD2	CRCD1	CRCD0
CRCDH	C3H Bank0	CRC校验结果高位	00000000	CRCD15	CRCD14	CRCD13	CRCD12	CRCD11	CRCD10	CRCD9	CRCD8
CRCSTAL	D4H Bank0	CRC起始地址寄存器	00000000	CRCSTA.7	CRCSTA.6	CRCSTA.5	CRCSTA.4	CRCSTA.3	CRCSTA.2	CRCSTA.1	CRCSTA.0
CRCSTAH	D5H Bank0	CRC起始地址寄存器	00000000	CRCSTA.15	CRCSTA.14	CRCSTA.13	CRCSTA.12	CRCSTA.11	CRCSTA.10	CRCSTA.9	CRCSTA.8
CRCSTOL	DCH Bank0	CRC结束地址寄存器	00000000	CRCSTO.7	CRCSTO.6	CRCSTO.5	CRCSTO.4	CRCSTO.3	CRCSTO.2	CRCSTO.1	CRCSTO.0
CRCSTOH	DDH Bank0	CRC结束地址寄存器	00000000	CRCSTO.15	CRCSTO.14	CRCSTO.13	CRCSTO.12	CRCSTO.11	CRCSTO.10	CRCSTO.9	CRCSTO.8

Table 6.17 LCM SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
UART0CR	C4H Bank0	TXD0&RXD0引脚配置寄存器	-011-010	-	TX0CR2	TX0CR1	TX0CR0	-	RX0CR2	RX0CR1	RX0CR0
UART1CR	C5H Bank0	TXD1&RXD1引脚配置寄存器	-001-000	-	TX1CR2	TX1CR1	TX1CR0	-	RX1CR2	RX1CR1	RX1CR0
TWICR	C6H Bank0	SCK&SDA引脚配置寄存器	-011-010	-	SCKCR2	SCKCR1	SCKCR0	-	SDACR2	SDACR1	SDACR0
PWMCR	CAH Bank0	PWM0&PWM1引脚配置寄存器	-001-011	-	PW1CR2	PW1CR1	PW1CR0	-	PW0CR2	PW0CR1	PW0CR0
CEXCR	CBH Bank0	P0CEX1&P0CEX0引脚配置寄存器	-011-101	-	CE1CR2	CE1CR1	CE1CR0	-	CE0CR2	CE0CR1	CE0CR0
ECICR	C9H Bank0	ECI0&INT2引脚配置寄存器	-000-011	-	INT2CR2	INT2CR1	INT2CR0	-	ECICR2	ECICR1	ECICR0

注意：-：保留位。



SFR映像图

Bank0

	可位寻址	不可位寻址							
	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F	
F8H	SPSTA	-	-	IB_OFFSET	IB_DATA	-	-	-	FFH
F0H	B	AUXC	IB_CON1	IB_CON2	IB_CON3	IB_CON4	IB_CON5	XPAGE	F7H
E8H	EXF0	P0PCR	P1PCR	P2PCR	P3PCR	P4PCR	-	-	EFH
E0H	ACC	P0CR	P1CR	P2CR	P3CR	P4CR	TWITOUT	-	E7H
D8H	EXF1	PIMS1	-	PIMS2	CRCSTOL	CRCSTOH	-	-	DFH
D0H	PSW	TWISTA	PIMS0	-	CRCSTAL	CRCSTAH	-	-	D7H
C8H	TWICON	ECICR	PWMCR	CEXCR	PWM0PL	PWM0PH	PWM0DL	PWM0DH	CFH
C0H	P4	CRCCON	CRCDL	CRCDH	UART0CR	UART1CR	TWICR	PWM0CON	C7H
B8H	IPL0	IPL1	IENC	LPDSEL	PWM2PL	PWM2PH	PWM2DL	PWM2DH	BFH
B0H	P3	RSTSTAT	CLKCON	LPDCON	IPH0	IPH1	PWM1CON	PWM2CON	B7H
A8H	IEN0	IEN1	IEN2	-	-	-	PWM1PL	PWM1PH	AFH
A0H	P2	-	SPCON	SPDAT	PWM1DL	PWM1DH	ADCH2	FLASHCON	A7H
98H	SCON	SBUF	SADDR	SADEN	SBRTL	SBRTH	SFINE	SEQCHX	9FH
90H	P1	SEQCON	ADCON2	ADCON1	ADT	ADCH1	ADDXL	ADDXH	97H
88H	TCON	TWTFREE	TWIBR	EXCON	TWIADR	TWIDAT	SUSLO	TWIAMR	8FH
80H	P0	SP	DPL	DPH	DPL1	DPH1	INSCON	PCON	87H
	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F	

Bank1

	可位寻址	不可位寻址							
	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F	
F8H	-	-	-	-	P2FORCE	-	-	-	FFH
F0H	B	AUXC	-	-	P2CPL1	P2CPH1	-	XPAGE	F7H
E8H	-	-	-	-	P1FORCE	-	-	-	EFH
E0H	ACC	-	-	-	P1CPL1	P1CPH1	-	-	E7H
D8H	PCACON	-	-	-	P0FORCE	-	-	-	DFH
D0H	PSW	-	-	-	P0CPL1	P0CPH1	-	-	D7H
C8H	P2CF	P2CMD	P2CPM0	P2CPM1	P2CPL0	P2CPH0	P2TOPL	P2TOPH	CFH
C0H	P1CF	P1CMD	P1CPM0	P1CPM1	P1CPL0	P1CPH0	P1TOPL	P1TOPH	C7H
B8H	IPL0	IPL1	-	-	-	-	-	-	BFH
B0H	-	-	-	-	IPH0	IPH1	-	-	B7H
A8H	IEN0	IEN1	IEN2	-	-	-	-	-	AFH
A0H	SCON1	SBUF1	SADDR1	SADEN1	SBRTL1	SBRTH1	SFINE1	PCON1	A7H
98H	P0CF	P0CMD	P0CPM0	P0CPM1	P0CPL0	P0CPH0	P0TOPL	P0TOPH	9FH
90H	SCON2	SBUF2	SADDR2	SADEN2	SBRTL2	SBRTH2	SFINE2	PCON2	97H
88H	T3CON	-	P5CR	P5PCR	TL3	TH3	SUSLO	-	8FH
80H	P5	SP	DPL	DPH	DPL1	DPH1	INSCON	PCON	87H
	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F	

注意：未使用的SFR地址禁止读写。



7. 标准功能

7.1 CPU

7.1.1 CPU内核特殊功能寄存器

特性

- CPU内核寄存器：ACC, B, PSW, SP, DPL, DPH

累加器

累加器ACC是一个常用的专用寄存器，指令系统中采用A作为累加器的助记符。

B寄存器

在乘法指令中，会用到B寄存器。在其它指令中，B寄存器可作为暂存器来使用。

栈指针（SP）

栈指针SP是一个8位专用寄存器，在执行PUSH、各种子程序调用、中断响应等指令时，SP先加1，再将数据压栈；执行POP、RET、RETI等指令时，数据退出堆栈后SP再减1。堆栈栈顶可以是片上内部RAM（00H-FFH）的任意地址，系统复位后，SP初始化为07H，使得堆栈事实上由08H地址开始。

程序状态字（PSW）寄存器

程序状态字（PSW）寄存器包含了程序状态信息。

数据指针（DPTR）

数据指针DPTR是一个16位专用寄存器，其高位字节寄存器用DPH表示，低位字节寄存器用DPL表示。它们既可以作为一个16位寄存器DPTR来处理，也可以作为2个独立的8位寄存器DPH和DPL来处理。

Table 7.1 PSW寄存器

D0H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PSW	CY	AC	F0	RS1	RS0	OV	F1	P
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	CY	进位标志位 0: 算术或逻辑运算中，没有进位或借位发生 1: 算术或逻辑运算中，有进位或借位发生
6	AC	辅助进位标志位 0: 算数逻辑运算中，没有辅助进位或借位发生 1: 算数逻辑运算中，有辅助进位或借位发生
5	F0	F0标志位 用户自定义标志位
4-3	RS[1:0]	R0-R7寄存器页选择位 00: 页0（映射到00H-07H） 01: 页1（映射到08H-0FH） 10: 页2（映射到10H-17H） 11: 页3（映射到18H-1FH）
2	OV	溢出标志位 0: 没有溢出发生 1: 有溢出发生
1	F1	F1标志位 用户自定义标志位
0	P	奇偶校验位 0: 累加器A中值为1的位数为偶数 1: 累加器A中值为1的位数为奇数



7.1.2 CPU增强内核特殊功能寄存器

- 扩展的'MUL'和'DIV'指令：16位*8位，16位/8位
- 双数据指针
- CPU增强内核寄存器：AUXC, DPL1, DPH1, INSCON

SH79F6441扩展了'MUL'和'DIV'的指令，使用一个新寄存器-AUXC寄存器保存运算数据的高8位，以实现16位运算。在16位乘法指令中，会用到AUXC寄存器。在其它指令中，AUXC寄存器可作为暂存器来使用。

CPU在复位后进入标准模式，'MUL'和'DIV'的指令操作和标准8051指令操作一致。当INSCON寄存器的相应位置1后，'MUL'和'DIV'指令的16位操作功能被打开。

	操作		结果		
			A	B	AUXC
MUL	INSCON.2 = 0; 8位模式	(A)*(B)	低位字节	高位字节	---
	INSCON.2 = 1; 16位模式	(AUXC A)*(B)	低位字节	中位字节	高位字节
DIV	INSCON.3 = 0; 8位模式	(A)/(B)	商低位字节	余数	---
	INSCON.3 = 1; 16位模式	(AUXC A)/(B)	商低位字节	余数	商高位字节

双数据指针

使用双数据指针能加速数据存储移动。标准数据指针被命名为DPTR而新型数据指针命名为DPTR1。

数据指针DPTR1与DPTR类似，是一个16位专用寄存器，其高位字节寄存器用DPH1表示，低位字节寄存器用DPL1表示。它们既可以作为一个16位寄存器DPTR1来处理，也可以作为2个独立的8位寄存器DPH1和DPL1来处理。

通过对INSCON寄存器中的DPS位置1或清0选择两个数据指针中的一个。所有读取或操作DPTR的相关指令将会选择最近一次选择的数据指针。

7.1.3 寄存器

Table 7.2 数据指针选择寄存器

86H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
INSCON	-	BKS0	-	-	DIV	MUL	-	DPS
读/写	-	读/写	-	-	读/写	读/写	-	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	-	-	0	0	-	0

位编号	位符号	说明
6	BKS0	特殊功能寄存器页选择位 00: 选择特殊功能寄存器页0 01: 选择特殊功能寄存器页1
3	DIV	16位/8位除法选择位 0: 8位除法 1: 16位除法
2	MUL	16位/8位乘法选择位 0: 8位乘法 1: 16位乘法
0	DPS	数据指针选择位 0: 数据指针 1: 数据指针1



7.2 随机数据存储器（RAM）


7.2.1 特性

SH79F6441为数据存储提供了内部RAM和外部RAM。下列为存储器空间分配：

- 低位128字节的RAM（地址从00H到7FH）可直接或间接寻址
- 高位128字节的RAM（地址从80H到FFH）只能间接寻址
- 特殊功能寄存器（SFR，地址从80H到FFH）只能直接寻址
- 外部RAM可通过MOVX指令间接访问

高位128字节的RAM占用的地址空间和SFR相同，但在物理上与SFR的空间是分离的。当一个指令访问高于地址7FH的内部位置时，CPU可以根据访问的指令类型来区分是访问高位128字节数据RAM还是访问SFR。

SH79F6441在外部数据空间额外提供了2816字节RAM，支持高级语言。



内部和外部RAM配置

SH79F6441支持传统的访问外部RAM方法。使用“MOVX A, @Ri或MOVX@Ri, A”来访问外部低256字节RAM；使用“MOVX A, @DPTR或MOVX@DPTR, A”来访问外部2816字节RAM。

用户也能用XPAGE寄存器来访问外部RAM，仅用“MOVXA, @Ri或MOVX@Ri, A”指令即可。用户能用XPAGE来表示高于256字节的RAM地址。

在Flash SSP模式下，XPAGE也能用作分段选择器（详见SSP章节）。

7.2.2 寄存器

Table 7.3 数据存储页寄存器（XPAGE）

F7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
XPAGE	XPAGE.7	XPAGE.6	XPAGE.5	XPAGE.4	XPAGE.3	XPAGE.2	XPAGE.1	XPAGE.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0


位编号	位符号	说明
7-0	XPAGE[7:0]	RAM页选择控制位



7.3 Flash程序存储器

7.3.1 特性

- Flash存储器包括128 X 512Byte区块，总共64KB
- 类EEPROM存储器0 - 4KB代码选项可选
- 在工作电压范围内都能进行编程和擦除操作
- 在线编程（ICP）操作支持写入、读取和擦除操作
- 支持整体/扇区擦除和编程
- 编程/擦除次数：程序区：至少10,000次
类EEPROM区：至少100,000次
- 数据保存年限：至少20年
- 低功耗



SH79F6441为存储程序代码内置64K可编程Flash（Program Memory Block），可以通过在线编程（ICP）模式和扇区自编程（SSP）模式对Flash存储器操作。每个扇区512字节。

SH79F6441还内置最大4096字节的类EEPROM存储区用于存放用户数据，每个扇区512字节，最多支持8个扇区。EEPROM存储区位于Flash存储器，与程序存储区是共用的，举例说明：当OP_EEPROMSIZE = 0000时，即EEPROM大小为4KB，此时程序存储区的大小为64KB - 4KB = 60KB；当OP_EEPROMSIZE = 0100时，即EEPROM大小为2KB，此时程序存储区的大小为64KB - 2KB = 62KB。具体EEPROM大小选择详见在**代码选项**章节。

Flash操作定义：

在线编程（ICP）模式：通过Flash编程器对Flash存储器进行擦、读、写操作。

扇区自编程（SSP）模式：用户程序代码运行在Program Memory中，对Flash存储器进行擦、读、写操作。

Flash存储器支持以下操作：

(1) 代码保护控制模式编程

SH79F6441的代码保护功能为用户代码提供了高性能的安全措施。每个分区有四种模式可用。

代码保护模式0：允许/禁止任何编程器的写入/读取操作（不包括整体擦除）。

代码保护模式1：允许/禁止在其他扇区中通过MOVC指令进行读取操作。

代码保护模式2：SSP功能允许/禁止控制，选中后，芯片对code区域的SSP操作（擦除或者写入，不包括读取）是禁止的，但是不会禁止芯片对类EEPROM的操作。

代码保护模式3：客户密码保护，可由客户自设密码，密码由6字节组成。如果将此功能开启，表示在烧写器或仿真器工具对芯片做任何操作（读出，写入，擦除或者仿真）之前先输入这个密码，如果这个密码正确，则芯片允许烧写器或仿真器工具进行相应的操作，反之则报错，无法执行相应操作。

用户必须使用下列方式才能完成代码保护控制模式的设定：

Flash编程器在ICP模式设置相应的保护位，以进入所需的保护模式。SSP模式不支持代码保护控制模式编程。



(2) 整体擦除

无论代码保护控制模式的状态如何，整体擦除操作都将会擦除所有程序、代码选项和代码保护位，但是不会擦除类EEPROM存储区。

用户必须使用下列方式才能完成整体擦除：

Flash编程器在ICP模式发出整体擦除指令，进行整体擦除。SSP模式不支持整体擦除。

(3) 扇区擦除

扇区擦除操作将会擦除所选扇区中内容。用户程序（SSP）和Flash编程器都能执行该操作。

若需用户程序执行该操作，必须禁止所选扇区的代码保护控制模式1和模式2。

若需Flash编程器执行该操作，必须禁止所选扇区的代码保护控制模式0；若代码保护模式3开启，还需输入正确的客户密码。

用户必须使用下列2种方式之一才能完成扇区擦除：

1. Flash编程器在ICP模式发出扇区擦除指令，进行扇区擦除。
2. 通过SSP功能发出扇区擦除指令，进行扇区擦除（详见在扇区自编程章节）。

(4) 类EEPROM存储区擦除

类EEPROM存储区擦除操作将会擦除类EEPROM存储区中的内容。用户程序（SSP）和Flash编程器都能执行该操作。

用户必须使用下列2种方式之一才能完成类EEPROM存储区擦除：

1. Flash编程器在ICP模式发出类EEPROM存储区擦除指令，进行类EEPROM存储区擦除。
2. 通过SSP功能发出类EEPROM存储区擦除指令，进行类EEPROM存储区擦除（详见在扇区自编程章节）。

(5) 写/读代码

读/写代码操作可以将代码从Flash存储器中读出或写入。用户程序（SSP）和Flash编程器都能执行该操作。

若需用户程序执行该操作，必须禁止所选扇区的代码保护控制模式1和模式2。不管安全位设置与否，用户程序都能读/写程式自身所在扇区。

若需编程器执行该操作，必须禁止所选扇区的代码保护控制模式0；若代码保护模式3开启，还需输入正确的客户密码。

用户必须使用下列2种方式之一才能完成写/读代码：

1. Flash编程器在ICP模式发出写/读代码指令，进行写/读代码。
2. 通过SSP功能发出写/读代码指令，进行写/读代码。

(6) 写/读类EEPROM存储区

读/写类EEPROM存储区操作可将数据从类EEPROM存储区中读出/写入。用户程序（SSP）和Flash编程器都能执行该操作。

用户必须使用下列2种方式之一才能完成写/读类EEPROM存储区：

1. Flash编程器在ICP模式发出写/读类EEPROM存储区指令，进行写/读类EEPROM存储区。
2. 通过SSP功能发出写/读类EEPROM存储区指令，进行写/读类EEPROM存储区。

Flash存储器操作汇总

操作	ICP	SSP
代码保护	支持	不支持
扇区擦除	支持（无安全位）	支持（无安全位）
整体擦除	支持	不支持
类EEPROM存储区擦除	支持	支持
写/读代码	支持（无安全位）	支持（无安全位）
读/写类EEPROM存储区	支持	支持




7.3.2 ICP模式下的Flash操作

单线模式

ICP模式为通过Flash编程器对MCU进行编程，可以在MCU焊在用户板上以后编程。ICP模式下，用户系统必须关机后Flash编程器才能通过ICP编程接口刷新Flash存储器。ICP编程接口包括3个引脚（V_{DD}，GND，SWE）。

编程器使用SWE引脚进入编程模式。只有将特定波形输入SWE引脚后，CPU才能进入编程模式。如需详细说明请参考Flash编程器用户指南。

在ICP模式中，通过3线接口编程器能完成所有Flash操作。因为编程信号非常敏感，所以使用编程器编程时用户需要先用2个跳线将芯片的编程引脚（V_{DD}，SWE）从应用电路中分离出来，如下图所示。



当采用ICP模式进行操作时，建议按照如下步骤进行操作：


- (1) 在开始编程前断开跳线（jumper），从应用电路中分离编程引脚；
- (2) 将芯片编程引脚连接至Flash编程器编程接口，开始编程；
- (3) 编程结束后断开Flash编程器接口，连接跳线恢复应用电路。

四线模式

ICP模式为通过Flash编程器对MCU进行编程，可以在MCU焊在用户板上以后编程。ICP模式下，用户系统必须关机后Flash编程器才能通过ICP编程接口刷新Flash存储器。ICP编程接口包括6个引脚（V_{DD}，GND，TCK，TDI，TMS，TDO）。

编程器使用4个JTAG引脚（TDO，TDI，TCK，TMS）进入编程模式。只有将特定波形输入4个引脚后，CPU才能进入编程模式。如需详细说明请参考Flash编程器用户指南。

在ICP模式中，通过6线接口编程器能完成所有Flash操作。因为编程信号非常敏感，所以使用编程器编程时建议用户需要先用6个跳线将芯片的编程引脚（V_{DD}，GND，TCK，TDI，TMS，TDO）从应用电路中分离出来，如下图所示。



当采用ICP模式进行操作时，建议按照如下步骤进行操作：

- (1) 在开始编程前断开跳线（jumper），从应用电路中分离编程引脚；
- (2) 将芯片编程引脚连接至Flash编程器编程接口，开始编程；
- (3) 编程结束后断开Flash编程器接口，连接跳线恢复应用电路。

如果不加跳线，需保证电源线上的电容负载不超过100uF，4根信号线上的电容负载不超过0.01uf，电阻负载不小于1K阻值。



7.3.3 寄存器

Table 7.4 访问控制寄存器

A7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
FLASHCON	-	-	-	-	-	-	CRC_FAC	FAC
读/写	-	-	-	-	-	-	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	-	-	0	0

位编号	位符号	说明
7-2	-	保留位
1	CRC_FAC	CRC访问控制 0: 对MAIN Block区域做CRC的验证 1: 对类EEPROM区域做CRC的验证
0	FAC	访问控制 0: MOVc指令或者SSP功能访问Main Block区域 1: MOVc指令或者SSP功能访问类EEPROM区域或信息存储区



7.4 扇区自编程（SSP）功能

SH79F6441支持SSP功能。如果所选扇区未被保护，用户代码可以对任何扇区执行编程操作。一旦该扇区被编程，则在该扇区被擦除之前不能被再次编程。

SH79F6441内建一个复杂控制流程以避免误入SSP模式导致代码被误修改。为进入SSP模式，IB_CON2 - 5必须满足特定条件。若IB_CON2 - 5不满足特定条件，则无法进入SSP模式。

7.4.1 寄存器

Table 7.5 编程用地址选择寄存器

对于程序存储区，一个扇区为512字节。寄存器定义如下：

F7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
XPAGE	XPAGE.7	XPAGE.6	XPAGE.5	XPAGE.4	XPAGE.3	XPAGE.2	XPAGE.1	XPAGE.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-1	XPAGE[7:1]	被擦除/编程的存储单元扇区号，0000000代表扇区0，依此类推
0	XPAGE[0]	被擦除/编程的存储单元高位地址

Table 7.6 擦除/编程用扇区选择寄存器

对于类EEPROM存储区，一个扇区为512字节，最大8个扇区。寄存器定义如下：

F7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
XPAGE	XPAGE.7	XPAGE.6	XPAGE.5	XPAGE.4	XPAGE.3	XPAGE.2	XPAGE.1	XPAGE.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-4	XPAGE[7:4]	在擦除/编程扇区时无意义
3-1	XPAGE[3:1]	对类EEPROM扇区，000代表扇区0，依此类推
0	XPAGE[0]	被编程的存储单元最高位地址

类EEPROM块区的访问可通过指令“MOVC A, @A+DPTR”或“MOVC A, @A+PC”实现。

注意：需要将FLASHCON寄存器中的FAC位置1。

Table 7.7 编程用地址偏移寄存器

FBH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_OFFSET	IB_OFF SET.7	IB_OFF SET.6	IB_OFF SET.5	IB_OFF SET.4	IB_OFF SET.3	IB_OFF SET.2	IB_OFF SET.1	IB_OFF SET.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	IB_OFFSET[7:0]	被编程的存储单元低8位地址



Table 7.8 编程用数据寄存器

FCH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_DATA	IB_DATA.7	IB_DATA.6	IB_DATA.5	IB_DATA.4	IB_DATA.3	IB_DATA.2	IB_DATA.1	IB_DATA.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
位编号	位符号	说明						
7-0	IB_DATA[7:0]	待编程数据						

Table 7.9 SSP型选择寄存器

F2H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON1	IB_CON1.7	IB_CON1.6	IB_CON1.5	IB_CON1.4	IB_CON1.3	IB_CON1.2	IB_CON1.1	IB_CON1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
位编号	位符号	说明						
7-0	IB_CON1[7:0]	SSP操作选择位 0xE6: 扇区擦除 0x6E: 存储单元编程						

Table 7.10 SSP流程控制寄存器1

F3H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON2	-	-	-	-	IB_CON2.3	IB_CON2.2	IB_CON2.1	IB_CON2.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0
位编号	位符号	说明						
3-0	IB_CON2[3:0]	必须为05H, 否则Flash编程将会终止						

Table 7.11 SSP流程控制寄存器2

F4H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON3	-	-	-	-	IB_CON3.3	IB_CON3.2	IB_CON3.1	IB_CON3.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0
位编号	位符号	说明						
3-0	IB_CON3[3:0]	必须为0AH, 否则Flash编程将会终止						



Table 7.12 SSP流程控制寄存器3

F5H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON4	-	-	-	-	IB_CON4.3	IB_CON4.2	IB_CON4.1	IB_CON4.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	IB_CON4[3:0]	必须为09H, 否则Flash编程将会终止


Table 7.13 SSP流程控制寄存器4

F6H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON5	-	-	-	-	IB_CON5.3	IB_CON5.2	IB_CON5.1	IB_CON5.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	IB_CON5[3:0]	必须为06H, 否则Flash编程将会终止



7.4.2 Flash控制流程图





7.4.3 SSP编程注意事项

为确保顺利完成SSP编程，用户软件必须按以下步骤设置：

(1) 用于代码/数据编程：

1. 关闭中断；
2. 根据地址设置XPAGE，IB_OFFSET；
3. 按编程需要，设置IB_DATA；
4. 按照顺序设置IB_CON1 - 5；
5. 添加4个NOP指令；
6. 开始编程，CPU将进入IDLE模式；烧写完成后自动退出IDLE模式；
7. 如需继续写入数据，跳转至第2步；
8. XPAGE寄存器清0，恢复中断设置。

(2) 用于扇区擦除：

1. 关闭中断；
2. 按相应的扇区设置XPAGE；
3. 按照顺序设置IB_CON1 - 5；
4. 添加4个NOP指令；
5. 开始擦除，CPU将进入IDLE模式；擦除完成后自动退出IDLE模式；
6. 如需要继续擦除数据，跳转至第2步；
7. XPAGE寄存器清0，恢复中断设置。

(3) 读取：

使用“MOVC A, @A+DPTR”或者“MOVC A, @A+PC”指令。

(4) 对于类EEPROM区域

对于类EEPROM的操作类似于Flash的操作，即类似上述(1)/(2)/(3)部分的描述。区别在于：

1. 在对类EEPROM进行擦除、写或读之前，应首先将FLASHCON寄存器的最低位FAC位置1。
2. 类EEPROM的扇区为512字节，而不是1024字节。

注意：

- (1) 系统时钟不得低于200kHz以确保FLASH的正常编程。
- (2) 当不需对类EEPROM操作时，必须将FAC位清0。



7.4.4 可读识别码

SH79F6441每颗芯片出厂后都固化有一个40位的可读识别码，它的值为0 - 0xffffffff的随机值，它是无法擦除的（存放在地址信息存储区0x127b - 127f），可以由程序或编程工具读出。

程序读出示例：

```

Unsigned char Temp1, Temp2, Temp3, Temp4, Temp5;
FLASHCON = 0x01;
Temp1 = CBYTE[0x127b];
Temp2 = CBYTE[0x127c];
Temp3 = CBYTE[0x127d];
Temp4 = CBYTE[0x127e];
Temp5 = CBYTE[0x127f];
FLASHCON = 0x00;

```

FLASHCON寄存器的描述如下：

Table 7.14 访问控制寄存器

A7H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
FLASHCON	-	-	-	-	-	-	CRC_FAC	FAC
读/写	-	-	-	-	-	-	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	-	-	0	0

位编号	位符号	说明
7-2	-	保留位
1	CRC_FAC	访问控制 0: 对MAIN Block区域做CRC的验证 1: 对类EEPROM区域做CRC的验证
0	FAC	访问控制 0: MOVC指令或者SSP功能访问Main Block区域 1: MOVC指令或者SSP功能访问类EEPROM区域或信息存储区



7.5 系统时钟和振荡器

7.5.1 特性

- 支持6种振荡器类型：32.768kHz晶体谐振器，晶体谐振器，陶瓷谐振器，内部24M/128K RC振荡器，外灌时钟源
- 2个振荡器引脚（XTAL1，XTAL2）从3种外部振荡器类型和外灌时钟源中产生1种时钟
- 内建24MHz/128KHz RC振荡器
- 内建32.768kHz加速电路
- 内建系统时钟分频器

7.5.2 时钟定义

SH79F6441几个内部时钟定义如下：

OSCCLK: 从6个可选振荡器类型中（从XTAL输入的32.768kHz晶体谐振器，晶体谐振器和陶瓷谐振器以及内部24M/128K RC振荡器，外灌时钟源）选中的那个振荡器的时钟。f_{OSC}定义为OSCCLK的频率。t_{OSC}定义为OSCCLK的周期。

OSCXCLK: 从2个可选振荡器类型中（从XTAL输入的晶体谐振器和陶瓷谐振器以及内部24MRC振荡器）选中的那个振荡器的时钟。f_{OSCX}定义为OSCXCLK的频率。t_{OSCX}定义为OSCXCLK的周期。

注意: 当代码选项OP_OSC不是0011, 0110, 1010时(32.768kHz/128K振荡器没有被选中, 详见代码选项章节), OSCXCLK不存在。


WDTCLK: 内部看门狗RC振荡器时钟。f_{WDT}定义为WDTCLK的频率。t_{WDT}定义为WDTCLK的周期。

OSCSCLK: 系统时钟频率分频器的输入时钟。这个时钟可能为OSCCLK或者OSCXCLK。f_{OSCS}定义为OSCSCLK的频率。t_{OSCS}定义为OSCSCLK的周期。

SYSCLK: 系统时钟，系统频率分频器的输出时钟。这个时钟为CPU指令周期的时钟。f_{SYS}定义为SYSCLK的频率。t_{SYS}定义为SYSCLK的周期。

7.5.3 概述

SH79F6441支持6种振荡器类型：32.768kHz晶体谐振器，晶体谐振器/陶瓷谐振器(2MHz-16MHz)，内部RC振荡器(24MHz, 128K)和外灌时钟源(128kHz - 16MHz)。振荡器类型的选择由代码选项OP_OSC决定（详见代码选项章节）。SH79F6441有2个振荡器引脚（XTAL1，XTAL2），可以从3种外部振荡器类型中产生1种或者2种时钟。这些都是由代码选项OP_OSC决定（详见代码选项章节）。由振荡器产生的基本时钟脉冲提供系统时钟支持CPU及片上外围设备。





7.5.4 寄存器

Table 7.15 系统时钟控制寄存器

B2H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CLKCON	32k_SPDUP	CLKS1	CLKS0	SCMIF	HFON	FS	AHUM	-
读/写	读/写	读/写	读/写	读	读/写	读/写	读/写	-
复位值 (POR/WDT/LVR/PIN)	1	1	1	0	0	0	OP_AHRV	-

位编号	位符号	说明
7	32k_SPDUP	<p>32.768kHz晶体谐振器加速模式控制位</p> <p>0: 32.768kHz振荡器常规模式，由软件清0。 1: 32.768kHz振荡器加速模式，由软件或者硬件置1。 此位在系统发生任何形式的复位，如上电复位，看门狗复位等时，自动由硬件设置1，用以加速32.768kHz振荡器起振，缩短32.768kHz振荡器的起振时间。 如果有需要，本位也可以由软件置1或者清0。比如进入掉电模式（Power-down mode）前，可以将此位置1，掉电模式唤醒后再由软件清0。 应该注意的是关闭32.768kHz加速模式（此位清0），可以节省系统的耗电。只有代码选项OP_OSC为1010时（选择32.768kHz晶体振荡器，详见代码选项章节），此控制位才有效。</p>
6-5	CLKS[1:0]	<p>系统时钟频率分频器</p> <p>00: $f_{sys} = f_{oscs}$ 01: $f_{sys} = f_{oscs}/2$ 10: $f_{sys} = f_{oscs}/4$ 11: $f_{sys} = f_{oscs}/12$ 如果选择32.768kHz振荡器为OSCCLK，此控制位无效。</p>
3	HFON	<p>OSCCLK开关控制寄存器</p> <p>0: 关闭OSCCLK 1: 打开OSCCLK 只有代码选项OP_OSC为0011, 0110, 1010时（选择32.768kHz晶体振荡器或128K内部RC振荡器，详见代码选项章节），此控制位才有效。</p>
2	FS	<p>频率选择位</p> <p>0: 选择32.768kHz/128kHz为OSCCLK 1: 选择OSCCLK为OSCCLK 只有代码选项OP_OSC为0011, 0110, 1010时（选择32.768kHz晶体振荡器或128K内部RC振荡器，详见代码选项章节），此控制位才有效。</p>
1	AHUM	<p>32.768kHz晶体谐振器抗湿度功能控制位</p> <p>0: 关闭抗湿度功能 1: 打开抗湿度功能 应该注意的是关闭32.768kHz晶体谐振器抗湿度功能（此位清0），可以节省系统的耗电。只有代码选项OP_OSC为1010时（选择32.768kHz晶体振荡器，详见代码选项章节），此控制位才有效。 此控制位的复位初始值，由代码选项OP_AHRV给出（详见代码选项章节）</p>


注意:

- (1) 当代码选项OP_OSC为0011, 1010时，OSCCLK为内建24MHzRC；当代码选项OP_OSC为0110时，OSCCLK为从XTALX输入的晶体谐振器或陶瓷谐振器；
- (2) 当代码选项OP_OSC为0011, 0110, 1010, HFON和FS才有效；
- (3) 当OSCCLK作为OSCCLK时（也就是说，HFON = 1和FS = 1），HFON不能软件清0；
- (4) 当OSCCLK从32.768kHz/128K切换到OSCCLK时，假如当时OSCCLK为关闭状态，则必须按以下步骤依次设置：
 - a. 设置HFON = 1，打开OSCCLK
 - b. 至少等待振荡器预热时间（详见**振荡器预热**章节）
 - c. 设置FS = 1，选择OSCCLK作为OSCCLK
- (5) 当OSCCLK从OSCCLK切回到32.768kHz/128K时，则必须按以下步骤依次设置：
 - a. FS位清0，选择32.768kHz/128K作为OSCCLK
 - b. 添加1个NOP指令
 - c. HFON位清0（降低功耗）
 - d. 添加4个NOP指令




7.5.5 振荡器类型


(1) OP_OSC = 0000, 0011: 内部24M/128K RC振荡器, XTAL引脚与I/O共用




(2) OP_OSC = 1010: 从XTAL输入32.768kHz晶体谐振器, 内部24MRC振荡器可以使能




(3) OP_OSC = 1110: 从XTAL输入2M - 16M晶体谐振器/陶瓷谐振器



(4) OP_OSC = 0110: 内部128KHz RC振荡器, 从XTAL输入2M - 16M晶体谐振器/陶瓷谐振器



(5) OP_OSC = 1111: 从XTAL1外灌时钟128kHz - 16MHz, XTAL2引脚与I/O共用




注意: 在应用陶瓷谐振器/晶体谐振器之前, 用户需向谐振器生产厂要求相关应用参数以获得最佳性能。




7.5.6 谐振器和谐振器驱动电路

谐振器是一种将电能和机械能相互转化的压电器件，其等效模型如下图所示：



其中， C_0 表示等效电路中的并联电容，也叫静态电容； L 是动态等效电感，代表晶振机械振动的惯性； C_1 是动态等效电容，代表晶振的弹性； ESR 是动态等效电阻，代表晶振电路的损耗。

SH79F6441内部谐振器驱动电路使用的是业界通用的皮尔斯振荡器，它具有低功耗、低成本及良好的稳定性等特点，因此常见于通常的应用中。等效电路如下图所示：



其中， R_f 为MCU内部反馈电阻； C_{L1} 和 C_{L2} 为晶振电路的两个外部负载电容； C_s 为杂散电容。



7.5.7 谐振器常数

经设计仿真验证的谐振器常数（仅供参考）

谐振器	频率	谐振器常数			备注
		ESR (Ω)	C _{L1} (pF)	C _{L2} (pF)	
晶体谐振器	32.768kHz	70000	22	22	不同厂商的晶振参数及对应的电容选择
		50000	22	22	如上
		70000	12, 15	12, 15	如上
		50000	12, 15	12, 15	如上
	4MHz	150	10 - 33	10 - 33	如上
	8MHz	100	10 - 33	10 - 33	如上
	12MHz	50	10 - 33	10 - 33	如上
陶瓷谐振器	4MHz	22	21 - 46	21 - 46	如上
		50	12 - 25	12 - 25	如上
		9	15 - 22	15 - 22	如上
	8MHz	11	21 - 46	21 - 46	如上
		28	7 - 20	7 - 20	如上
		15	12 - 25	12 - 25	如上
		65	7.5 - 19.5	7.5 - 19.5	如上
		8	15 - 22	15 - 22	如上
	12MHz	33	7 - 20	7 - 20	如上
		50	7.5 - 19.5	7.5 - 19.5	如上
	16MHz	25	7 - 20	7 - 20	如上
		25	7.5 - 19.5	7.5 - 19.5	如上
		24.6	30 - 37	30 - 37	如上

注意：上述表格中谐振器常数是基于SH79F6441内部谐振器驱动电路设计时所参考的谐振器模型参数，在实际应用中，此参数可以作为选择谐振器的参考依据，并请谐振器厂商给予电路设计评估。



7.5.8 谐振器负载电容选择

负载电容 C_L 是指连接到晶振上的终端电容。 C_L 值由晶振制造商提供，为保证晶振能正常工作和振荡频率精准，振荡电路的负载电容应与晶振制造商提供的 C_L 值相同。

C_L 值取决于外部负载电容 C_{L1} 和 C_{L2} 和杂散电容 C_S ，其中杂散电容 C_S 包括MCU晶振引脚（XTAL1引脚和XTAL2引脚）及封装电容、PCB走线和PAD所产生的分布电容，通常杂散电容 C_S 的工程经验值为3~7pF。 C_L 的计算公式如下：

$$C_L = \frac{C_{L1} \times C_{L2}}{C_{L1} + C_{L2}} + C_S$$

例如： $C_L = 12.5\text{pF}$ ，假设 $C_S = 5\text{pF}$ ，外部负载电容 C_{L1} 和 C_{L2} 计算方法如下：

$$C_L - C_S = \frac{C_{L1} \times C_{L2}}{C_{L1} + C_{L2}} = 7.5\text{pF}$$

得到： $C_{L1} = C_{L2} = 15\text{pF}$

7.5.9 谐振器外围电路设计注意事项

(1) 在选择晶体谐振器和陶瓷谐振器时，请谐振器厂商确认谐振器常数是否与SH79F6441设计仿真验证的谐振器常数相匹配。

(2) C_{L1} 、 C_{L2} 的取值与谐振器厂商推荐的负载电容 C_L 及PCB上的杂散电容 C_S 有关，请谐振器厂商给予电路设计评估。

(3) 谐振器外围电路PCB走线应该尽可能的短，这样可以将杂散电容控制在一个尽可能小的范围内，从而避免谐振器进入非正常的工作模式。

(4) 谐振器外围电路周边要避免有高频信号经过，即其它数字信号线路，特别是时钟线路和频繁开关信号线路，要尽可能的远离谐振器。

(5) 焊接谐振器时应避免温度过高，在焊接谐振器之前，请与谐振器厂商确认焊接温度，过高的焊接温度可能会导致谐振器的性能变弱，另外，在生产中应避免谐振器受到外力的作用，如引脚受力也可能会引起谐振器的性能变弱。

(6) 若使用的是32.768kHz晶体谐振器，建议在电路板上谐振器的两个引脚间开槽。

(7) 对电路板清洗后做好防潮处理，可采取加涂层等防护措施。



7.6 系统时钟监控 (SCM)

为了增强系统的可靠性，SH79F6441含有一个系统时钟监控 (SCM) 模块。如果系统时钟出现故障 (例如：外部振荡器停振等)，内建SCM模块会将OSCSCLK自动切换到内部时钟，同时系统时钟监控标志位 (SCMIF) 被置1。当EA和ESCM位均被置1时，SCM模块将会产生中断。如果外部振荡器恢复工作，SCM将会切换OSCSCLK到外部振荡器，然后SCMIF位自动清0。

设置代码选项OP_SCMSSEL选择SCM时钟，SCM监测到外部时钟发生故障后，将OSCSCLK自动切换到内部SCM时钟。

SCM功能仅在使用外部时钟时有效，选择内部RC时钟时SCM无效。

注意：

SCMIF为只读寄存器，只能由硬件清0或者置1。

如果SCMIF清0，SCM将系统时钟自动切换到系统时钟出故障前的状态。

如果代码选项选择内部RC振荡器 (详见代码选项章节) 作为OSCSCLK，则系统时钟监控功能不可用。

Table 7.16 系统时钟控制寄存器

B2H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CLKCON	-	-	-	SCMIF	-	-	-	-
读/写	-	-	-	只读	-	-	-	-
复位值 (POR/WDT/LVR/PIN)	-	-	-	0	-	-	-	-

位编号	位符号	说明
4	SCMIF	系统时钟监控标志位 0: 表示系统时钟正常运行 1: 表示系统时钟故障



7.7 I/O端口

7.7.1 特性

- 42/30个双向I/O端口
- I/O端口可与其它功能共享

SH79F6441提供42/30个位可编程双向I/O端口。端口数据在寄存器Px中。每个I/O口均有内部上拉电阻。端口控制寄存器(PxCRy)控制端口是作为输入或者输出。当端口作为输入时，每个I/O端口带有由PxPCRy控制的内部上拉电阻(x=0-5, y=0-7)。

SH79F6441的有些I/O引脚能与选择功能共享。当所有功能都允许时，在CPU中存在优先权以避免功能冲突。(详见端口共享章节)。

7.7.2 寄存器

Table 7.17 端口控制寄存器

E1H - E5H, 8AH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CR (E1H, Bank0)	P0CR.7	P0CR.6	P0CR.5	P0CR.4	P0CR.3	P0CR.2	P0CR.1	P0CR.0
P1CR (E2H, Bank0)	P1CR.7	P1CR.6	P1CR.5	P1CR.4	P1CR.3	P1CR.2	P1CR.1	P1CR.0
P2CR (E3H, Bank0)	P2CR.7	P2CR.6	P2CR.5	P2CR.4	P2CR.3	P2CR.2	P2CR.1	P2CR.0
P3CR (E4H, Bank0)	P3CR.7	P3CR.6	P3CR.5	P3CR.4	P3CR.3	P3CR.2	P3CR.1	P3CR.0
P4CR (E5H, Bank0)	P4CR.7	P4CR.6	P4CR.5	P4CR.4	P4CR.3	P4CR.2	P4CR.1	P4CR.0
P5CR (8AH, Bank1)	-	-	-	-	-	-	P5CR.1	P5CR.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PxCRy x = 0-5, y = 0-7	端口输入/输出控制寄存器 0: 输入模式 1: 输出模式

Table 7.18 端口上拉电阻控制寄存器

E9H - EDH, 8BH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0PCR (E9H, Bank0)	P0PCR.7	P0PCR.6	P0PCR.5	P0PCR.4	P0PCR.3	P0PCR.2	P0PCR.1	P0PCR.0
P1PCR (EAH, Bank0)	P1PCR.7	P1PCR.6	P1PCR.5	P1PCR.4	P1PCR.3	P1PCR.2	P1PCR.1	P1PCR.0
P2PCR (EBH, Bank0)	P2PCR.7	P2PCR.6	P2PCR.5	P2PCR.4	P2PCR.3	P2PCR.2	P2PCR.1	P2PCR.0
P3PCR (ECH, Bank0)	P3PCR.7	P3PCR.6	P3PCR.5	P3PCR.4	P3PCR.3	P3PCR.2	P3PCR.1	P3PCR.0
P4PCR (EDH, Bank0)	P4PCR.7	P4PCR.6	P4PCR.5	P4PCR.4	P4PCR.3	P4PCR.2	P4PCR.1	P4PCR.0
P5PCR (8BH, Bank1)	-	-	-	-	-	-	P5PCR.1	P5PCR.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PxPCRy x = 0-5, y = 0-7	输入端口内部上拉电阻控制 0: 内部上拉电阻关闭 1: 内部上拉电阻开启



Table 7.19 端口数据寄存器

80H - C0H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0 (80H, Bank0)	P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0
P1 (90H, Bank0)	P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0
P2 (A0H, Bank0)	P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0
P3 (B0H, Bank0)	P3.7	P3.6	P3.5	P3.4	P3.3	P3.2	P3.1	P3.0
P4 (C0H, Bank0)	P4.7	P4.6	P4.5	P4.4	P4.3	P4.2	P4.1	P4.0
P5 (80H, Bank1)	-	-	-	-	-	-	P5.1	P5.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	Px.y x = 0-5, y = 0-7	端口数据寄存器

注意：当端口配置为输出低时，务必将内部上拉电阻配置为关闭状态，否则会有漏电。

Table 7.20 端口输入模式选择寄存器 (PIMS0)

D2H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PIMS0	P07S	P06S	P01S	P00S	P22S	P21S	P11S	P10S
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	P07S	P0.7输入电平逻辑控制位（不包含端口数据寄存器输入）* 0: 输入高电平阈值为0.8V _{DD} ，输入低电平阈值为0.2V _{DD} （CMOS逻辑，带施密特） 1: 输入高电平阈值为2.0V，输入低电平阈值为0.8V（V _{DD} = 4.5 - 5.5V）（TTL逻辑） 输入高电平阈值为0.25V _{DD} +0.8，输入低电平阈值为0.15V _{DD} （V _{DD} = 2.7V-4.5V） 注：PowerDown模式下，TLL逻辑无效
6	P06S	P0.6输入电平逻辑控制位（不包含端口数据寄存器输入）* 同上
5	P01S	P0.1输入电平逻辑控制位（不包含端口数据寄存器输入）* 同上
4	P00S	P0.0输入电平逻辑控制位（不包含端口数据寄存器输入）* 同上
3	P22S	P2.2输入电平逻辑控制位（不包含端口数据寄存器输入）* 同上
2	P21S	P2.1输入电平逻辑控制位（不包含端口数据寄存器输入）* 同上
1	P11S	P1.1输入电平逻辑控制位（不包含端口数据寄存器输入）* 同上
0	P10S	P1.0输入电平逻辑控制位（不包含端口数据寄存器输入）* 同上

*: CPU在任何情况下，读取端口数据寄存器（P0, P1.....），其输入高电平阈值为0.7V_{DD}，输入低电平阈值为0.3V_{DD}（CMOS逻辑，无施密特）；该控制位控制的是其他功能输入的的逻辑电平状态，例如：INT0 - 4, RXD, SDA等数字电平输入。

注意：TTL电平特性，详情请见电气特性。



Table 7.21 端口输入模式选择寄存器 (PIMS1)

D9H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PIMS1	P27S	P26S	P25S	P24S	P43S	P42S	P34S	P33S
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	P27S	P2.7输入电平逻辑控制位 (不包含端口数据寄存器输入) * 0: 输入高电平阈值为0.8V _{DD} , 输入低电平阈值为0.2V _{DD} (CMOS逻辑, 带施密特) 1: 输入高电平阈值为2.0V, 输入低电平阈值为0.8V (V _{DD} = 4.5 - 5.5V) (TTL逻辑) 输入高电平阈值为0.25V _{DD} +0.8, 输入低电平阈值为0.15V _{DD} (V _{DD} = 2.7V-4.5V) <i>注: PowerDown模式下, TTL逻辑无效</i>
6	P26S	P2.6输入电平逻辑控制位 (不包含端口数据寄存器输入) * 同上
5	P25S	P2.5输入电平逻辑控制位 (不包含端口数据寄存器输入) * 同上
4	P24S	P2.4输入电平逻辑控制位 (不包含端口数据寄存器输入) * 同上
3	P43S	P4.3输入电平逻辑控制位 (不包含端口数据寄存器输入) * 同上
2	P42S	P4.2输入电平逻辑控制位 (不包含端口数据寄存器输入) * 同上
1	P34S	P3.4输入电平逻辑控制位 (不包含端口数据寄存器输入) * 同上
0	P33S	P3.3输入电平逻辑控制位 (不包含端口数据寄存器输入) * 同上

*: CPU在任何情况下, 读取端口数据寄存器 (P0, P1.....), 其输入高电平阈值为0.7V_{DD}, 输入低电平阈值为0.3V_{DD} (CMOS逻辑, 无施密特); 该控制位控制的是其他功能输入的逻辑电平状态, 例如: INT0 - 4, RXD, SDA等数字电平输入。

注意: TTL电平特性, 详情请见电气特性。

Table 7.22 端口输入模式选择寄存器 (PIMS2)

DBH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PIMS2	-	-	-	-	-	-	P46S	P45S
读/写	-	-	-	-	-	-	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	-	-	0	0


位编号	位符号	说明
1	P46S	P4.6输入电平逻辑控制位 (不包含端口数据寄存器输入) * 0: 输入高电平阈值为0.8V _{DD} , 输入低电平阈值为0.2V _{DD} (CMOS逻辑, 带施密特) 1: 输入高电平阈值为2.0V, 输入低电平阈值为0.8V (V _{DD} = 4.5 - 5.5V) (TTL逻辑) 输入高电平阈值为0.25V _{DD} +0.8, 输入低电平阈值为0.15V _{DD} (V _{DD} = 2.7V-4.5V) <i>注: PowerDown模式下, TTL逻辑无效</i>
0	P45S	P4.5输入电平逻辑控制位 (不包含端口数据寄存器输入) * 同上

*: CPU在任何情况下, 读取端口数据寄存器 (P0, P1.....), 其输入高电平阈值为0.7V_{DD}, 输入低电平阈值为0.3V_{DD} (CMOS逻辑, 无施密特); 该控制位控制的是其他功能输入的逻辑电平状态, 例如: INT0 - 4, RXD, SDA等数字电平输入。

注意: TTL电平特性, 详情请见电气特性。



7.7.3 端口模块图



注意:

- (1) 输入端口读操作直接读引脚电平。
- (2) 输出端口读操作的输入源有两种，一种是从端口数据寄存器读取，另一种是直接读引脚电平。
- (3) 用读取指令来区分：读-改-写指令是读寄存器，而其它指令读引脚电平。
- (4) 不管端口是否共享为其它功能，对端口写操作都是针对端口数据寄存器。

7.7.4 端口共用

42个双向I/O端口也能共享作为第二或第三种特殊功能。共享优先级按照外部最高内部最低的规则：

在**引脚配置图**中引脚最外边标注功能享有最高优先级，最里边标注功能享有最低优先级。这意味着一个引脚已经使用较高优先级功能（如果被允许的话），就不能用作较低优先级功能，即使较低优先级功能被允许。只有较高优先级功能由硬件或软件关闭后，相应的引脚才能用作较低优先级功能。上拉电阻也由相同规则控制。

当允许端口复用为其它功能时，用户可以修改PxCR、PxPCR（x = 0-5），但在复用的其它功能被禁止前，这些操作不会影响端口状态。

当允许端口复用为其它功能时，任何对端口的读写操作只会影响到数据寄存器的值，端口引脚值保持不变，直到复用的其它功能关闭。

在设置LCM功能时，请注意LCM为可选功能引脚，优先级比普通I/O高，比其他任何功能都低。在端口共用不添加描述。

PORT0:

- INT3: 外部中断输入 (P0.1)
- AN0-AN3: ADC输入通道 (P0.2-P0.5)
- ECI2: PCA1时钟输入 (P0.6)
- P2CEX0: PCA2比较捕捉引脚0 (P0.7)
- INT1: 外部中断1 (P0.7)

Table 7.23 PORT0共享列表

引脚编号			优先级	功能	允许位
LQFP44	LQFP32 QFN32	SOP28			
37	26	-	1	INT3	IEN1 寄存器的 EX3 位置1，并且 P0.1 输入模式（上拉由软件设置）
			2	P0.1	无上述情况
36	25	28	1	AN0	ADCH1 寄存器的 CH0 位和 ADCON1 寄存器的 ADON 位都置1，并且 SEQCHX[3:0] 的相应位置1
			2	P0.2	无上述情况



续上表

35	24	27	1	AN1	ADCH1寄存器的CH1位和ADCON1寄存器的ADON位都置1，并且SEQCHX[3:0]的相应位置1
			2	P0.3	无上述情况
34	23	26	1	AN2	ADCH1寄存器的CH2位和ADCON1寄存器的ADON位都置1，并且SEQCHX[3:0]的相应位置1
			2	P0.4	无上述情况
33	22	25	1	AN3	ADCH1寄存器的CH3位和ADCON1寄存器的ADON位都置1，并且SEQCHX[3:0]的相应位置1
			2	P0.5	无上述情况
32	21	24	1	ECI2	PCACON寄存器的PR2位置1且P2CMD寄存器的P2CPS[2:0]位为110
			2	P0.6	无上述情况
31	20	23	1	P2CEX0	模式1时，P2CPM0寄存器的P2ECOM0位置一且P2TCP0位置一；其他模式时，P2CPM0寄存器的P2ECOM0位置一
			2	INT1	IEN0寄存器的EX1位置1，并且P0.7输入模式（上拉由软件设置）
			3	P0.7	无上述情况

PORT1:

- INT47: 外部中断输入 (P1.0)
- INT44-INT40: 外部中断输入 (P1.1-P1.5)
- AN4-AN8 : ADC输入通道 (P1.2-P1.6)
- TDO: 调试接口, 用于测试数据输出 (P1.2)
- SWE: 单线仿真通讯引脚 (P1.2)
- TMS: 调试接口, 用于测试模式选择 (P1.3)
- TDI: 调试接口, 用于测试数据输入 (P1.4)
- TCK: 调试接口, 用于测试时钟输入 (P1.5)
- AVREF: ADC外部参考电压输入 (P1.6)
- T3: 定时器3外部输入 (P1.6)
- $\overline{\text{RST}}$ (P1.7) : 系统复位

Table 7.24 PORT1共享列表

引脚编号			优先级	功能	允许位
LQFP44	LQFP32 QFN32	SOP28			
39	28	-	1	INT47	IEN1寄存器的EX4位和IENC寄存器的EXS47位置1，P1.0端口为输入模式
			2	P1.0	无上述情况
40	29	-	1	INT44	IEN1寄存器的EX4位和IENC寄存器的EXS44位置1，P1.1端口为输入模式
			2	P1.1	无上述情况
41	30	1	1	SWE	单线仿真通讯引脚
			2	TDO	调试接口
			3	AN4	ADCH1寄存器的CH4位和ADCON1寄存器的ADON位都置1，并且SEQCHX[3:0]的相应位置1
			4	INT43	IEN1寄存器的EX4位和IENC寄存器的EXS43位置1，P1.2端口为输入模式
			5	P1.2	无上述情况



续上表

42	31	2	1	TWS	调试接口
			2	AN5	ADCH1寄存器的CH5位和ADCON1寄存器的ADON位都置1，并且SEQCHX[3:0]的相应位置1
			3	INT42	IEN1寄存器的EX4位和IENC寄存器的EXS42位置1，P1.3端口为输入模式
			4	P1.3	无上述情况
43	32	3	1	TDI	调试接口
			2	AN6	ADCH1寄存器的CH6位和ADCON1寄存器的ADON位都置1，并且SEQCHX[3:0]的相应位置1
			3	INT41	IEN1寄存器的EX4位和IENC寄存器的EXS41位置1，P1.4端口为输入模式
			4	P1.4	无上述情况
44	1	4	1	TCK	调试接口
			2	AN7	ADCH1寄存器的CH7位和ADCON1寄存器的ADON位都置1，并且SEQCHX[3:0]的相应位置1
			3	INT40	IEN1寄存器的EX4位和IENC寄存器的EXS40位置1，P1.5端口为输入模式
			4	P1.5	无上述情况
2	2	5	1	T3	T3CON寄存器的TR3位置1且T3CLKS[1:0] = 01（自动上拉）
			2	AVREF	ADCON1寄存器的REFC位置1
			3	AN8	ADCH2寄存器的CH8位和ADCON1寄存器的ADON位都置1，并且SEQCHX[3:0]的相应位置1
			4	P1.6	无上述情况
7	3	6	1	RST	代码选项
			2	P1.7	无上述情况

PORT2:

- P1CEX1: PCA1比较捕捉引脚1 (P2.0)
- SCK: SPI串行时钟 (P2.0)
- TXD2: EUART数据输出 (P2.1)
- MISO: SPI主输入从属输出 (P2.1)
- RXD2: EUART数据输入 (P2.2)
- MOSI: SPI主输出从属输入 (P2.2)
- VIN: LPD检测电压输入 (P2.3)
- PWM2: PWM 输出 (P2.5)
- INT45: 外部中断输入 (P2.6)
- P2CEX1 : PCA2比较捕捉引脚1 (P2.7)
- INT46: 外部中断输入 (P2.7)

Table 7.25 PORT2共享列表

引脚编号			优先级	功能	允许位
LQFP44	LQFP32 QFN32	SOP28			
20	12	15	1	P1CEX1	模式1时，P1CPM1寄存器的P1ECOM1位置一且P1TCP1位置一；其他模式时，P1CPM1寄存器的P1ECOM1位置一
			2	SCK	SPSTA寄存器的SPEN位置1 (当SPEN, CPHA, SSDIS位在从属模式下都置1时，自动上拉)
			3	P2.0	无上述情况



续上表

21	13	16	1	TXD2	对 SBUF2 寄存器写操作
			2	MISO	将 SPSTA 寄存器的 SPEN 位置1 (在主模式下将 SPSTA 寄存器的 SPEN 位置1时, 自动上拉)
			3	P2.1	无上述情况
22	14	17	1	RXD2	SCON2 寄存器的 REN2 位置1 (自动上拉)
			2	MOSI	在从属模式下将 SPSTA 寄存器的 SPEN 位置1 (当 SPEN , CPHA , SSDIS 位在从属模式下都置为1时, 自动上拉)
			3	P2.2	无上述情况
23	15	18	1	VIN	LPDCON 寄存器的 LPDEN 位和 LPDV 位置1
			2	P2.3	无上述情况
25	17	20	1	PWM2	PWM2CON 寄存器的 PWM2EN 置1
			2	P2.5	无上述情况
26	18	21	1	INT45	IE1 寄存器的 EX4 位和 IE1CON 寄存器的 EXS45 位置1, P2.6 端口为输入模式
			2	P2.6	无上述情况
27	19	22	1	P2CEX1	模式1时, P2CPM1 寄存器的 P2ECOM1 位置一旦 P2TCP1 位置一; 其他模式时, P2CPM1 寄存器的 P2ECOM1 位置一
			2	INT46	IE1 寄存器的 EX4 位和 IE1CON 寄存器的 EXS46 位置1, P2.7 端口为输入模式
			3	P2.7	无上述情况

PORT3:

- \overline{SS} : SPI从属选择 (P3.0)
- AN9: ADC输入通道 (P3.0)
- ECI0: PCA0时钟输入 (P3.1)
- INT0: 外部中断输入 (P3.1)
- P1CEX0: PCA1比较捕捉引脚0 (P3.2)
- XTAL2: 谐振器输出 (P3.3)
- XTAL1: 谐振器输入 (P3.4)
- AN10-AN12: ADC输入通道 (P3.5-P3.7)

Table 7.26 PORT3共享列表

引脚编号			优先级	功能	允许位
LQFP44	LQFP32 QFN32	SOP28			
18	10	13	1	\overline{SS}	当 SPSTA 寄存器的 SPEN = 1时, 在SPI主模式下将 SPCON 寄存器的 SSDIS 位清0, 或者在SPI从模式下当 SPCON 寄存器的 CPHA = 1时将 SPCON 寄存器的 SSDIS 位清0, 或者在SPI从模式下将 SPCON 寄存器的 CPHA 位清0 (当 SPSTA 寄存器的 SPEN = 1且 MSTR = 1且 SSDIS = 0时, 或当 SPEN = 1且 MSTR = 0时, 自动上拉)
			2	AN9	ADCH2 寄存器的 CH9 位和 ADCON1 寄存器的 ADON 位都置1, 并且 SEQCHX[3:0] 的相应位置1
			3	P3.0	无上述情况



续上表

17	9	12	1	ECI1	PCACON寄存器的PR1位置一旦P1CMD寄存器的P1CPS[2:0]位为110
			2	INT0	IEN0寄存器的EX0位置1, 并且P3.1输入模式(上拉由软件设置)
			3	P3.1	无上述情况
16	8	11	1	P1CEX0	模式1时, P1CPM0寄存器的P1ECOM0位置一旦P1TCP0位置一; 其他模式时, P1CPM0寄存器的P1ECOM1位置一
			2	P3.2	无上述情况
8	4	7	1	XTAL2	代码选项
			2	P3.3	无上述情况
9	5	8	1	XTAL1	代码选项
			2	P3.4	无上述情况
19	11	14	1	AN10	ADCH2寄存器的CH10位和ADCON1寄存器的ADON位都置1, 并且SEQCHX[3:0]的相应位置1
			2	P3.5	无上述情况
3	-	-	1	AN11	ADCH2寄存器的CH11位和ADCON1寄存器的ADON位都置1, 并且SEQCHX[3:0]的相应位置1
			2	P3.6	无上述情况
4	-	-	1	AN12	ADCH2寄存器的CH12位和ADCON1寄存器的ADON位都置1, 并且SEQCHX[3:0]的相应位置1
			2	P3.7	无上述情况

PORT5:

- AN13 : ADC输入通道 (P5.0)

Table 7.27 PORT5共享列表

引脚编号			优先级	功能	允许位
LQFP44	LQFP32 QFN32	SOP28			
5	-	-	1	AN13	ADCH2寄存器的CH13位和ADCON1寄存器的ADON位都置1, 并且SEQCHX[3:0]的相应位置1
			2	P5.0	无上述情况



7.8 定时器

7.8.1 定时器3

定时器3是16位自动重载定时器，通过两个数据寄存器TH3和TL3访问，由T3CON寄存器控制。IEN1寄存器的ET3位置1允许定时器3中断（详见中断章节）。


定时器3只有一个工作方式：16位自动重载计数器/定时器，可以设置预分频比，并可以工作在CPU掉电模式。

定时器3有一个16位计数器/定时器寄存器（TH3，TL3）。当TH3和TL3被写时，用作定时器重载寄存器，当被读时，被用作计数寄存器。TR3位置1使定时器3开始递增计数。定时器在0xFFFF到0x0000溢出并置TF3位为1。溢出同时，定时器重载寄存器的16位数据被重新载入计数寄存器中，TH3写操作也导致重载寄存器的数据重新载入计数寄存器。

TH3和TL3读写操作遵循以下顺序：

写操作：先低位后高位

读操作：先高位后低位



定时器3可以工作在掉电模式。

当OP_OSC[3:0]（详见代码选项章节）选为0011, 0110, 1010。T3CLKS[1:0]可以选为00, 01或10。当OP_OSC[3:0]不为0011, 0110, 1010时，T3CLKS[1:0]可以选为00或01, 10是无效值。

如果T3CLKS[1:0]为00，定时器3不能工作在掉电模式下。如果T3CLKS[1:0]为01，T3端口输入外部时钟，定时器3可以工作在普通模式或掉电模式（在系统为高频时进入掉电模式）。当T3CLKS[1:0]为10并且OP_OSC[3:0]为0011, 0110, 1010，定时器3可以工作在普通模式或掉电模式。当T3CLKS[1:0]为10并且OP_OSC[3:0]不为0011, 0110, 1010时，定时器3不工作。详见下表：

OP_OSC[3:0]	T3CLKS[1:0]	工作在普通模式	工作在掉电模式
0011, 0110, 1010	00	YES	NO
	01	YES	YES
	10	YES	YES
不为0011, 0110, 1010	00	YES	NO
	01	YES	YES
	10	NO	NO

注意：

- (1) 在使用T3外灌计数/时钟模式，在读或写TH3和TL3时，要确保TR3 = 0。使用系统时钟时可以随时读写。
- (2) 当定时器3用T3端口作为时钟源时，TR3由0变为1之后的1.5个系统周期内，T3的下降沿无效。



寄存器

Table 7.28 定时器3控制寄存器

88H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
T3CON	TF3	-	T3PS.1	T3PS.0	-	TR3	T3CLKS.1	T3CLKS.0
读/写	读/写	-	读/写	读/写	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	-	0	0	-	0	0	0

位编号	位符号	说明
7	TF3	定时器3溢出标志位 0: 无溢出 (硬件清0) 1: 溢出 (硬件置1)
5-4	T3PS[1:0]	定时器3预分频比选择位 00: 1/1 01: 1/8 10: 1/64 11: 1/256
2	TR3	定时器3允许控制位 0: 停止定时器3 1: 开始定时器3
1-0	T3CLKS[1:0]	定时器3定时器/计数器方式选定位 00: 系统时钟, T3引脚用作I/O端口 01: T3端口输入外部时钟, 自动上拉 10: 外部32.768kHz晶体谐振器或128k RC 11: 保留

Table 7.29 定时器3重载/计数数据寄存器

8CH-8DH, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TL3 (8CH, Bank1)	TL3.7	TL3.6	TL3.5	TL3.4	TL3.3	TL3.2	TL3.1	TL3.0
TH3 (8DH, Bank1)	TH3.7	TH3.6	TH3.5	TH3.4	TH3.3	TH3.2	TH3.1	TH3.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	TL3.x	定时器3低位高位计数器, x = 0 - 7
	TH3.x	



7.9 可编程计数器阵列 (PCAx (x = 0、1、2))

7.9.1 特性

- SH79F6441有3个16位定时器PCA，PCA0 - 2具有两路独立比较捕捉模块
- 可以实现相位修正，相频修正

可编程计数器阵列PCAx提供增强的定时器功能,与标准8051的计数器/定时器相比,它需要较少的CPU干预。PCAx由一个专用的16位计数器/定时器和2个16位捕捉/比较模块组成，PCAx的原理框图示于图7.9-1，每个捕捉/比较模块有其自己的I/O线 (PxCEXn (n = 0, 1))。

PCAx的计数器/定时器有一个可编程选择时钟源：系统时钟、系统时钟/4、系统时钟/12、系统时钟/32、外部振荡器时钟/8、定时器3溢出或ECIx输入引脚上的外部时钟信号、32.768KHz晶振/内建128kHzRC，通过PxCMD寄存器中的PxCPS2-PxCPS0位选择定时器/计数器的时钟源，如下表所示。

定时器/计数器的时钟源选择表

PxCPS2	PxCPS1	PxCPS0	时钟源
0	0	0	系统时钟
0	0	1	系统时钟的4分频
0	1	0	系统时钟的12分频
0	1	1	系统时钟的32分频
1	0	0	定时器3溢出
1	0	1	外部振荡器的8分频
1	1	0	ECIx下降沿 (最大速率 = 系统时钟频率/4)
1	1	1	32.768KHz/内建128kHzRC

注意:

- (1) 外部振荡器8分频与系统时钟同步。
- (2) 系统时钟周期不得低于计数时钟周期的4倍频 (计数时钟为系统时钟时除外)，否则PCAx Counter将不能正确计数。
- (3) 只有当OP_OSC[3:0] = 1010时，外部32.768KHz晶振作为计数源时钟，当OP_OSC[3:0] = 0011或0110时，内建的128KHz作为计数源时钟。




图7.9-1 PCAx原理框图



16位的PCAx计数器/定时器内部集成16位的计数单元，16位的计数溢出值寄存器由PxTOPH和PxTOPL组成，用户可以自由地配置PxTOP（x = 0、1、2）寄存器定义计数器的溢出值，PxTOP寄存器上电初始值为0xFFFF。

16位定时器/计数器是PCAx最基本，也是各个模块正常运转必不可少的单元。通过PCACON寄存器的PRx位可以开启/禁止定时器/计数器工作，当PRx设置为逻辑‘0’时，定时器/计数器16位Counter也被强制清‘0’。当定时器从0x0000向PxTOP计数溢出（PxTOP到0x0000的同一个系统时钟里，即单斜坡模式）或计数器从PxTOP递减计数为0x0000（PCAx Counter工作在双斜坡模式）时，PxCf寄存器中的溢出标志（CFx）被置为逻辑‘1’并产生一个中断请求（PxCMD中ECFxC位设置为逻辑‘1’即可允许CFx标志产生中断请求）。当CPU转向中断服务程序时，CFx位不能被硬件自动清除，必须用软件清除。这里需要说明的是，当PCAx多个模块工作在不同工作模式（但计数斜坡模式相同），CFx有可能在PCA counter到达PxTOP和0x0000时都会被置为逻辑‘1’。

16位寄存器PxTOPH和PxTOPL、PxCPhn和PxCPLn读写操作遵循以下顺序：

写操作：先高位后低位

读PxTOPH和PxTOPL、PxCPhn和PxCPLn对PCAx计数无影响。

时序图7.9-2为PCAx计数单元时序波形图，图中短横杠表示PxTOP值。图7.9-2-a中计数器从0x0000开始计数到PxTOP溢出称为一个计数周期，溢出周期的结束发生在PxTOP向0x0000清零时刻。图7.9-2-b中计数器递减计数到0x0000溢出称为一个计数周期。此时PCAx中断标志CFx信号会被拉高，若中断允许，系统将转向相应PCAx中断服务子程序，但PCAx的计数不受中断影响而停止计数。




图7.9-2-a PCAx计数器/定时器单斜坡时序波形图




图7.9-2-b PCAx计数器/定时器双斜坡时序波形图

PCAx计数器挂载2路捕捉/比较模块均可以实现增强功能（PCAx具有2路比较/捕捉模块）。每个捕捉/比较模块n都可被配置为独立工作，每个模块在系统控制器中都有属于自己的特殊功能寄存器（SFR），这些寄存器用于配置模块的工作方式和与模块交换数据。可以通过配置各自模块PxCPMn寄存器中PxSMPn和PxSMNn两位使能该模块工作在以下4种工作模式之一：边沿触发捕捉、软件定时器、频率输出、PWM输出模式。



工作方式选择如下表所示:

PCAx模式选择表

模式	PxSDEN	PxSMPn	PxSMNn	PxFSPn	PxFSNn	功能说明
Mode0	0	0	0	0	X	正沿触发捕捉 (单斜坡)
				1	0	负沿触发捕捉 (单斜坡)
				1	1	任意沿触发捕捉 (单斜坡)
Mode1	0	0	1	0	X	连续软件定时 (单斜坡)
				1	X	单次软件定时 (单斜坡)
Mode2	0	1	0	X	X	频率输出 (单斜坡)
Mode3	0	1	1	0	0	8位PWM (单斜坡)
				0	1	16位PWM (单斜坡)
				1	0	16位相位修正PWM (双斜坡)
				1	1	16位相频修正PWM (双斜坡)
其他						PCAx Counter正确计数, 但比较/捕捉模块不工作

X: 任意;

当PCAx被设定为两种斜坡中的一种时, 比较捕捉模块的另一种斜坡模式即使被配置也是无效的。

使用比较/捕捉模块时需注意:

(1) 改变PxTOP值必须保证新的PxTOP值不小于所有比较寄存器的数值。

(2) 比较/捕捉模块作为PWM输出功能时, 若PxCPHn等于0x00, 输出一直保持为低电平; 若PxCPHn等于PxTOP, 输出则保持为高电平。引脚取反则输出正好相反。

(3) PCAx的所有比较/捕捉模块只能工作于同一斜坡模式 (例: PCAx的比较/捕捉模块0和比较/捕捉模块1只能工作在同一斜坡模式)。

PxCMPn寄存器用于配置PCAx捕捉/比较模块的工作方式, ‘PCAx模式选择表’概述了模块工作在不同方式时该寄存器相关位的设置情况。置‘1’ PxCMPn寄存器中的PxECCFn位将允许模块的PxCCFn中断。**注意:** 要使单个的PxCCFn中断得到响应, 必须先整体允许PCAx中断。通过将EA位和EPCAx位设置为逻辑‘1’来整体允许PCAx中断。PCAx中断配置的详细信息见图7.9-3。




图7.9-3 PCAx中断原理框图



7.9.2 Mode0: 边沿触发的捕捉模式

在该方式，PxCEXn引脚上出现的电平跳变将捕捉PCAx计数器/定时器的当前计数值并将其装入到对应模块的16位捕捉/比较寄存器（PxCPHn和PxCPLn）中（通过配置PxSMPn: PxSMNn = 00使能该方式）。在此模式下，PCAxCPMn寄存器中的PxFSNn和PxFSPn位用于选择触发捕捉的电平变化类型：低电平到高电平（正沿触发PxFSNn: PxFSNn = 0X）、高电平到低电平（负沿触发PxFSNn: PxFSNn = 10）或任何变化（正沿或负沿触发PxFSNn: PxFSNn = 11）。当捕捉发生时，PCAXCF中的捕捉/比较标志（PxCCFn）被置为逻辑‘1’并产生一个中断请求（如果PxCCFn中断被允许）。当CPU转向中断服务程序时，PxCCFn位不能被硬件自动清除，必须用软件清0。如果PxFSNn和PxFSNn位都被设置为逻辑‘1’，可以通过读PxCPMn寄存器的PxTCPn位来确定本次捕捉是由上升沿触发还是由下降沿触发。




图7.9-4 PCAx捕捉方式原理框图

注意：PxCEXn输入信号必须在高电平或低电平期间至少保持四个系统时钟周期，以保证能够被硬件识别。



7.9.3 Mode1: 软件定时器方式

软件定时器方式也称为比较输出方式（通过配置PxSMPn: PxSMNn = 01使能该方式）。在该方式，PxFSn: PxFSNn = 0x，可以实现连续软件定时，PCAx将计数器/定时器的计数值与模块的16位捕捉/比较寄存器（PxCPhn和PxCPLn）进行比较。当发生匹配时，PxCFn中的捕捉/比较标志（PxCCFn）被置为逻辑‘1’（当PxMATn = 1时）并产生一个中断请求（如果PxCCFn中断被允许），并且模块的PxCEXn引脚上的逻辑电平将发生变化（设置PxTCPn位使能该功能）。当CPU转向中断服务程序时，PxCCFn位不能被硬件自动清除，必须用软件清0。




图7.9-5 软件定时器方式原理框图




图7.9-6 软件定时器方式波形图

当PxFSn: PxFSNn = 1x时，模块将工作于单次触发模式，可以通过设置PxFORCE寄存器PxOSCn位来实现产生单次上升沿或者下降沿。

另外，当模块工作在软件定时器方式时，可通过设置PxFORCE寄存器PxFCOn位强制产生一次比较匹配，但是，这样的匹配并不是真正的匹配，他不会置起比较匹配标志，也不会影响寄存器数值，只是会在PxCEXn引脚产生电平翻转输出（单次触发模式时发生强制匹配会输出相应电平）。当产生一次强制匹配（写PxFCOn为‘1’）生效后，该位会被硬件自动清‘0’。



7.9.4 Mode2: 频率输出方式

频率输出方式可在模块的PxCEXn引脚产生可编程频率的方波（配置PxSMPn: P0SMNn = 10使能该模式，在此模式下，PxCPn寄存器的更新不使用双缓冲机制）。捕捉/比较模块的高字节PxCPH0保持输出电平改变前要计的PCA时钟数。所产生的方波的频率 $F_{PxCEXn} = F_{PCAx} / (2 \times PxCPHn)$

注意：对于该方程，PxCPHn中的值为0x00时，相当于256。

其中：FPCAx是由PCAx方式寄存器（PxCMD）中的PxCPS2-PxCPS0位选择的PCAx时钟的频率。

如下图7.9-7，捕捉/比较模块的低字节PxCPLn与PCAx计数器的低字节PLx进行比较；若两者匹配时，PxCEXn引脚的电平发生改变，同时高字节PxCPHn中的偏移值被加到PxCPLn，PLx继续计数直到再次匹配，PxCEXn引脚的电平改变，周而复始，PxCEXn引脚输出频率由PxCPH0控制。如果PCAx的某个比较/捕捉模块使能该模式，PxTOPL的值固定为0xFF，用户可以配置PxTOPH值来改变计数最大值。




图7.9-7 频率输出方式原理框图



7.9.5 Mode3: PWM模式

PCAx的每个模块都可以被独立地产生脉宽调制（PWM）输出。配置PxSMPn: PxSMNn = 11将使能比较/捕捉模块n工作在PWM模式。在该模式下，通过配置PxFSn和PxFSNn两位可以使比较/捕捉模块n工作在以下4种PWM功能。

PCAx功能选择表

PxFSPn	PxFSNn	功能说明
0	0	8位PWM（单斜坡）
0	1	16位PWM（单斜坡）
1	0	16位相位修正PWM（双斜坡）
1	1	16位相频修正PWM（双斜坡）

8位脉宽调制器（PWM8）功能

当比较/捕捉模块工作在8位PWM功能时，PCAx Counter低8位PLx从0x00向PxTOPL递增计数（单斜坡模式），当PLx溢出时（从0xFF到0x00），保存在PxCPHn中的值被自动装入到PxCPLn，这个过程不需软件干预（如下图7.9-8 8位脉宽调制器（PWM）方式原理框图）。如果PCAx的某个比较/捕捉模块使能该模式，PxTOPL的值固定为0xFF，用户可以配置PxTOPH值来改变计数最大值，但不影响8位PWM输出周期。





图7.9-8 8位脉宽调制器（PWM）方式原理框图

模块的捕捉/比较寄存器PxCPHn用来改变PWM输出信号的占空比（在此模式下，PxCPn寄存器的更新不使用双缓冲机制）。当PxTCPn = 0时，PCA计数器/定时器的低字节（PLx）与PxCPLn中的值相等时，PxCEXn引脚上的输出被清‘0’；当PLx中的计数值溢出时，PxCEXn输出被置‘1’（见波形图7.9-9）；当PxTCPn = 1时，PxCEXn引脚输出极性相反的波形。8位PWM方式的占空比Duty = (256 - (PxCPHn + 1)) / 256。



如下波形图7.9-9，周期1为上电PxCEXn引脚的default值；周期1为PxCLn = 00H时，PxCEXn引脚输出电平；周期2 - 4分别为PxCLn = 01H、80H、FEH时，PxCEXn引脚相应占空比的波形；周期5为PxCLn = FFH引脚PxCEXn被拉高。



图中短横杠表示PxCLn值，圆点表示PxTOP值

图7.9-9 8位PWM波形图

16位脉宽调制器（PWM16）功能

16位脉宽调制PWM同8位PWM模式类似，都是基于PCAx Counter的单沿计数模式。在该方式下，16位捕捉/比较模块PxCPn用来定义PWM信号低电平时间的PCAx时钟数。当PxTCPn = 0时，PCAx计数器与模块的匹配寄存器PxCPn值匹配时，PxCEXn的输出被置为清‘0’；当计数器溢出时，PxCEXn输出被置‘1’，当PxTCPn = 1时，PxCEXn引脚输出极性相反的波形。实现原理框图如下图7.9-10所示。




图7.9-10 16位PWM模式框图（单沿模式）



16位PWM方式的占空比Duty = (65536 - (PxCPn+1)) / 65536

输出波形图如下图7.9-11所示，周期1为上电PxCEXn引脚的default值；周期1为PxCPn = 0000H时，PxCEXn引脚输出电平；周期2 - 4分别为PxCPn = 0001H、8000H、FFFEH时，PxCEXn引脚相应占空比的波形；周期5为PxCPn = FFFFH引脚PxCEXn被拉高；周期6 - 8为改变PxTOP和PxCPn值时，PxCEXn引脚的输出波形。




图7.9-11 16位PWM波形图

16位相位修正脉宽调制器 (XPWM16) 功能

相位修正PWM (XPWM) 功能为用户提供了一个获得高精度的、相位准确的PWM波形的的方法。与相位和频率修正模式类似，此模式是基于双斜坡操作。即计时器重复地从0x0000计到PxTOP，然后又从PxTOP倒退回到0x0000。当PxTCPn = 0时，当计时器往PxTOP计数时若PCAx Counter与PxCPn匹配，PxCEXn将清零为低电平；而在计时器往0x0000计数时若PCAx Counter与PxCPn匹配，PxCEXn将置位为高电平。当PxTCPn = 1时，PxCEXn引脚输出极性相反的波形。实现原理框图如下图7.9-12所示。当匹配发生时，匹配标志位PxCCFn被置‘1’ (PxMATn = 1)，若中断允许，则会产生一次PCAx中断响应。当PCAx从PxTOP递减计数回到0x0000溢出时，PCAx中断标志CFx也会被置‘1’，若中断允许，则会产生一次PCAx中断响应。




图7.9-12 16位相位修正模式框图



与单斜坡操作相比，双斜坡操作可获得的最大频率要小。但其对称特性十分适合于电机控制。

相位修正PWM模式的PWM分辨率可由PxTOP定义。最小分辨率为2比特 (PxTOP设为0x0003)，最大分辨率为16位。PWM分辨率位数 $R_{PxXPWM} = \log(PxTOP+1) / \log(2)$

工作于相位修正PWM模式时，计数器的数值一直累加到PxTOP值，然后改变计数方向。在一个定时器时钟周期里PCAx值等于PxTOP值，然后在下一次计数到来时PxTOP和PxCPn将得到更新。如下图7.9-13所示为16位XPWM波形图，由图中可以看出，PWM周期起始于PxTOP点，也终止于PxTOP点，并且PxTOP和PxCPn寄存器的值在PCAx到达PxTOP值时得到更新。由于为PxTOP和PxCPn寄存器写操作使用的是双缓冲机制，使得在PCAx计数过程中改变这两个寄存器的值将不会影响当前周期的计数最大值和比较捕获值。




图7.9-13 16位XPWM波形图

若要在PCAx运行时改变PxTOP值，最好用相位与频率修正模式代替相位修正模式。若PxTOP保持不变，那么这两种工作模式实际上没有区别。

工作于相位修正模式时PWM频率 $F_{PxXPWM} = f_{sysclk} / 2 \times PxTOP$

16位相频修正脉宽调制器 (XPPWM16) 方式

相位与频率修正PWM (XPPWM) 模式以下简称相频修正PWM模式。与相位修正模式类似，该功能也是基于双斜坡操作。XPPWM可以产生高精度的、相位与频率都准确的PWM波形。其实现原理框图如下图7.9-14所示。计时器重复地从0x0000计到PxTOP，然后又从PxTOP倒数到0x0000。PxTCPn = 0时，当计时器往PxTOP计数时若PCAx Counter与PxCPn匹配，PxCEXn将清零为低电平；而在计时器往0x0000计数时若PCAx Counter与PxCPn匹配，PxCEXn将置位为高电平。当PxTCPn = 1时，PxCEXn引脚输出极性相反的波形。当匹配发生时，匹配标志位PxCCFn被置‘1’ (PxMATn = 1)，若中断允许，则会产生一次PCAx中断响应。当PCAx Counter从PxTOP递减计数回到0x0000溢出时，PCAx中断标志CFx也会被置‘1’，若中断允许，则会产生一次PCAx中断响应。




图7.9-14 16位相频修正模式框图



与单斜坡操作相比，双斜坡操作可获得的最大频率要小。但其对称特性十分适合于电机控制。

相频修正PWM模式与相位修正PWM模式的主要区别在于PxCPn和PxTOP寄存器的更新时间，详见图7.9-13与图7.9-15。相频修正PWM输出的PWM在所有的周期中均为对称的信号，这是由于相位修正PWM是在PxTOP点更新PxCPn和PxTOP寄存器值，而相频修正PWM则是在0x0000点更新PxCPn和PxTOP寄存器的值。因此相频修正PWM一个周期内的上升和下降斜坡的长度始终相等，因此输出的脉冲是绝对对称的，这样就确保了频率的正确性。在PxCPn寄存器通过双缓冲方式得到更新的同一个时钟周期里PCAx溢出标志CFx置位。该中断标志位用来在每次计数器达到0x0000时产生中断。

具体波形图如下图7.9-15所示。如果XPPWM基频不断变化（通过改变PxTOP值），PxCPn的双缓冲特性使其更适用于这个应用。




图7.9-15 16位XPPWM波形图

相频修正修正PWM模式的PWM分辨率由PxTOP定义。最小分辨率为2比特（PxTOP设为0x0003），最大分辨率为16位（PxTOP设为0xff）。

输出的PWM频率 $F_{P_{XPPWM}} = f_{sysclk} / 2 \times PxTOP$

输出占空比 $Duty = (PxTOP - PxCPn+) / PxTOP$



7.9.6 寄存器

Table 7.30 PCAx标志寄存器

Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CF (98H)	CF0	-	-	-	-	-	P0CCF1	P0CCF0
P1CF (C0H)	CF1	-	-	-	-	-	P1CCF1	P1CCF0
P2CF (C8H)	CF2	-	-	-	-	-	P2CCF1	P2CCF0
读/写	读/写	-	-	-	-	-	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	-	-	-	-	-	0	0

位编号	位符号	说明
7	CFx	PCAx计数器/定时器溢出标志 当PCAx计数器/定时器从0xFFFF到0x0000溢出时由硬件置位。在计数器/定时器溢出（CFx）中断被允许时，该位置‘1’将导致CPU转向PCAx中断服务程序。该位不能由硬件自动清0，必须用软件清0。
1	PxCCF1	PxCCF1: PCAx模块1捕捉/比较标志 在发生一次匹配或捕捉时该位由硬件置位。当PxCCF1中断被允许时，该位置‘1’将导致CPU转向PCAx中断服务程序。该位不能由硬件自动清0必须用软件清0。
0	PxCCF0	PxCCF0: PCAx模块0捕捉/比较标志 在发生一次匹配或捕捉时该位由硬件置位。当PxCCF0中断被允许时，该位置‘1’将导致CPU转向PCAx中断服务程序。该位不能由硬件自动清0必须用软件清0。

Table 7.31 PCA使能寄存器

D8H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCACON	-	-	-	-	-	PR2	PR1	PR0
读/写	-	-	-	-	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	-	0	0	0

位编号	位符号	说明
2	PR2	PCA2计数器/定时器运行控制位 0: 禁止PCA2计数器/定时器 1: 允许PCA2计数器/定时器
1	PR1	PCA1计数器/定时器运行控制位 0: 禁止PCA1计数器/定时器 1: 允许PCA1计数器/定时器
0	PR0	PCA0计数器/定时器运行控制位 0: 禁止PCA0计数器/定时器 1: 允许PCA0计数器/定时器



Table 7.32 PCAx方式寄存器

Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CMD (99H)	ECF0	P0SDEN	-	-	-	P0CPS2	P0CPS1	P0CPS0
P1CMD (C1H)	ECF1	P1SDEN	-	-	-	P1CPS2	P1CPS1	P1CPS0
P2CMD (C9H)	ECF2	P2SDEN	-	-	-	P2CPS2	P2CPS1	P2CPS0
读/写	读/写	读/写	-	-	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	-	0	0	0

位编号	位符号	说明
7	ECFx	PCAx计数器/定时器溢出中断允许位 0: 禁止CFx中断 1: 当CFx被置位时, 允许PCAx计数器/定时器溢出的中断请求 该位是PCAx计数器/定时器溢出 (CFx) 中断的屏蔽位
6	PxSDEN	单/双斜坡选择位 0: PCAx工作在单沿模式, 此时该PCAx其它比较捕捉模块的双斜坡模式均被禁止 1: PCAx工作在双沿模式, 此时该PCAx其它比较捕捉模块的单斜坡模式均被禁止 当PCAx设定为两种斜坡中的一种时, 比较捕捉模块的另一种斜坡模式即使被配置也是无效的
2-0	PxCPS[2:0]	PCAx计数器/定时器时钟选择 这些位选择PCAx计数器的时钟源。具体请参照 ‘PCAx时钟源选择表’

Table 7.33 PxCPMn: PCA捕捉/比较寄存器

Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CPM0 (9AH)	P0SMP0	P0SMN0	P0FSP0	P0FSN0	P0ECOM0	P0TCP0	P0MAT0	P0ECCF0
P0CPM1 (9BH)	P0SMP1	P0SMN1	P0FSP1	P0FSN1	P0ECOM1	P0TCP1	P0MAT1	P0ECCF1
P1CPM0 (C2H)	P1SMP0	P1SMN0	P1FSP0	P1FSN0	P1ECOM0	P1TCP0	P1MAT0	P1ECCF0
P1CPM1 (C3H)	P1SMP1	P1SMN1	P1FSP1	P1FSN1	P1ECOM1	P1TCP1	P1MAT1	P1ECCF1
P2CPM0 (CAH)	P2SMP0	P2SMN0	P2FSP0	P2FSN0	P2ECOM0	P2TCP0	P2MAT0	P2ECCF0
P2CPM1 (CBH)	P2SMP1	P2SMN1	P2FSP1	P2FSN1	P2ECOM1	P2TCP1	P2MAT1	P2ECCF1
读写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	PxSMPn	PCAx模式选择位 00: 捕捉方式 01: 软件定时器 10: 频率输出 11: PWM输出 具体请参照 ‘PCAx模式选择表’
6	PxSMNn	



续上表

5	PxFSPn	<p>当PxSMPn: PxSMNn = 00时: 捕捉方式选择位</p> <p>0X: 比较/捕捉模块n工作在正沿触发方式</p> <p>10: 比较/捕捉模块n工作在负沿触发方式</p> <p>11: 比较/捕捉模块n工作在任意沿触发方式</p> <p>当PxSMPn: PxSMNn = 01时: 定时方式选择位</p> <p>0X: 连续软件定时模式</p> <p>1X: 单次软件定时模式</p>
4	PxFSNn	<p>当PxSMPn: PxSMNn = 11时: PWM方式选择</p> <p>00: 选择8位PWM方式</p> <p>01: 选择16位PWM方式</p> <p>10: 选择16位相位修正PWM方式</p> <p>11: 选择16位相频修正PWM方式</p> <p>当PxSMPn: PxSMNn = 10 (频率输出方式) 时此位才无效</p>
3	PxECOMn	<p>比较/捕捉模块功能使能位</p> <p>0: 禁止比较/捕捉模块n</p> <p>1: 使能比较/捕捉模块n</p>
2	PxTCPn	<p>当PxSMPn: PxSMNn = 00时, 该位为捕捉信号边沿指示位</p> <p>0: PxCEXn引脚为低电平</p> <p>1: PxCEXn引脚为高电平</p> <p>当PxSMPn: PxSMNn = 01时, 该位为波形输出控制位</p> <p>0: PxCEXn引脚不输出软件波形</p> <p>1: PxCEXn引脚允许软件波形输出</p> <p>当PxSMPn: PxSMNn = 11时, 该位为PWM输出取反使能位</p> <p>0: PWM正常输出波形 (Duty为低电平有效)</p> <p>1: PWM反向输出波形 (Duty为高电平有效)</p>
1	PxMATn	<p>匹配标志控制位</p> <p>0: 不置起相应模块的匹配标志</p> <p>1: 置起相应模块的匹配标志</p>
0	PxECCFn	<p>捕捉/比较标志中断允许位</p> <p>0: 禁止PxCCFn中断</p> <p>1: 当PxCCFn位被置‘1’时, 允许捕捉/比较标志的中断请求</p>



Table 7.34 PxFORCE强制输出控制寄存器

Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0FORCE (DCH)	-	-	P0OSC1	P0OSC0	-	-	P0FCO1	P0FCO0
P1FORCE (BDH)	-	-	P1OSC1	P1OSC0	-	-	P1FCO1	P1FCO0
P2FORCE (BEH)	-	-	P2OSC1	P2OSC0	-	-	P2FCO1	P2FCO0
读写	-	-	读/写	读/写	-	-	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	0	0	-	-	0	0

位编号	位符号	说明
5	PxOSC1	模块1引脚PxCEX1输出寄存器，该位只有当PxSMPn: PxSMNn = 01且P0FSPn: PxFSNn = 1x时有效 给该位写‘0’，PxCEX1引脚输出高电平，当发生比较匹配时，PxCEX1引脚被清低电平 给该位写‘1’，PxCEX1引脚输出低电平，当发生比较匹配时，PxCEX1引脚被置高电平
4	PxOSC0	模块0引脚PxCEX0输出寄存器，该位只有当PxSMPn: PxSMNn = 01且PxFSPn: PxFSNn = 1x时有效 给该位写‘0’，PxCEX0引脚输出高电平，当发生比较匹配时，PxCEX0引脚被清低电平 给该位写‘1’，PxCEX0引脚输出低电平，当发生比较匹配时，PxCEX0引脚被置高电平
1	PxFCO1	模块1强制匹配控制位（该位只有当PxSMPn: PxSMNn = 01时有效） 0: 不使能强制匹配 1: 使能强制匹配，匹配后硬件自动清零
0	PxFCO0	模块0强制匹配控制位（该位只有当PxSMPn: PxSMNn = 01时有效） 0: 不使能强制匹配 1: 使能强制匹配，匹配后硬件自动清零

Table 7.35 PCAx计数最大值低字节

Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0TOPL (9EH)	P0TOPL.7	P0TOPL.6	P0TOPL.5	P0TOPL.4	P0TOPL.3	P0TOPL.2	P0TOPL.1	P0TOPL.0
P1TOPL (C6H)	P1TOPL.7	P1TOPL.6	P1TOPL.5	P1TOPL.4	P1TOPL.3	P1TOPL.2	P1TOPL.1	P1TOPL.0
P2TOPL (CEH)	P2TOPL.7	P2TOPL.6	P2TOPL.5	P2TOPL.4	P2TOPL.3	P2TOPL.2	P2TOPL.1	P2TOPL.0
读写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	1	1	1	1	1	1	1	1

位编号	位符号	说明
7-0	PxTOPL.y (x = 0-2, y = 0-7)	PxTOPL: PCAx TOP定义低字节 (LSB)



Table 7.36 PCAx计数最大值高字节

Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0TOPH (9EH)	P0TOPH.7	P0TOPH.6	P0TOPH.5	P0TOPH.4	P0TOPH.3	P0TOPH.2	P0TOPH.1	P0TOPH.0
P1TOPH (C6H)	P1TOPH.7	P1TOPH.6	P1TOPH.5	P1TOPH.4	P1TOPH.3	P1TOPH.2	P1TOPH.1	P1TOPH.0
P2TOPH (CEH)	P2TOPH.7	P2TOPH.6	P2TOPH.5	P2TOPH.4	P2TOPH.3	P2TOPH.2	P2TOPH.1	P2TOPH.0
读写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	1	1	1	1	1	1	1	1

位编号	位符号	说明
7-0	PxTOPH.y (x = 0-2, y = 0-7)	PxTOPH: PCAx TOP定义高字节 (MSB)

Table 7.37 PCAx比较/捕捉模块低字节

Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CPL0 (9CH)	P0CPL0.7	P0CPL0.6	P0CPL0.5	P0CPL0.4	P0CPL0.3	P0CPL0.2	P0CPL0.1	P0CPL0.0
P0CPL1 (D4H)	P0CPL1.7	P0CPL1.6	P0CPL1.5	P0CPL1.4	P0CPL1.3	P0CPL1.2	P0CPL1.1	P0CPL1.0
P1CPL0 (C4H)	P1CPL0.7	P1CPL0.6	P1CPL0.5	P1CPL0.4	P1CPL0.3	P1CPL0.2	P1CPL0.1	P1CPL0.0
P1CPL1 (E4H)	P1CPL1.7	P1CPL1.6	P1CPL1.5	P1CPL1.4	P1CPL1.3	P1CPL1.2	P1CPL1.1	P1CPL1.0
P2CPL0 (CCH)	P2CPL0.7	P2CPL0.6	P2CPL0.5	P2CPL0.4	P2CPL0.3	P2CPL0.2	P2CPL0.1	P2CPL0.0
P2CPL1 (F4H)	P2CPL1.7	P2CPL1.6	P2CPL1.5	P2CPL1.4	P2CPL1.3	P2CPL1.2	P2CPL1.1	P2CPL1.0
读写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PxCPLn (x = 0-2, n = 0,1)	PxCPLn: PCAx比较/捕捉寄存低字节 PxCPLn寄存器保存16位捕捉模块n的低字节 (LSB)

Table 7.38 PCAx比较/捕捉模块高字节

Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CPH0 (9DH)	P0CPH0.7	P0CPH0.6	P0CPH0.5	P0CPH0.4	P0CPH0.3	P0CPH0.2	P0CPH0.1	P0CPH0.0
P0CPH1 (D5H)	P0CPH1.7	P0CPH1.6	P0CPH1.5	P0CPH1.4	P0CPH1.3	P0CPH1.2	P0CPH1.1	P0CPH1.0
P1CPH0 (C5H)	P1CPH0.7	P1CPH0.6	P1CPH0.5	P1CPH0.4	P1CPH0.3	P1CPH0.2	P1CPH0.1	P1CPH0.0
P1CPH1 (E5H)	P1CPH1.7	P1CPH1.6	P1CPH1.5	P1CPH1.4	P1CPH1.3	P1CPH1.2	P1CPH1.1	P1CPH1.0
P2CPH0 (CDH)	P2CPH0.7	P2CPH0.6	P2CPH0.5	P2CPH0.4	P2CPH0.3	P2CPH0.2	P2CPH0.1	P2CPH0.0
P2CPH1 (F5H)	P2CPH1.7	P2CPH1.6	P2CPH1.5	P2CPH1.4	P2CPH1.3	P2CPH1.2	P2CPH1.1	P2CPH1.0
读写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PxCPHn (x = 0-2, n = 0,1)	PxCPHn: PCA0捕捉模块高字节 PxCPHn寄存器保存16位捕捉模块n的高字节 (MSB)



7.10 中断

7.10.1 特性

- 21个中断源
- 4层中断优先级

SH79F6441有21个中断源：5个外部中断（INT0-INT4，INT4共8个中断源INT40-47共享一个向量地址），1个定时器中断（定时器3），3个PCA0-2中断，3个EUART中断，系统时钟监控中断，1个SPI中断，ADC中断和3路PWM中断，一个TWI中断，一个CRC中断，一个LPD中断。SH79F6441中断采用4级优先级结构，为处理21个中断源提供了极大的灵活性。

另外，SH79F6441为INT4提供了4种外部中断触发方式，可以通过寄存器选择。

7.10.2 中断允许控制

任何一个中断源均可通过对寄存器IEN0和IEN1中相应的位置位或清零，实现单独允许或禁止此中断功能。IEN0寄存器中还包含了一个全局使能位EA，它可以禁止所有的中断。如果要打开某个中断源，必须将EA控制位和IEN0/1中相应的控制位都设置为1。在复位后，所有中断允许位被清0，所有中断被禁止。

Table 7.39 初级中断允许寄存器

A8H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEN0	EA	EADC	ET3	ES0	EPCA1	EX1	EPCA0	EX0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	EA	所有中断允许位 0: 禁止所有中断 1: 允许所有中断
6	EADC	ADC中断允许位 0: 禁止ADC中断 1: 允许ADC中断
5	ET3	定时器3溢出中断允许位 0: 禁止定时器3溢出中断 1: 允许定时器3溢出中断
4	ES0	EUART0中断允许位 0: 禁止EUART0中断 1: 允许EUART0中断
3	EPCA1	PCA1中断允许位 0: 禁止PCA1中断 1: 允许PCA1中断
2	EX1	外部中断1允许位 0: 禁止外部中断1 1: 允许外部中断1
1	EPCA0	PCA0中断允许位 0: 禁止PCA0中断 1: 允许PCA0中断
0	EX0	外部中断0允许位 0: 禁止外部中断0 1: 允许外部中断0



Table 7.41 中断允许寄存器1

A9H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEN1	ESCM	ELPD	EX2	EX3	EX4	EPWM1	EPWM0	ETWI
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	ESCM	SCM中断允许位 0: 禁止SCM中断 1: 允许SCM中断
6	ELPD	LPD中断允许位 0: 禁止LPD中断 1: 允许LPD 中断
5	EX2	外部中断2允许位 0: 禁止外部中断2 1: 允许外部中断2
4	EX3	外部中断3允许位 0: 禁止外部中断3 1: 允许外部中断3
3	EX4	外部中断4允许位 0: 禁止外部中断4 1: 允许外部中断4
2	EPWM1	PWM1中断允许位 0: 禁止PWM1中断 1: 允许PWM1中断
1	EPWM0	PWM0中断允许位 0: 禁止PWM0中断 1: 允许PWM0中断
0	ETWI	TWI中断允许位 0: 禁止TWI中断 1: 允许TWI中断



Table 7.42 中断允许寄存器2

AAH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEN2	-	-	EPCA2	ESPI	EPWM2	ECRC	ES2	ES1
读/写	-	-	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	0	0	0	0	0	0

位编号	位符号	说明
5	EPCA2	PCA2中断允许位 0: 禁止PCA2中断 1: 允许PCA2中断
4	ESPI	SPI中断允许位 0: 禁止SPI中断 1: 允许SPI中断
3	EPWM2	PWM2中断允许位 0: 禁止PWM2中断 1: 允许PWM2中断
2	ECRC	CRC中断允许位 0: 禁止CRC中断 1: 允许CRC中断
1	ES2	EUART2中断允许位 0: 禁止EUART2中断 1: 允许EUART2中断
0	ES1	EUART1中断允许位 0: 禁止EUART1中断 1: 允许EUART1中断

Table 7.43 中断通道允许寄存器

BAH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IENC	EXS47	EXS46	EXS45	EXS44	EXS43	EXS42	EXS41	EXS40
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	EXS4x x = 0 - 7	外部中断4通道选择位 (x = 0 - 7) 0: 禁止外部中断4x 1: 允许外部中断4x

注意:

- (1) 打开外部中断0/1/4时, 相应的端口必须设置为输入状态。
- (2) 若要打开外部中断4, EX4和IENC中的EXS4x (x = 0 - 7) 相应位必须同时置1。



7.10.3 中断标志

每个中断源都有自己的中断标志，当产生中断时，硬件会置起相应的标志位，在中断汇总表中会列出中断标志位。

外部中断INT0/1产生外部中断INT x ($x = 0, 1$) 时，如果中断为边沿触发，CPU在响应中断后，标志IE x ($x = 0, 1$) 被硬件清零；如果中断是电平触发，外部中断源直接控制中断标志，如果是高电平，此标志位保持为1，否则清0。

外部中断INT2/3产生外部中断INT2/3时，如果中断为边沿触发，CPU在响应中断后，中断标志位IE2/3被硬件清0；如果中断是低电平触发，外部中断源引脚电平直接控制中断标志，而不是由片上硬件控制。

外部中断INT4产生中断时，EXF1寄存器中的IF4 x ($x = 0 - 7$) 标志位置位，INT4共7个中断源共享一个中断向量地址，标志位需要用户软件清除。但是如果INT4为电平触发时，标志位不能被用户软件清除，只受INT4中断源引脚所接信号电平直接控制。

注意尽管外部中断被禁止，但是中断标志位仍然受外部中断源输入状态变化而改变，除非该输入引脚配置为其它功能。

定时器3中断，定时器3的计数器溢出时，T3CON寄存器的TF3中断标志位置1，产生**定时器3**中断请求，CPU在响应中断后，TF3标志被硬件自动清0。

PCAx计数器溢出标志CF x ($x = 0, 1, 2, 3$) 置1将产生PCAx中断，并且每个比较捕捉模块发生匹配或者触发事件时，比较/捕捉标志PxCCFn ($n = 0/1/2$) 会被置1并产生PCAx中断，CPU响应中断后，这些标志不能被硬件清零，用户需要软件清除这些标志位。

串行通讯中断，SCON/1/2寄存器的标志RI或TI置1时，产生**EUART0/1/2**中断，CPU在响应中断后，标志不会被硬件自动清0。事实上，中断服务程序必须判断是收中断还是发中断，标志必须由软件清零。

系统时钟监控中断，SCM寄存器的SCMIF标志位置1时，产生**SCM**中断，标志由硬件清0。

SPI通讯中断，SPSTA寄存器的SPIF标志位或MODF标志位置1时，产生**SPI**中断，标志必须由软件清0。

ADC中断，ADCON寄存器的ADCIF标志位置1时，产生**ADC**中断。中断标志必须由软件清0。

PWM0/1/2中断，PWM0/1/2是独立的12bit PWM模块，此标志位在中断响应时由软件清0。

TWI中断，中断标志位TOUT，TWINT，TFREE置起时，产生**TWI**中断，三者共享中断向量，标志必须由软件清0。

CRC校验中断，CRCCON寄存器的CRCIF标志位置1时，产生**CRC**中断，标志必须由软件清0。

Table 7.43 外部中断标志寄存器

88H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TCON	-	-	-	-	IE1	IT1	IE0	IT0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3, 1	IE x ($x = 0, 1$)	外部中断 x 请求标志 0: 无中断挂起 1: 中断挂起
2, 0	IT x ($x = 0, 1$)	外部中断 x 触发方式 0: 低电平触发 1: 下降沿触发



Table 7.44 外部中断标志寄存器

E8H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
EXF0	IT4.1	IT4.0	IT3.1	IT3.0	IT2.1	IT2.0	IE3	IE2
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-6	IT4[1:0]	外部中断4触发模式位 00: 低电平触发 01: 下降沿触发 10: 上升沿触发 11: 双沿触发 IT4[1:0]控制外部中断4各中断源采用同一触发方式
5-4	IT3[1:0]	外部中断3触发模式位 00: 低电平触发 01: 下降沿触发 10: 上升沿触发 11: 双沿触发
3-2	IT2[1:0]	外部中断2触发模式位 00: 低电平触发 01: 下降沿触发 10: 上升沿触发 11: 双沿触发
1	IE3	外部中断3请求标志位 0: 无中断挂起 1: 中断挂起
0	IE2	外部中断2请求标志位 0: 无中断挂起 1: 中断挂起

Table 7.45 外部中断4标志寄存器

D8H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
EXF1	IF47	IF46	IF45	IF44	IF43	IF42	IF41	IF40
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	IF4x (x = 0 - 7)	外部中断4请求标志, IF4x须被软件清0 0: 无中断请求 1: 有中断请求



7.10.4 中断向量

当一个中断产生时，程序计数器内容被压栈，相应的中断向量地址被载入程序计数器。中断向量的地址在中断摘要表中详细列出。

7.10.5 中断优先级

每个中断源都可被单独设置为4个中断优先级之一，分别通过清0或置1 IPL0, IPH0, IPL1, IPH1中相应位来实现。但OVL不可屏蔽中断无需IPH/IPL控制，在所有中断源中享有最高优先级（除复位外）。中断优先级服务程序描述如下：

响应一个中断服务程序时，可响应更高优先级的中断，但不能响应同优先级或低优先级的另一个中断。

响应最高级中断服务程序时，不响应其它任何中断。如果不同中断优先级的中断源同时申请中断时，响应较高优先级的中断申请。

如果同优先级的中断源在指令周期开始时同时申请中断，那么内部查询序列确定中断请求响应顺序。

捕捉中断及比较器2中断优先级共用同一优先级设置，二者同时申请中断时按内部轮询优先级响应。

中断优先级		
优先位		中断优先级
IPHx	IPLx	
0	0	等级0（最低优先级）
0	1	等级1
1	0	等级2
1	1	等级3（最高优先级）

Table 7.46 中断优先级控制寄存器

B8H, B4H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IPL0	PINTL	PADCL	PT3L	PS0L	PCF1L	PX1L	PCF0L	PX0L
IPH0	PINTH	PADCH	PT3H	PS0H	PCF1H	PX1H	PCF0H	PX0H
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

B9H, B5H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IPL1	PSCML	PLPDL	PX2L	PX3L	PX4L	PPWM1L	PPWM0L	PTWIL
IPH1	PSCMH	PLPDH	PX2H	PX3H	PX4H	PPWM1H	PPWM0H	PTWIH
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
IPL0[7] IPH0[7]	PINTL/H	EUART1, EUART2, CRC, PWM2, SPI, PCA2中断优先级选择 <i>注意:</i> EUART1, EUART2, CRC, PWM2, SPI, PCA2中断 优先级共用优先级设置
IPL0[6:0] IPH0[6:0] IPL1[7:0] IPH1[7:0]	PxxxL/H	相应中断源xxx优先级选择



7.10.6 中断处理

中断标志在每个机器周期都会被采样获取。所有中断都在时钟的上升沿被采样。如果一个标志被置起，那么CPU捕获到后中断系统调用一个长转移指令（LCALL）调用其中断服务程序，但由硬件产生的LCALL会被下列任何条件阻止：


同级或更高级的优先级中断在运行中。

当前的周期不是执行中指令的最后一个周期。换言之，正在执行的指令完成前，任何中断请求都得不到响应。

正在执行的是一条RETI或者访问专用寄存器IEN0\1或是IPL\H的指令。换言之，在RETI或者读写IEN0\1或是IPL\H之后，不会马上响应中断请求，而至少在执行一条其它指令之后才会响应。

注意：因为更改优先级通常需要2条指令，在此期间，建议关闭相应的中断以避免在修改优先级过程中产生中断。如果当模块状态改变而中断标志不再有效时，将不会响应此中断。每一个轮询周期只查询有效的中断请求。

轮询周期/LCALL次序如下图所示：



由硬件产生的LCALL把程序计数器中的内容压入堆栈（但不保存PSW），然后将相应中断源的向量地址（参照中断向量表）存入程序计数器。

中断服务程序从指定地址开始，到RETI指令结束。RETI指令通知处理器中断服务程序结束，然后把堆栈顶部两字节弹出，重载入程序计数器中，执行完中断服务程序后程序回到原来停止的地方。RET指令也可以返回到原来地址继续执行，但是中断优先级控制系统仍然认为一个同一优先级的中断被响应，这种情况下，当同一优先级或低优先级中断将不会被响应。

7.10.7 中断响应时间

如果检测出一个中断，这个中断的请求标志位就会在被检测后的每个机器周期被置起。内部电路会保持这个值直到下一个机器周期，CPU会在第三个机器周期产生中断。如果响应有效，条件允许，在下一个指令执行的时候硬件LCALL指令将调用请求中断的服务程序，否则中断被挂起。LCALL指令调用程序需要7个机器周期。因而，从外部中断请求到开始执行中断程序中的第一条指令至少需要3+7个完整的机器周期。

当请求因前述的三个情况受阻时，中断响应时间会加长。如果同级或更高优先级的中断正在执行，额外的等待时间取决于正执行的中断服务程序的长度。

如果正在执行的指令还没有进行到最后一个周期，假如正在执行RETI指令，则完成正在执行的RETI指令，需要8个周期，加上为完成下一条指令所需的最长时间20个机器周期（如果该指令是16位操作数的DIV，MUL指令），若系统中只有一个中断源，再加上LCALL调用指令7个机器周期，则最长的响应时间是2+8+20+7个机器周期。

所以，中断响应时间一般大于10个机器周期小于37个机器周期。



7.10.8 外部中断输入

SH79F6441有5个外部中断输入。外部中断0-3分别有一个独立的中断源，外部中断4有8个中断源共用一个中断矢量地址。外部中断0/1可以通过设置TCON寄存器的IT1, IT0位来选择是电平触发或是边沿触发。当 $IT_x = 0$ ($x = 0, 1$)时，外部中断 INT_x ($x = 0, 1$)引脚为低电平触发；当 IT_x ($x = 0, 1$) = 1，外部中断 INT_x ($x = 0, 1$)为沿触发，在这个模式中，如果采样到一个系统时钟周期内 INT_x ($x = 0, 1$)引脚上采样为高电平而下个系统时钟周期采样为低电平，TCON寄存器的中断请求标志位置1，发出一个中断请求。由于外部中断引脚每个机器周期采样一次，输入高或低电平应当保持至少1个机器周期以确保能够被正确采样到。

外部中断2, 3分别有一个独立的中断源，外部中断2/3/4可以通过设置EXF0寄存器的 IT_x ($x = 2, 3, 4$)，选择是电平触发或是边沿触发或者是双沿触发。当 $IT_x = 00$ ($x = 2, 3, 4$)时，外部中断 INT_x ($x = 2, 3, 4$)引脚为低电平触发；当 IT_x ($x = 2, 3, 4$) = 01, 10，外部中断 INT_x ($x = 2, 3, 4$)为下降沿触发，在这个模式中，一个采样周期内 INT_x ($x = 2, 3, 4$)引脚上连续采样为高电平，而下个周期开始，连续采样SN个周期为低电平 (SN为Sample Num)，EXF0寄存器的中断请求标志位置1，发出一个中断请求。由于外部中断引脚每个周期采样一次，输入高或低电平应当保持至少SN个周期以确保能够被正确采样到。当 IT_x ($x = 2, 3, 4$) = 11，外部中断 INT_x ($x = 2, 3, 4$)为双沿触发，任何高低电平的转换都会触发一个中断请求。


如果外部中断为下降沿，上升沿触发，外部中断源应当将中断脚至少保持SN个周期高 (低) 电平，然后至少保持SN个周期低 (高) 电平。这样就确保了边沿能够被检测到以使 IE_x 置1。当调用中断服务程序后，CPU自动将 IE_x 清0。

如果外部中断为低电平触发，外部中断源必须一直保持请求有效，直到产生所请求的中断为止，此过程需要2倍SN个采样周期。如果中断服务完成后而外部中断仍旧维持，则会产生下一次中断。当中断为电平触发时不必清除中断标志 IE_x ($x = 2, 3, 4$)，因为中断只与输入口电平有关。


中断采样时钟分频比和连续采样次数均可以设置EXCON寄存器进行调节，满足不同中断响应要求。

外部中断4除了具有更多的中断触发方式外，与外部中断0, 1操作类似。

当SH79F6441进入空闲或是掉电模式，中断会唤醒处理器继续工作，详见电源管理章节。



注意：外部中断0-3的中断标志位在执行中断服务程序时被自动硬件清0，但外部中断4标志位IF40-46必须要软件清0。



外部中断探测



Table 7.47 外部中断采样次数控制寄存器

8BH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
EXCON	I1PS1	I1PS0	I1SN1	I1SN0	I0PS1	I0PS0	I0SN1	I0SN0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-6	I1PS[1:0]	外部中断INT4采样时钟预分频比选择位 00: 1/1 01: 1/4 10: 1/16 11: 1/64
5-4	I1SN[1:0]	外部中断INT4连续采样次数选择位 00: 1 01: 3 10: 4 11: 5
3-2	I0PS[1:0]	外部中断INT0, 1, 2, 3采样时钟预分频比选择位 00: 1/1 01: 1/4 10: 1/16 11: 1/64
1-0	I0SN[1:0]	外部中断INT0, 1, 2, 3连续采样次数选择位 00: 1 01: 3 10: 4 11: 5

注意: 若I0SN[1:0] = 11, 则外部中断0, 1, 2, 3 (下降沿触发), 连续采样5次低电平才会产生中断标志。



7.10.9 中断汇总

中断源	向量地址	允许位	标志位	轮询优先级	中断号(c语言)
Reset	0000H	-	-	0 (最高级)	
INT0	0003H	EX0	IE0	1	0
PCA0	000BH	ECF0	CF0	2	1
INT1	0013H	EX1	IE1	3	2
PCA1	001BH	ECF1	CF1	4	3
EUART0	0023H	ES0	RI+TI	5	4
Timer3	002BH	ET3	TF3	6	5
ADC	0033H	EADC	ADCIF	7	6
TWI	003BH	ETWI	TWINT	8	7
PWM0	0043H	EPWM0	PWM0IF	9	8
PWM1	004BH	EPWM1	PWM1IF	10	9
INT4	0053H	EX4+IENC	IF4X	11	10
INT3	005BH	EX3	IE3	12	11
INT2	0063H	EX2	IE2	13	12
LPD	006BH	ELPD	LPDF	14	13
SCM	0073H	ESCM	SCMIF	15	14
EUART1	007BH	ES1	RI1+TI1	16	15
EUART2	0083H	ES2	RI2+TI2	17	16
CRC	008BH	ECRC	CRCIF	18	17
PWM2	0093H	EPWM2	PWM2IF	19	18
SPI	009BH	ESPI	SPIF	20	19
PCA2	00A3H	ECF2	CF2	21	20



8. 增强功能

8.1 12bit脉冲宽度调制 (PWM0/1)

8.1.1 特性

- 三路12位精度PWM模块
- 提供每个PWM周期溢出中断
- 输出极性可选择

SH79F6441内建三路12位PWM模块。PWM模块可以产生3路周期和占空比分别可以调整的脉宽调制波形。PWMxEN (x = 0-2) 位用于使能3路PWM模块。PWMxCON (x = 0-2) 控制PWMx模块的时钟源、输出极性、周期中断等。寄存器PWMxPH/L (x = 0-2) 用于设置PWMx模块的周期，寄存器PWMxDH/L (x = 0-2) 用于设置PWMx模块的占空比。

8.1.2 12位PWM定时器

SH79F6441包含三路12位PWM模块。PWM模块可以产生周期和占空比分别可调整的脉宽调制波形。PWMxCON (x = 0-2) 寄存器用于控制PWMx模块的时钟、波形输出以及周期中断，PWMxPH/L (x = 0-2) 寄存器用于控制PWMx输出波形的周期，PWMxDH/L (x = 0-2) 寄存器用于控制PWMx模块输出波形的占空比。

在PWM输出允许期间，可以修改这三个寄存器，但在下一个PWM周期修改才会起作用。

Table 8.1 12位PWM控制寄存器

PWMx控制寄存器PWMxCON (x = 0-2)

Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM0CON (C7H)	PWM0EN	PWM0S	PWM0CK2	PWM0CK1	PWM0CK0	PWM0IE	PWM0IF	PWM0SS
PWM1CON (B6H)	PWM1EN	PWM1S	PWM1CK2	PWM1CK1	PWM1CK0	PWM1IE	PWM1IF	PWM1SS
PWM2CON (B7H)	PWM2EN	PWM2S	PWM2CK2	PWM2CK1	PWM2CK0	PWM2IE	PWM2IF	PWM2SS
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	PWMxEN	PWMx使能位 0: 禁止PWMx模块 1: 允许PWMx模块
6	PWMxS	PWMx输出模式 0: PWMx占空比期间输出高电平，占空比溢出后输出低电平 1: PWMx占空比期间输出低电平，占空比溢出后输出高电平
5-3	PWMxCK[2:0]	PWMx时钟选择位 000: 系统时钟/1 001: 系统时钟/2 010: 系统时钟/4 011: 系统时钟/8 100: 系统时钟/16 101: 系统时钟/32 110: 系统时钟/64 111: 系统时钟/128
2	PWMxIE	PWMx中断使能位 (当IEN2寄存器中的EPWMx位置1) 0: 禁止PWMx周期中断 1: 允许PWMx周期中断



续上表

1	PWMxIF	PWMx中断标志位 0: PWMx周期计数器没有溢出 1: PWMx周期计数器溢出, 由硬件置1
0	PWMxSS	PWMx引脚输出控制位 0: PWMx输出禁止, 用作I/O等功能 <i>注: 如果此位为0而PWMxEN = 1, 则整个PWMx模块仍然正常运行, 只是波形输出被禁止, PWMx模块可以做一个定时器来使用。</i> 1: PWMx输出允许 <i>注: 如果此位设为1而PWMxEN位为0, 则PWMx输出非选电平(选为高电平有效则出低电平, 低电平有效则出高电平)。</i>

Table 8.2 PWMx周期寄存器PWMxPH/L (x = 0-2)

Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM0PH (CDH)	-	-	-	-	PWM0P.11	PWM0P.10	PWM0P.9	PWM0P.8
PWM0PL (CCH)	PWM0P.7	PWM0P.6	PWM0P.5	PWM0P.4	PWM0P.3	PWM0P.2	PWM0P.1	PWM0P.0
PWM1PH (AFH)	-	-	-	-	PWM1P.11	PWM1P.10	PWM1P.9	PWM1P.8
PWM1PL (AEH)	PWM1P.7	PWM1P.6	PWM1P.5	PWM1P.4	PWM1P.3	PWM1P.2	PWM1P.1	PWM1P.0
PWM2PH (BDH)	-	-	-	-	PWM2P.11	PWM2P.10	PWM2P.9	PWM2P.8
PWM2PL (BCH)	PWM2P.7	PWM2P.6	PWM2P.5	PWM2P.4	PWM2P.3	PWM2P.2	PWM2P.1	PWM2P.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
3-0 7-0	PWMxP[11:0]	12位PWMx周期寄存器

PWMx输出周期 = [PWMxPH, PWMxPL] X PWM时钟周期。

PWMx的计数器计满至PWMxPH/L中的值后归零, 若PWMxPH/L为0时, 如果PWMxS为0, 则PWMx引脚输出低电平; 如果PWMxS为1, 则PWMx引脚输出高电平。

注意: 修改寄存器PWMxPH将使得PWMx的输出在下一个周期生效。用户需先修改PWMxPL, 再修改PWMxPH以修改PWM周期。无论PWMxPH是否被修改, 都需要将PWMxPH再写一次。



Table 8.3 PWMx占空比控制寄存器PWMxDH/L (x = 0-2)

Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWM0DH (CFH)	-	-	-	-	PWM0D.11	PWM0D.10	PWM0D.9	PWM0D.8
PWM0DL (CEH)	PWM0D.7	PWM0D.6	PWM0D.5	PWM0D.4	PWM0D.3	PWM0D.2	PWM0D.1	PWM0D.0
PWM1DH (A5H)	-	-	-	-	PWM1D.11	PWM1D.10	PWM1D.9	PWM1D.8
PWM1DL (A4H)	PWM1D.7	PWM1D.6	PWM1D.5	PWM1D.4	PWM1D.3	PWM1D.2	PWM1D.1	PWM1D.0
PWM2DH (BFH)	-	-	-	-	PWM2D.11	PWM2D.10	PWM2D.9	PWM2D.8
PWM2DL (BEH)	PWM2D.7	PWM2D.6	PWM2D.5	PWM2D.4	PWM2D.3	PWM2D.2	PWM2D.1	PWM2D.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
3-0 7-0	PWMxD[11:0]	<p>PWMx占空比控制，控制PWMx波形占空比的输出时间</p> <p>1. 当PWMxP ≤ PWMxD时 如果PWMxS = 0，则PWMx引脚输出高电平 如果PWMxS = 1，则PWMx引脚输出低电平</p> <p>2. 当PWMxD = 00H时 如果PWMxS = 0，则PWMx引脚输出低电平 如果PWMxS = 1，则PWMx引脚输出高电平</p>

注意：修改寄存器PWMxDH将使得PWMx的输出在下一个周期生效。用户需先修改PWMxDL，再修改PWMxDH以修改PWM占空比。无论PWMxPH是否被修改，都需要将PWMxDH再写一次。否则，低位的修改无效。

编程流程：

- (1) 选择PWM模块时钟源。
- (2) 通过写适当的值到PWM周期控制寄存器 (PWMxPH/L) 或PWM占空比寄存器 (PWMxDH/L) 设置PWM周期/占空比，先设置低位，再设置高位。注意，即使高位数值不变，也要重写一次，否则，低位的修改无效。
- (3) 通过设置PWM控制寄存器 (PWMxCON) 的PWMxS位选择PWMx输出模式 (高电平有效或低电平有效)。
- (4) 如果PWM周期或者占空比需要改变，操作流程如同步骤2或者步骤3说明。修改后的重载计数器的值在下一个周期开始有效。



8.2 增强型通用异步收发器 (EUART0/1/2)

8.2.1 特性

- SH79F6441有3个自带波特率发生器的EUART0/1/2
- 波特率发生器就是一个15位向上计数器
- 增强功能包括帧出错检测及自动地址识别
- EUARTx (x = 0、1、2) 有四种工作方式

注意：小下标x为EUART序号，例如EUARTx (x = 0、1、2)，下文将统一使用EUARTx，不再说明x的值。

8.2.2 工作方式

EUARTx有4种工作方式。在通信之前用户必须先初始化SCONx，选择方式和波特率。

在所有四种方式中，任何将SBUFx作为目标寄存器的写操作都会启动发送。在方式0中由条件R1x = 0和RENx = 1初始化接收。这会在TXDx引脚上产生一个时钟信号，然后在RXDx引脚上移8位数据。在其它方式中由输入的起始位初始化接收（如果R1x = 0和RENx = 1）。外部发送器通信以发送起始位开始。

EUARTx工作方式列表


SM0	SM1	方式	类型	波特率	帧长度	起始位	停止位	第9位
0	0	0	同步	$f_{sys}/(4或12)$	8位	无	无	无
0	1	1	异步	自带波特率发生器的溢出率/16	10位	1	1	无
1	0	2	异步	$f_{sys}/(32或64)$	11位	1	1	0, 1
1	1	3	异步	自带波特率发生器的溢出率/16	11位	1	1	0, 1

方式0：同步，半双工通讯

方式0支持与外部设备的同步通信。在RXDx引脚上收发串行数据，TXDx引脚发送移位时钟。SH79F6441提供TXDx引脚上的移位时钟，因此这种方式是串行通信的半双工方式。在这个方式中，每帧收发8位，低位先接收或发送。


通过置SMx2位 (SCONx.5) 为0或1，波特率固定为系统时钟的1/12或1/4。当SMx2位等于0时，串行端口以系统时钟的1/12运行。当SMx2位等于1时，串行端口以系统时钟的1/4运行。与标准8051唯一不同的是，SH79F6441在方式0中有2种波特率可选。

功能块框图如下图所示。数据通过RXDx引脚移入和移出串行端口，移位时钟由TXDx引脚输出。






任何将SBUFx作为目标寄存器的写操作都会启动发送。下一个系统时钟TX控制块开始发送。数据转换发生在移位时钟的下降沿，移位寄存器的内容逐次从左往右移位，空位置0。当移位寄存器中的所有8位都发送后，TX控制模块停止发送操作，然后在下一个系统时钟的上升沿将TI置位（SCONx.1）。



Send Timing of Mode 0


RENx（SCONx.4）置1和RIx（SCONx.0）清0初始化接收。下一个系统时钟启动接收，在移位时钟的上升沿锁存数据，接收转换寄存器的内容逐次向左移位。当所有8位数据都移到移位寄存器中后，RX控制块停止接收，在下一个系统时钟的上升沿RIx置位，直到被软件清零才允许下一次接收。



Receive Timing of Mode 0


方式1：8位EUARTx，可变波特率，异步全双工

方式1提供10位全双工异步通信，10位由一个起始位（逻辑0），8个数据位（低位为第一位）和一个停止位（逻辑1）组成。在接收时，这8个数据位存储在SBUFx中而停止位储存在RB8（SCONx.2）中。方式1中的波特率固定为自带波特率发生器溢出率的1/16。功能块框图如下图所示：






任何将SBUF_x作为目标寄存器的写操作都会启动发送，实际上发送是从16分频计数器中的下一次跳变之后的系统时钟开始的，因此位时间与16分频计数器是同步的，与对SBUF_x的写操作不同步。起始位首先在TXD_x引脚上移出，然后是8位数据位。在发送移位寄存器中的所有8位数据都发送完后，停止位在TXD_x引脚上移出，在停止位发出的同时TI标志置位。

**Send Timing of Mode 1**

只有REN_x置位时才允许接收。当RXD_x引脚检测到下降沿时串行口开始接收串行数据。为此，CPU对RXD_x不断采样，采样速率为波特率的16倍。当检测下降沿时，16分频计数器立即复位，这有助于16分频计数器与RXD_x引脚上的串行数据位同步。16分频计数器把每一位的时间分为16个状态，在第7、8、9状态时，位检测器对RXD_x端的电平进行采样。为抑制噪声，在这3个状态采样中至少有2次采样值一致数据才被接收。如果所接收的第一位不是0，说明这位不是一帧数据的起始位，该位被忽略，接收电路被复位，等待RXD_x引脚上另一个下降沿的到来。若起始位有效，则移入移位寄存器，并接着移入其它位到移位寄存器。8个数据位和1个停止位移入之后，移位寄存器的内容被分别装入SBUF_x和RB8中，RI_x置位，但必须满足下列条件：

- (1) RI_x = 0
- (2) SMx2 = 0或者接收的停止位 = 1


如果这些条件被满足，那么停止位装入RB8，8个数据位装入SBUF_x，RI_x被置位。否则接收的帧会丢失。这时，接收器将重新去探测RXD_x端是否另一个下降沿。用户必须用软件清零RI_x，然后才能再次接收。

**Receive Timing of Mode 1**




方式2: 9位EUARTx, 固定波特率, 异步全双工

这个方式使用异步全双工通信中的11位。一帧由一个起始位（逻辑0），8个数据位（低位为第一位），一个可编程的第9数据位和 一个停止位（逻辑1）组成。方式2支持多机通信和硬件地址识别（详见**多机通讯**章节）。在数据传送时，第9数据位（SCONx中的TB8）可以写0或1，例如，可写入PSW中的奇偶位P，或用作多机通信中的数据/地址标志位。当接收到数据时，第9数据位移入RB8而停止位不保存。PCON中的SMOD位选择波特率为系统工作频率的1/32或1/64。功能块框图如下所示：



任何将SBUFx作为目标寄存器的写操作都会启动发送，同时也将TB8载入到发送移位寄存器的第9位中。实际上发送是从16分频计数器中的下一次跳变之后的系统时钟开始的，因此位时间与16分频计数器是同步的，与对SBUFx的写操作不同步。起始位首先在TXDx引脚上移出，然后是9位数据。在发送转换寄存器中的所有9位数据都发送完后，停止位在TXDx引脚上移出，在停止位开始发送时TI标志置位。



Send Timing of Mode 2




只有RENx置位时才允许接收。当RXDx引脚检测到下降沿时串行口开始接收串行数据。为此，CPU对RXDx不断采样，采样速率为波特率的16倍。当检测下降沿时，16分频计数器立即复位。这有助于16分频计数器与RXDx引脚上的串行数据位同步。16分频计数器把每一位的时间分为16个状态，在第7、8、9状态时，位检测器对RXDx端的电平进行采样。为抑制噪声，在这3个状态采样中至少有2次采样值一致数据才被接收。如果所接收的第一位不是0，说明这位不是一帧数据的起始位，该位被忽略，接收电路被复位，等待RXDx引脚上另一个下降沿的到来。若起始位有效，则移入移位寄存器，并接着移入其它位到移位寄存器。9个数据位和1个停止位移入之后，移位寄存器的内容被分别装入SBUFx和RB8中，Rlx置位，但必须满足下列条件：

- (1) Rlx = 0
- (2) SMx2 = 0或者接收的第9位 = 1，且接收的字节符合约定从机地址

如果这些条件被满足，那么第9位移入RB8，8位数据移入SBUFx，Rlx被置位。否则接收的数据帧会丢失。


在停止位的当中，接收器回到寻找RXDx引脚上的另一个下降沿。用户必须用软件清除Rlx，然后才能再次接收。



Receive Timing of Mode 2

方式3：9位EUARTx，可变波特率，异步全双工


方式3使用方式2的传输协议以及方式1的波特率产生方式。





8.2.3 可微调波特率

EUARTx自带一个波特率发生器，它实质上就是一个15位递增计数器。



由图得到，波特率发生器的溢出率为

$$SBRT_{overflowrate} = \frac{F_{sys}}{32768 - SBRT}, \quad SBRT = [SBRTH, SBRTL]$$

因此，EUARTx在各模式下的波特率计算公式如下。

在方式0中，波特率可编程为系统时钟的1/12或1/4，由SMx2位决定。当SMx2为0时，串行端口在系统时钟的1/12下运行。当SMx2为1时，串行端口在系统时钟的1/4下运行。

在方式1和方式3中，波特率可微调，精度为一个系统时钟，公式如下：

$$BaudRate = \frac{F_{sys}}{16 \times (32768 - SBRT) + SFINE}$$

例如：F_{sys} = 8MHz，需要得到115200Hz的波特率，SBRT和SFINE值计算方法如下：

$$8000000/16/115200 = 4.34$$

$$SBRT = 32768 - 4 = 32764$$

$$\text{由BaudRate计算公式：} 115200 = 8000000/(16 \times 4 + SFINE)$$

$$\text{得到：} SFINE = 5.4 \approx 5$$

此微调方式计算出的实际波特率为115942，误差为0.64%；以往方式计算出的波特率误差为8.5%。

在方式2中，波特率固定为系统时钟的1/32或1/64，由SMOD位（PCON.7）中决定。当SMOD位为0时，EUARTx以系统时钟的1/64运行。当SMOD位为1时，EUARTx以系统时钟的1/32运行。

$$BaudRate = 2^{SMOD1} \times \left(\frac{f_{SYS}}{64}\right)$$



8.2.4 多机通讯

软件地址识别

方式2和方式3有一个专门的适用于多机通讯的功能。在这两个方式下，接收的是9位数据，第9位移入RB8中，然后再来一位停止位。EUARTx可以这样来设定：当接收到停止位时，只有在RB8 = 1的条件下，串行口中断才会有效（请求标志R1x置1）。可以通过将SCONx寄存器的SMx2位置1使EUARTx具有这个功能。

在多机通讯系统中，以如下所述来利用这一功能。当主机要发送一数据块给几个从机中的一个时，它先送出一地址字节，以辨认目标从机。地址字节与数据字节可用第9数据位来区别，地址字节的第9位为1，数据字节的第9位为0。

如果从机SMx2为1，则不会响应数据字节中断。地址字节可以中断所有从机，这样，每一个从机都检查所接收到的地址字节，以判别自己是不是目标从机。被寻到的从机清0 SMx2位，并准备接收即将到来的数据字节，当接收完毕时，从机再一次将SMx2置1。没有被寻址的从机，则维持它们的SMx2位为1，忽略到来的数据字节，继续做自己的事情。

注意：在方式0中，SMx2用来选择波特率加倍。在方式1中，SMx2用来检测停止位是否有效，如果SMx2 = 1，接收中断不会响应直到接收到一个有效的停止位。

自动（硬件）地址识别

在方式2和方式3中，SMx2置1将使EUARTx在如下状态下运行：当1个停止位被接收时，如果载入RB8的第9数据位为1（地址字节）并且接收到的数据字节符合EUARTx的从机地址，EUARTx产生一个中断。接着，从机应该将SMx2清零，以接收后续的数据字节。

在9位方式下要求第9位为1以表明该字节是地址而非数据。当主机要发送一组数据给几个从机中的一个时，必须先发送目标从机的地址。所有从机在等待接收地址字节时，为了确保仅在接收地址字节时产生中断，SMx2位必须置1。自动地址识别的特点是只有地址匹配的从机才能产生中断，地址比较通过硬件完成而不是软件。

中断产生后，地址相匹配的从机清零SMx2，继续接收数据字节。地址不匹配的从机不受影响，将继续等待接收和它匹配的地址字节。一旦全部信息接收完毕，地址匹配的从机应该再次把SMx2置1，忽略所有传送的非地址字节，直到接收到下一个地址字节。

使用自动地址识别功能时，主机可以通过调用给定的从机地址选择与一个或多个从机通信。使用广播地址可以联系所有的从机。有两个特殊功能寄存器用来定义从机地址（SADDR）和地址屏蔽（SADEN）。从机地址是一个8位的字节，存于SADDR寄存器中。SADEN用于定义SADDR内位的有效与否，如果SADEN中某一位为0，则SADDR中相应位的被忽略，如果SADEN中某一位置1，则SADDR中相应位的将用于得到给定的从机地址。这可以使用户在不改变SADDR寄存器中的从机地址的情况下灵活地寻址多个从机。使用给定地址可以识别多个从机而排除其他的从机。

	从机1	从机2
SADDR	10100100	10100111
SADEN（为0的位被忽略）	11111010	11111001
实际从机地址	10100x0x	10100xx1
广播地址（SADDR或SADEN）	1111111x	11111111

从机1和从机2给定地址的最低位是不同的。从机1忽略了最低位，而从机2的最低位是1。因此只与从机1通讯时，主机必须发送最低位为0的地址（10100000）。类似地，从机1的第1位为0，从机2的第1位被忽略。因此，只与从机2通讯时，主机必须发送第1位为1的地址（10100011）。如果主机希望同时与两从机通讯，则第0位为1，第1位为0，第2位被两从机都忽略，此时有两个不同的地址用于选定两个从机（1010 0001和1010 0101）。

主机可以通过广播地址与所有从机同时通讯。这个地址等于SADDR和SADEN的逻辑或，结果中的0表示该位被忽略。多数情况下，广播地址为0xFFh，该地址可被所有从机应答。

系统复位后，SADDR和SADEN两个寄存器初始化为0，这两个结果设定了给定地址和广播地址为XXXXXXXX（所有位都被忽略）。这有效地去除了多处机通讯的特性，禁止了自动寻址方式。这样的EUARTx将对任何地址都产生应答，兼容了不支持自动地址识别的8051控制器。用户可以按照上面提到的方法实现软件识别地址的多机通讯。



8.2.5 帧出错检测

当寄存器PCON中的SSTAT位为逻辑1时，帧出错检测功能才有效。3个错误标志位被置1后，只能通过软件清零，尽管后续接收的帧没有任何错误也不会自动清零。

注意：SSTAT位必须为逻辑1是访问状态位（FE, RXOV和TXCOL），SSTAT位为逻辑0时是访问方式选择位（SMx0, SMx1和SMx2）。

发送冲突

如果在一个发送正在进行时，用户软件写数据到SBUFx寄存器时，发送冲突位（SCONx寄存器中的TXCOL位）置1。如果发生了冲突，新数据会被忽略，不能被写入发送缓冲器。

接收溢出

如果在接收缓冲器中的数据未被读取之前，Rix清0。又有新的数据存入接收缓冲器，那么接收溢出位（SCONx寄存器中的RXOV位）置1。如果发生了接收溢出，接收缓冲器中原来的数据将丢失。

帧出错

如果检测到一个无效（低）停止位，那么帧出错位（寄存器SCONx中的FE）置1。

暂停检测

当连续检测到11个位都为低电平位时，则认为检测到一个暂停。由于暂停条件同样满足帧错误条件，因此检测到暂停时也会报告帧错误。一旦检测到暂停条件，UART将进入空闲状态并一直保持，直至接收到有效停止位（RXDx引脚上出现上升沿）。

8.2.6 寄存器

Table 8.4 电源控制寄存器

87H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON	SMOD	SSTAT	-	-	GF1	GF0	PD	IDL
读/写	读/写	读/写	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	0	0	0	0

位编号	位符号	说明
7	SMOD	UART0波特率加倍器 0: 在方式2中，波特率为系统时钟的1/64 1: 在方式2中，波特率为系统时钟的1/32
6	SSTAT	SCON[7:5]功能选择位 0: SCON[7:5]工作方式作为SM0, SM1, SM2 1: SCON[7:5]工作方式作为FE, RXOV, TXCOL
3-0	-	Other: 参见“电源管理”章节



Table 8.5 EUART0控制及状态寄存器

98H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SCON	SM0 /FE	SM1 /RXOV	SM2 /TXCOL	REN	TB8	RB8	TI	RI
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-6	SM[0:1]	EUART0串行方式控制位, SSTAT = 0 00: 方式0, 同步方式, 固定波特率 01: 方式1, 8位异步方式, 可变波特率 10: 方式2, 9位异步方式, 固定波特率 11: 方式3, 9位异步方式, 可变波特率
7	FE	EUART0帧出错标志位, 当FE位被读时, SSTAT位必须被置位 0: 无帧出错, 由软件清零 1: 帧出错, 由硬件置位
6	RXOV	EUART0接收溢出标志位, 当RXOV位被读时, SSTAT位必须被置位 0: 无接收溢出, 由软件清零 1: 接收溢出, 由硬件置位
5	SM2	EUART0多处理机通讯允许位 (第9位“1”校验器), SSTAT = 0 0: 在方式0下, 波特率是系统时钟的1/12 在方式1下, 禁止停止位确认检验, 任何停止位都会置位RI 在方式2和3下, 任何字节都会置位RI 1: 在方式0下, 波特率是系统时钟的1/4 在方式1下, 允许停止位确认检验, 只有有效的停止位 (1) 才能置位RI 在方式2和3下, 只有地址字节 (第9位 = 1) 才能置位RI
5	TXCOL	EUART0发送冲突标志位, 当TXCOL位被读时, SSTAT位必须被置位 0: 无发送冲突, 由软件清零 1: 发送冲突, 由硬件置位
4	REN	EUART0接收器允许位 0: 接收禁止 1: 接收允许
3	TB8	在EUART0的方式2和3下发送的第9位, 由软件置位或清零
2	RB8	在EUART0的方式1, 2和3下接收的第9位 在方式0下, 不使用RB8 在方式1下, 如果接收中断发生, 停止位移入RB8 在方式2和3下, 接收第9位
1	TI	EUART0的传送中断标志位 0: 由软件清零 1: 由硬件置位
0	RI	EUART0的接收中断标志位 0: 由软件清零 1: 由硬件置位



Table 8.6 EUART0数据缓冲器寄存器

99H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SBUF	SBUF.7	SBUF.6	SBUF.5	SBUF.4	SBUF.3	SBUF.2	SBUF.1	SBUF.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SBUF[7:0]	这个寄存器寻址两个寄存器：一个移位寄存器和一个接收锁存寄存器 SBUF的写入将发送字节到移位寄存器中，然后开始传输 SBUF的读取返回接收锁存器中的内容

Table 8.7 EUART0从机地址及地址屏蔽寄存器

9AH-9BH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SADDR (9AH)	SADDR.7	SADDR.6	SADDR.5	SADDR.4	SADDR.3	SADDR.2	SADDR.1	SADDR.0
SADEN (9BH)	SADEN.7	SADEN.6	SADEN.5	SADEN.4	SADEN.3	SADEN.2	SADEN.1	SADEN.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SADDR[7:0]	寄存器 SADDR 定义了EUART0的从机地址
7-0	SADEN[7:0]	寄存器 SADEN 是一个位屏蔽寄存器，决定 SADDR 的哪些位被检验 0: SADDR 中的相应位被忽略 1: SADDR 中的相应位对照接收到的地址被检验

Table 8.8 EUART0波特率发生器寄存器

9CH-9DH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SBRTH (9DH)	SBRTEN	SBRT.14	SBRT.13	SBRT.12	SBRT.11	SBRT.10	SBRT.9	SBRT.8
SBRTL (9CH)	SBRT.7	SBRT.6	SBRT.5	SBRT.4	SBRT.3	SBRT.2	SBRT.1	SBRT.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	SBRTEN	EUART0 波特率发生器使能控制位 0: 关闭 (默认) 1: 打开
6-0, 7-0	SBRT[14:0]	EUART0 波特率发生器计数器高7位和低8位寄存器

Table 8.9 EUART0波特率发生器微调寄存器

9EH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SFINE	-	-	-	-	SFINE.3	SFINE.2	SFINE.1	SFINE.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	SFINE[3:0]	EUART0 波特率发生器微调数据寄存器



Table 8.10 EUART1控制及状态寄存器

A0H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SCON1	SM10 /FE1	SM11 /RXOV1	SM12 /TXCOL1	REN1	TB81	RB81	TI1	RI1
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-6	SM1[0:1]	EUART1串行方式控制位, SSTAT1 = 0 00: 方式0, 同步方式, 固定波特率 01: 方式1, 8位异步方式, 可变波特率 10: 方式2, 9位异步方式, 固定波特率 11: 方式3, 9位异步方式, 可变波特率
7	FE1	EUART1帧出错标志位, 当FE1位被读时, SSTAT1位必须被置位 0: 无帧出错, 由软件清零 1: 帧出错, 由硬件置位
6	RXOV1	EUART1接收溢出标志位, 当RXOV1位被读时, SSTAT1位必须被置位 0: 无接收溢出, 由软件清零 1: 接收溢出, 由硬件置位
5	SM12	EUART1多处理机通讯允许位 (第9位“1”校验器), SSTAT1 = 0 0: 在方式0下, 波特率是系统时钟的1/12 在方式1下, 禁止停止位确认检验, 任何停止位都会置位RI1 在方式2和3下, 任何字节都会置位RI1 1: 在方式0下, 波特率是系统时钟的1/4 在方式1下, 允许停止位确认检验, 只有有效的停止位 (1) 才能置位RI1 在方式2和3下, 只有地址字节 (第9位 = 1) 才能置位RI1
5	TXCOL1	EUART1发送冲突标志位, 当TXCOL1位被读时, SSTAT1位必须被置位 0: 无发送冲突, 由软件清零 1: 发送冲突, 由硬件置位
4	REN1	EUART1接收器允许位 0: 接收禁止 1: 接收允许
3	TB81	在EUART1的方式2和3下发送的第9位, 由软件置位或清零
2	RB81	在EUART1的方式1, 2和3下接收数据的第9位 在方式0下, 不使用RB81 在方式1下, 如果接收中断发生, 停止位移入RB81 在方式2和3下, 接收第9位
1	TI1	EUART1的传送中断标志位 0: 由软件清零 1: 由硬件置位
0	RI1	EUART1的接收中断标志位 0: 由软件清零 1: 由硬件置位



Table 8.11 EUART1串行控制寄存器

A7H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON1	SMOD1	SSTAT1	-	-	-	-	-	-
读/写	读/写	读/写	-	-	-	-	-	-
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	-	-	-	-

位编号	位符号	说明
7	SMOD1	UART1波特率加倍器 0: 在方式2中, 波特率为系统时钟的1/64 1: 在方式2中, 波特率为系统时钟的1/32
6	SSTAT1	SCON1[7:5]功能选择 0: SCON[7:5]工作方式作为SM10, SM11, SM12 1: SCON[7:5]工作方式作为FE1, RXOV1, TXCOL1

Table 8.12 EUART1数据缓冲器寄存器

A1H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SBUF1	SBUF1.7	SBUF1.6	SBUF1.5	SBUF1.4	SBUF1.3	SBUF1.2	SBUF1.1	SBUF1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SBUF1[7:0]	这个寄存器寻址两个寄存器: 一个移位寄存器和一个接收锁存寄存器 SBUF1的写入将发送字节到移位寄存器中, 然后开始传输 SBUF1的读取返回接收锁存器中的内容

Table 8.13 EUART1从机地址及地址屏蔽寄存器

A2H-A3H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SADDR1 (A2H)	SADDR1.7	SADDR1.6	SADDR1.5	SADDR1.4	SADDR1.3	SADDR1.2	SADDR1.1	SADDR1.0
SADEN1 (A3H)	SADEN1.7	SADEN1.6	SADEN1.5	SADEN1.4	SADEN1.3	SADEN1.2	SADEN1.1	SADEN1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SADDR1[7:0]	寄存器SADDR1定义了EUART1的从机地址
7-0	SADEN1[7:0]	寄存器SADEN1是一个位屏蔽寄存器, 决定SADDR1的哪些位被检验 0: SADDR1中的相应位被忽略 1: SADDR1中的相应位对照接收到的地址被检验



Table 8.14 EUART1波特率发生器寄存器

A5H-A4H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SBRTH1 (A5H)	SBRTEN1	SBRT1.14	SBRT1.13	SBRT1.12	SBRT1.11	SBRT1.10	SBRT1.9	SBRT1.8
SBRTL1 (A4H)	SBRT1.7	SBRT1.6	SBRT1.5	SBRT1.4	SBRT1.3	SBRT1.2	SBRT1.1	SBRT1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	SBRTEN1	EUART1波特率发生器使能控制位 0: 关闭 (默认) 1: 打开
6-0, 7-0	SBRT1[14:0]	EUART1波特率发生器计数器高7位和低8位寄存器

Table 8.15 EUART1波特率发生器微调寄存器

A6H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SFINE1	-	-	-	-	SFINE1.3	SFINE1.2	SFINE1.1	SFINE1.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	SFINE1[3:0]	EUART1波特率发生器微调数据寄存器

Table 8.16 EUART2控制及状态寄存器

90H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SCON2	SM20 /FE2	SM21 /RXOV2	SM22 /TXCOL2	REN2	TB82	RB82	TI2	RI2
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-6	SM2[0:1]	EUART2串行方式控制位, SSTAT2 = 0 00: 方式0, 同步方式, 固定波特率 01: 方式1, 8位异步方式, 可变波特率 10: 方式2, 9位异步方式, 固定波特率 11: 方式3, 9位异步方式, 可变波特率
7	FE2	EUART2帧出错标志位, 当FE2位被读时, SSTAT2位必须被置位 0: 无帧出错, 由软件清零 1: 帧出错, 由硬件置位
6	RXOV2	EUART2接收溢出标志位, 当RXOV2位被读时, SSTAT2位必须被置位 0: 无接收溢出, 由软件清零 1: 接收溢出, 由硬件置位



续上表

5	SM22	<p>EUART2多处理机通讯允许位（第9位“1”校验器），SSTAT2 = 0</p> <p>0: 在方式0下，波特率是系统时钟的1/12 在方式1下，禁止停止位确认检验，任何停止位都会置位RI2 在方式2和3下，任何字节都会置位RI2</p> <p>1: 在方式0下，波特率是系统时钟的1/4 在方式1下，允许停止位确认检验，只有有效的停止位（1）才能置位RI2 在方式2和3下，只有地址字节（第9位 = 1）才能置位RI2</p>
5	TXCOL2	<p>EUART2发送冲突标志位，当TXCOL2位被读时，SSTAT2位必须被置位</p> <p>0: 无发送冲突，由软件清零 1: 发送冲突，由硬件置位</p>
4	REN2	<p>EUART2接收器允许位</p> <p>0: 接收禁止 1: 接收允许</p>
3	TB82	<p>在EUART2的方式2和3下发送的第9位，由软件置位或清零</p>
2	RB82	<p>在EUART2的方式1，2和3下接收数据的第9位</p> <p>在方式0下，不使用RB82 在方式1下，如果接收中断发生，停止位移入RB82 在方式2和3下，接收第9位</p>
1	TI2	<p>EUART2的传送中断标志位</p> <p>0: 由软件清零 1: 由硬件置位</p>
0	RI2	<p>EUART2的接收中断标志位</p> <p>0: 由软件清零 1: 由硬件置位</p>

Table 8.17 EUART2串行控制寄存器

97H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON2	SMOD2	SSTAT2	-	-	-	-	-	-
读/写	读/写	读/写	-	-	-	-	-	-
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	-	-	-	-

位编号	位符号	说明
7	SMOD2	<p>UART2波特率加倍器</p> <p>0: 在方式2中，波特率为系统时钟的1/64 1: 在方式2中，波特率为系统时钟的1/32</p>
6	SSTAT2	<p>SCON2[7:5]功能选择</p> <p>0: SCON[7:5]工作方式作为SM20, SM21, SM22 1: SCON[7:5]工作方式作为FE2, RXOV2, TXCOL2</p>

Table 8.18 EUART2数据缓冲器寄存器

91H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SBUF2	SBUF2.7	SBUF2.6	SBUF2.5	SBUF2.4	SBUF2.3	SBUF2.2	SBUF2.1	SBUF2.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SBUF2[7:0]	<p>这个寄存器寻址两个寄存器：一个移位寄存器和一个接收锁存寄存器 SBUF2的写入将发送字节到移位寄存器中，然后开始传输 SBUF2的读取返回接收锁存器中的内容</p>



Table 8.19 EUART2从机地址及地址屏蔽寄存器

92H-93H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SADDR2 (92H)	SADDR2.7	SADDR2.6	SADDR2.5	SADDR2.4	SADDR2.3	SADDR2.2	SADDR2.1	SADDR2.0
SADEN2 (93H)	SADEN2.7	SADEN2.6	SADEN2.5	SADEN2.4	SADEN2.3	SADEN2.2	SADEN2.1	SADEN2.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SADDR2[7:0]	寄存器SADDR2定义了EUART2的从机地址
7-0	SADEN2[7:0]	寄存器SADEN2是一个位屏蔽寄存器，决定SADDR2的哪些位被检验 0: SADDR2中的相应位被忽略 1: SADDR2中的相应位对照接收到的地址被检验

Table 8.20 EUART2波特率发生器寄存器

95H-94H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SBRTH2 (95H)	SBRTEN2	SBRT2.14	SBRT2.13	SBRT2.12	SBRT2.11	SBRT2.10	SBRT2.9	SBRT2.8
SBRTL2 (94H)	SBRT2.7	SBRT2.6	SBRT2.5	SBRT2.4	SBRT2.3	SBRT2.2	SBRT2.1	SBRT2.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	SBRTEN2	EUART2波特率发生器使能控制位 0: 关闭 (默认) 1: 打开
6-0, 7-0	SBRT2[14:0]	EUART2波特率发生器计数器高7位和低8位寄存器

Table 8.21 EUART2波特率发生器微调寄存器

96H, Bank1	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SFINE2	-	-	-	-	SFINE2.3	SFINE2.2	SFINE2.1	SFINE2.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	SFINE2[3:0]	EUART2波特率发生器微调数据寄存器



8.3 串行通讯接口 (TWI)


8.3.1 特性

- 两线模式，简单快捷
- 支持主机模式 (Master) 和从机模式 (Slave)
- 允许发送数据 (Transmitter) 和接收数据 (Receiver)
- 支持多主机通讯的仲裁功能
- 具有低电平总线超时判断 (Timeout)
- 在空闲模式可唤醒系统
- 地址可编程

TWI串行总线采用两根线 (SDA和SCL) 在总线和装置之间传递信息。SH79F6441完全符合TWI总线规范，自动对字节进行传输进行处理，并对串行通讯进行跟踪。

TWI时钟为系统时钟。

典型TWI通讯如下图所示，最高支持128个不同的器件进行通讯。



8.3.2 数据传输格式

数据传输格式


数据传输中数据线上每一位的传输均需要时钟线上一个脉冲。在时钟高电平时数据线应保持稳定。但发送起始条件和终止条件时不需要遵守此规则。

和I2C通讯协议相似，TWI定义了两个特殊的波形：起始条件和终止条件。在时钟线为高电平时数据线的下降沿定义为起始条件；在时钟线为高电平时数据线的上升沿定义为终止条件。起始条件和终止条件均由主机发出。


主机可以发起和终结一次传输。当主机发送一个起始条件时开始一次传输，发送一个终止条件时结束本次传输。在起始条件和终止条件之间，总线定义为“忙碌”状态。其它主机不应该去试图发起传输。在“忙碌”状态下，如果主机再次发送起始条件，则定义为“重复起始条件”，表示主机希望不放弃总线的情况下开始一次新的传输。发送重复起始条件后，总线仍处于“忙碌”状态，一直到总线出现终止条件。鉴于重复起始条件和起始条件性质完全一致，除特别声明，本文中采用起始条件来代替两者。

所有数据包 (包括地址包) 均有9位组成，包括1个字节和一个应答位。主机负责发出时钟和起始及终止条件，接收者负责给出应答信号。接收者通过在第九个时钟脉冲处将数据线拉低发出“应答 (ACK)”信号；或维持第九个脉冲处维持高电平表示“不应答 (NACK)”信号。当接收方接收到最后一个字节，或因某种原因无法继续接收数据时，应回应“不应答 (NACK)”信号。TWI采用从高到低逐位进行传输。

一次传输通常包括一个起始条件，地址+读/写，一个或多个数据包和一个终止条件。仅包含起始条件和终止条件的数据格式是不合通讯规则的。值得注意的是“线与”结构给主机和从机之间的握手信号提供了方便。当主机相对太快或从机需要处理其它事务时，从机可以通过拉低时钟线来拉长时钟线的低电平时间，从而降低通讯频率。从机可以拉长时钟线的低电平周期但不会影响到时钟线高电平的周期。




在产生应答信号时，SH79F6441拉低SDA信号线。中断标志位置起期间，SH79F6441拉低SCL信号线，释放SDA信号线。中断处理完毕后清除TWINT标志，释放SCL信号线。



时钟同步

当多个主机同时希望控制总线时，总线将依据“线与”原则决定时钟线高低电平。对于所有参与传输的主机来说，定义清楚每一个时钟脉冲的起始是相当重要的。

时钟线电平的由高到低跳变将导致所有参与传输的器件开始低电平计时。每一个器件计时达到自己低电平要求时释放时钟线，在时钟线变为高电平之前进入高电平等待期；当所有器件均计满低电平周期时，时钟线才变为高电平。之后所有器件开始对高电平进行计时，第一个计满高电平周期的器件将拉低时钟线，进入下一个时钟周期。





数据仲裁

主机只有在总线处于“空闲”状态时才能开始一次传输。两个或多个主机可能在最小保持时间 ($t_{HOLD,STA}$) 内同时发送起始条件，从而在总线上只看到一个起始条件。


由于发送起始条件的主机无法知道是否有其它主机在竞争总线，只能靠时钟高电平时对数据线的仲裁判断哪个主机占用总线。当有主机传输低电平时，传输高电平的主机将失去仲裁，必须放弃总线。

失去仲裁的主机将继续发送时钟，直到当前传输字节发送完毕。当两个主机同时访问一个从机时，可能会顺利通过地址阶段，在传输数据时将继续进行仲裁。这种机制要求所有TWI器件在进行数据传输时可以检测数据线上的真实状态。

如果该主机同时开启了从机模式，在发送地址阶段失去仲裁后应检测线上的地址是否与自己相匹配；如果是对自己的访问，应立即切换到从机模式，接收信息。


每次传输中，仍要检测线上的“重复起始条件”，当检测到并非自己发出的“重复起始条件”时，应立即退出当前传输。仲裁不应发生在如下情况：

- (1) 重复起始条件和数据
- (2) 终止条件和数据
- (3) 重复起始条件和终止条件



8.3.3 功能描述

下图描述了TWI通讯模块的详细结构。





总线接口单元

总线接口单元包括数据和地址移位寄存器（TWIDAT），开始/终止条件控制器，仲裁和总线超时检测单元。

寄存器TWIDAT存储了即将发送的数据或地址和接收到的数据和地址。

开始/终止条件控制器负责发送和检测总线上的开始条件，重复开始条件和终止条件。

如果SH79F6441已经作为主机开始一次传输，仲裁单元将始终检测是否有仲裁发生。当失去仲裁时，控制单元可以进行合适的动作，并产生相应的状态码。

SH79F6441在传输数据/地址时，必须在SCL由低跳高前维持数据稳定。

SH79F6441在传输ACK/NACK时，在SCL由低跳高后产生TWINT中断，并在SCL由高跳低时拉低SCL，在TWINT中断清零时释放SCL。

SH79F6441在传输ACK/NACK信号时，若TWINT已被清零，SCL仍为高电平时，SDA产生跳变，则重新产生TWINT中断，状态为00H。SH79F6441当前通讯终止，该状态与普通00H状态处理一致。

SH79F6441在传输ACK/NACK信号时，若TWINT未被清零，SCL仍为高电平时，SDA产生跳变，则状态直接切换到00H，不会再次产生中断。SH79F6441作为从机进入该状态，则当前通讯终止，可发生STA开始主机传输，或重新接受STA+ADR对自己地址的访问。SH79F6441作为主机进入该状态，则当前通讯终止，可发生STA开始主机传输，或重新接受STA+ADR对自己的访问。

SH79F6441在当前通讯终止后，不会再参与当前传输。SH79F6441若作为主机存在，请开启EFREE功能，防止进入逻辑死区。

SH79F6441规定总线维持高电平超过 $T_{FREE} = T_{SYS} \times TWTFREE \times 256$ （必须保证 T_{FREE} 大于 $t_{SCL}/2$ （ t_{SCL} 为时钟线的周期））所定义的系统时钟个数时为“空闲”状态，释放总线。该功能仅适用于一个数据包传输过程中（8+1个位）。SH79F6441处于从机发送模式，且所传输的第一个字节为低电平时适用该功能。起始条件（STA、RSTA）不适用于该功能。SH79F6441产生中断，寄存器TWICON中的TFREE会被置位（如果控制位EFREE已置位）。

如果时钟线SCL被从机拉低时，通讯会暂时中止；而主机也没有办法将时钟线拉高。为解决此问题，TWI协议规定参与传输的所有器件，将时钟线维持低电平超过 $N \times T_{SYS}$ （N值由TWITOUT寄存器决定）所定义的时钟个数时为“总线超时”，寄存器TWICON中的TOUT会被置位（如果控制位ETOT已置位）。

频率生成单元

在主机模式下，可通过寄存器TWICON的CR[1:0]分频系数及TWIBR寄存器来设定通讯频率。SCL频率为 $f_{sys}/(16+2 \times CR \times TWIBR)$ 。

地址匹配单元

地址匹配单元检验所收到的地址是否与寄存器TWIADR中的7位地址相匹配。如果通用地址使能位GC被置位，也将检测是否与通用地址00H相匹配。当地址匹配时，控制单元将产生合适的动作及相应的状态码。

控制单元

控制单元监视TWI总线，并依据控制寄存器TWICON的设置进行相应的回应。当TWI总线有需要应用层注意的事件时，TWI中断标志被置起，标明当前事件的状态码会被写入状态寄存器TWISTA。状态寄存器TWISTA只表示TWI通讯中断产生时的通讯状态信息；其它情况下状态寄存器内是一个用于表示没有有效状态码的状态码。在中断清除之前，时钟线将维持低电平。应用软件可在处理完任务后才允许TWI通讯继续。

8.3.4 传输模式

TWI通讯是以字节为基础和中断驱动的通讯总线。诸如接收到一个字节或发送一个开始条件的所有总线事件均会产生一个中断。所以在字节传输期间，应用软件可以进行其它的操作。需注意的是，控制寄存器TWICON中的TWI使能位ENTWI和中断控制寄存器IEN0中的所有中断控制位EA和TWI中断控制位ETWI将共同决定TWI中断标志TWINT被置位时是否会产生中断。如果ETWI或EA未置位，应用软件必须对TWINT标志进行枚举检测才能知道是否有TWI事件发生。

当TWINT位置起时，表示一次TWI传输已完成，等待应用软件的回应，此时状态寄存器TWISTA包含了当前的状态。应用软件可通过寄存器TWICON和TWISTA决定TWI进行哪种通讯。

下面将分别介绍TWI通讯的四种主要模式，并对所有可能的状态码进行了描述。下图中有如下缩写：

S	: 开始条件	\bar{A}	: 无应答位
Rs	: 重复开始条件	DATA	: 8位数据
R	: 读控制位	P	: 终止条件
W	: 写控制位	SLA	: 从机地址
A	: 应答位		

圆形用于表示中断标志已被置起。其中的数字表示当前状态寄存器TWISTA中被掩去低三位的状态码。在TWINT被清除之前，TWI通讯会暂停，应用软件必须决定是继续通讯还是终止当前传输。对每一个状态码，所需要的软件动作和随后的传输细节均有描述。



主机发送模式


主机发送模式中,主机发送一系列数据到从机。为进入主机发送模式,一个开始条件,随后一个从机地址+写控制字(SLA+W)地址包表示进入主机发送模式(MT)。

通过设置控制寄存器TWICON中的ENTWI和STA,清除STO和TWINT,TWI逻辑将检测TWI总线并在允许时发出一个开始条件(STA)。当开始条件(STA)传输完毕,通讯中断(TWINT)被置起,状态寄存器(TWISTA)为08H,中断服务程序应将从机地址和写控制字(SLA+W)写入数据寄存器TWIDAT。在开启下一个传输前清除TWINT标志。

当从机地址和写控制字传输完毕并收到一个“应答”信息时,中断(TWINT)被置起,状态寄存器TWISTA中有几个可能的状态:对主机模式有18H,20H和38H,对从机模式有68H,78H和B0H。

主机发送模式状态码

状态码	TWI总线和硬件接口状态	应用软件响应				TWI执行的下一个动作	
		读/写数据寄存器TWIDAT操作	控制位操作				
			STA	STO	TWINT		AA
08H	已发送开始条件	写入SLA+W	X	0	0	X	发送SLA+W,接收ACK或NACK
10H	已发送重复开始条件	写入SLA+W	X	0	0	X	发送SLA+W,接收ACK或NACK
		写入SLA+R	X	0	0	X	发送SLA+R,TWI将切换到主机接收模式
18H	已发送SLA+W; 已接收ACK	写入数据字节	0	0	0	X	发送数据,接收ACK或NACK
		无TWIDAT动作	1	0	0	X	发送重复开始条件
			0	1	0	X	发送终止条件;清除STO标志
			1	1	0	X	发送终止条件,之后发送起始条件;STO被清除
20H	已发送SLA+W; 已接收NACK	写入数据字节	0	0	0	X	发送数据,接收ACK或NACK
		无TWIDAT动作	1	0	0	X	发送重复开始条件
			0	1	0	X	发送终止条件;清除STO标志
			1	1	0	X	发送终止条件,之后发送起始条件;STO被清除
28H	已发送TWIDAT中数据; 已接收ACK	写入数据字节	0	0	0	X	发送数据,接收ACK或NACK
		无TWIDAT动作	1	0	0	X	发送重复开始条件
			0	1	0	X	发送终止条件;清除STO标志
			1	1	0	X	发送终止条件,之后发送起始条件;STO被清除
30H	已发送TWIDAT中数据; 已接收NACK	写入数据字节	0	0	0	X	发送数据,接收ACK或NACK
		无TWIDAT动作	1	0	0	X	发送重复开始条件
			0	1	0	X	发送终止条件;清除STO标志
			1	1	0	X	发送终止条件,之后发送起始条件;STO被清除
38H	在SLA+W或数据传输中丢失仲裁位	无TWIDAT动作	0	0	0	X	TWI总线被释放;进入非寻址从机模式
		无TWIDAT动作	1	0	0	X	在总线空闲时发送开始条件





主机接收模式


主机接收模式中,主机从从机接收一系列数据。为进入主机接收模式,一个开始条件,随后一个从机地址+读控制字(SLA+R)地址包表示进入主机接受模式(MR)。

通过设置控制寄存器TWICON中的ENTWI和STA,清除STO和TWINT,TWI逻辑将检测TWI总线并在允许时发出一个开始条件(STA)。当开始条件(STA)传输完毕,通讯中断(TWINT)被置起,状态寄存器(TWISTA)为08H,中断服务程序应将从机地址和读控制字(SLA+R)写入数据寄存器TWIDAT。在开启下一个传输前清除TWINT标志。

当从机地址和写控制字传输完毕并收到一个“应答”信息时,中断(TWINT)被置起,状态寄存器TWISTA中有几个可能的状态:对主机模式有40H,48H和38H,对从机模式有68H,78H和B0H。

主机接收模式状态码

状态码	TWI总线和 硬件接口状态	应用软件响应				TWI执行的下一个动作	
		读/写数据寄存器 TWIDAT操作	控制位操作				
			STA	STO	TW INT		AA
08H	已发送开始条件	写入SLA+R	X	0	0	X	发送SLA+R,接收ACK或NACK
10H	已发送重复开始条件	写入SLA+R	X	0	0	X	发送SLA+R,接收ACK或NACK
		写入SLA+W	X	0	0	X	发送SLA+W,TWI将切换到主机发送模式
38H	发送SLA+R或NACK 时失去仲裁	无TWIDAT动作	0	0	0	X	TWI总线被释放;进入非寻址从机模式
			1	0	0	X	在总线空闲时发送开始条件
40H	已发送SLA+R; 已接收ACK	无TWIDAT动作	0	0	0	0	接收数据,返回NACK
			0	0	0	1	接收数据,返回ACK
48H	已发送SLA+R; 已接收NACK	无TWIDAT动作	1	0	0	X	发送重复开始条件
			0	1	0	X	发送终止条件;清除STO标志
			1	1	0	X	发送终止条件,之后发送起始条件;STO被清除
50H	数据已接收; 已回应ACK	读取数据	0	0	0	0	接收数据,返回NACK
			0	0	0	1	接收数据,返回ACK
58H	数据已接收; 已回应NACK	读取数据	1	0	0	X	发送重复开始条件
			0	1	0	X	发送终止条件;清除STO标志
			1	1	0	X	发送终止条件,之后发送起始条件;STO被清除





从机发送模式


从机发送模式中，从机发送一系列数据到主机。为初始化从机发送模式，必须对控制寄存器TWICON和地址寄存器TWIADR进行初始化：置位控制寄存器TWICON中的ENTWI和AA，清除STA、STO和TWINT；地址寄存器TWIADR中高7位为SH79F6441准备相应的地址。如果GC置位，SH79F6441也将响应通用地址（00H）；否则将不响应通用地址。

在TWIADR和TWICON初始化后，SH79F6441将等待总线对自己地址或通用地址（如果GC被置位）的响应。如果方向标志位是“读”，则TWI进入从机发送模式，否则将进入从机接收模式。在地址和读标志位接收完毕后，中断标志（TWINT）置位，状态寄存器TWISTA有效。

在传输中，如果将应答使能位“AA”清零，TWI将传送最后一个字节，并依据主机接收方发送的应答或不应答信息位进入C0H或C8H状态。总线将切换到非地址从机模式，不在响应主机传输。从而主机接收方将接收到一串“1”。最后一个字节发送完毕后，如果主机仍需额外的数据（传输“应答”信号），则进入C8H状态。

从机发送模式状态码

状态码	TWI总线和硬件接口状态	应用软件响应				TWI执行的下一个动作	
		读/写数据寄存器TWIDAT操作	控制位操作				
			STA	STO	TWINT		AA
A8H	已收到自己SLA+R；已经回应ACK	写入数据字节	X	0	0	0	发送最后数据；等待ACK或NACK回应
			X	0	0	1	发送数据；等待ACK或NACK回应
B0H	作为主机发送SLA+R/W时失去仲裁，收到主机SLA+R；已回应ACK	写入数据字节	X	0	0	0	发送最后数据；等待ACK或NACK回应
			X	0	0	1	发送数据；等待ACK或NACK回应
B8H	已发送TWIDAT数据；已接收ACK回应	写入数据字节	X	0	0	0	发送最后数据；等待ACK或NACK回应
			X	0	0	1	发送数据；等待ACK或NACK回应
C0H	已发送TWIDAT数据；已接收NACK回应	无TWIDAT动作	0	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址
			0	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置
			1	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址；总线空闲时发送“开始条件”
			1	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置；总线空闲时发送“开始条件”
C8H	已发送最后一个TWIDAT数据(AA=0)；已接收ACK回应	无TWIDAT动作	0	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址
			0	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置
			1	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址；总线空闲时发送“开始条件”
			1	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置；总线空闲时发送“开始条件”



从机接收模式

从机接收模式中，从机从主机接收一系列数据。为初始化从机接收模式，必须对控制寄存器TWICON和地址寄存器TWIADR进行初始化：置位控制寄存器TWICON中的ENTWI和AA，清除STA、STO和TWINT；地址寄存器TWIADR中高7位为SH79F6441准备相应的地址。如果GC置位，SH79F6441也将响应通用地址（00H）；否则将不响应通用地址。

在TWIADR和TWICON初始化后，SH79F6441将等待总线对自己地址或通用地址（如果GC被置位）的响应。如果方向标志位是“写”，则TWI进入从机接收模式，否则将进入从机发送模式。在地址和写标志位接收完毕后，中断标志（TWINT）置位，状态寄存器TWISTA有效。

在传输中，如果将应答使能位“AA”清零，TWI将接收最后一个字节并回应“不应答”信息。回应“不应答”可以表示当前从机无法接收更多字节。当AA = 0时，SH79F6441无法回应对自己地址的访问；但仍然监视总线状态，并可以通过AA = 1恢复对自己地址的相应。可以通过AA = 0暂时将SH79F6441从总线隔离。


从机接收模式状态码

状态码	TWI总线和硬件接口状态	应用软件响应				TWI执行的下一个动作	
		读/写数据寄存器TWIDAT操作	控制位操作				
			STA	STO	TWINT		AA
60H	已收到自己SLA+W；已回应ACK	无TWIDAT动作	X	0	0	0	接收数据；发送NACK回应
			X	0	0	1	接收数据；发送ACK回应
68H	作为主机发送SLA+R/W时失去仲裁，收到主机SLA+W；已回应ACK	无TWIDAT动作	X	0	0	0	接收数据；发送NACK回应
			X	0	0	1	接收数据；发送ACK回应
70H	收到主机发送通用地址；已回应ACK	无TWIDAT动作	X	0	0	0	接收数据；发送NACK回应
			X	0	0	1	接收数据；发送ACK回应
78H	作为主机发送SLA+R/W时失去仲裁，收到主机发送通用地址；已回应ACK	无TWIDAT动作	X	0	0	0	接收数据；发送NACK回应
			X	0	0	1	接收数据；发送ACK回应



续上表

80H	处于已寻址状态； 已收到数据； 已回应ACK	读取数据	X	0	0	0	接收数据；发送NACK回应
			X	0	0	1	接收数据；发送ACK回应
88H	处于已寻址状态； 已收到数据； 已回应NACK	读取数据	0	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址
			0	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置
			1	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址；总线空闲时发送“开始条件”
			1	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置；总线空闲时发送“开始条件”
90H	处于通用地址已寻址状态；已收到数据；已回应ACK	读取数据	X	0	0	0	接收数据；发送NACK回应
			X	0	0	1	接收数据；发送ACK回应
98H	处于通用地址已寻址状态；已收到数据；已回应NACK	读取数据	0	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址
			0	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置
			1	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址；总线空闲时发送“开始条件”
			1	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置；总线空闲时发送“开始条件”
A0H	作为从机时收到终止条件或重复开始条件	无TWIDAT动作	0	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址
			0	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置
			1	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址；总线空闲时发送“开始条件”
			1	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置；总线空闲时发送“开始条件”



其它模式

除上述状态码外，两个状态码没有明确的TWI状态。状态0F8H表示由于中断标志TWINT未置起，没有相应的状态信息。当中断TWINT未置起，即在清除一个状态后到一个新状态建立前均由0F8H进行填充。

状态00H表示在TWI总线通讯中有错误发生，即传输中有非法的开始条件或终止条件发生。例如在传输地址，数据或回应ACK应答时有起始条件或终止条件发生。当总线扰乱了内部逻辑时也会产生00H状态。当非法状态出现时，会置起中断标志位TWINT。可通过置起STO并清除TWINT标志恢复到正常通讯，SH79F6441将进入非寻址从机模式，并自动清除STO标志。数据线和时钟线将被释放，线上无终止条件传送。

其它模式状态码

状态码	TWI总线和硬件接口状态	应用软件响应				TWI执行的下一个动作	
		读/写数据寄存器 TWIDAT操作	控制位操作				
			STA	STO	TWINT		AA
F8H	没有有效状态码；TWINT=0	无TWIDAT动作	无TWICON动作			等待或处理当前传输	
00H	在主机或寻址从机模式下有非法开始条件或终止条件发送；接口导致TWI内部逻辑混乱	无TWIDAT动作	0	1	0	x	只有内部硬件受影响；释放总线；切换到非寻址从机模式；清除STO



8.3.5 寄存器

Table 8.22 TWI控制寄存器

C8H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWICON	TOUT	ENTWI	STA	STO	TWINT	AA	TFREE	EFREE
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	TOUT	总线超时标志位 0: 无超时发生 1: 当TWI总线低电平超过 $N \times T_{SYS}$ 时置位。必须由软件清除 N值由TWITOUT寄存器决定
6	ENTWI	TWI使能位 0: 关闭TWI功能 1: 开启TWI功能
5	STA	起始位 0: 不会发送起始条件 1: 当总线空闲时发送起始条件
4	STO	终止位 0: 不会发送终止条件 1: 作为主机时发送终止条件；作为从机时不向总线发送终止条件，但状态恢复到非寻址从机状态。硬件将自动清除该标志位
3	TWINT	TWI串行中断标志位 0: 没有TWI串行中断发生 1: 产生TWI通讯状态中除0F8H之外的状态时置位，必须由软件清除
2	AA	声明应答标志 0: 回复“不应答”信号（SDA高电平） 1: 回复“应答”信号（SDA低电平）
1	TFREE	SCL高电平超时标志位 0: 无超时发生 1: 参与总线传输时，如时钟线高电平超过 $T_{FREE} = T_{SYS} \times TWTFREE \times 256$ 所定义的系统时钟个数时置位。必须由软件清除。 注意：必须保证T_{FREE}大于总线的$t_{SCL}/2$（t_{SCL}为时钟线的周期）
0	EFREE	SCL高电平超时使能位 0: 禁止SCL总线高电平超时判断 1: 允许SCL总线高电平超时判断

特别提示：TOUT, TWINT, TFREE均将触发TWI中断，三者共享一个中断向量。



Table 8.23 TWI总线超时计数寄存器

E6H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWITOUT	CNT1	CNT0	-	-	-	-	TWIPCR	-
读/写	读/写	读/写	-	-	-	-	读/写	-
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	-	-	0	-

位编号	位符号	说明
7-6	CNT[1:0]	总线超时计数控制位 00: N = 25000 01: N = 50000 10: N = 100000 11: N = 200000 N的值在总线超时功能中使用
1	TWIPCR	TWI上拉电阻控制位 0: SDA、SCL内部30kΩ上拉电阻关闭 1: SDA、SCL内部30kΩ上拉电阻开启

Table 8.24 TWI状态寄存器

D1H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWISTA	TWISTA.7	TWISTA.6	TWISTA.5	TWISTA.4	TWISTA.3	CR.1	CR.0	ETOT
读/写	读	读	读	读	读	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	1	1	1	1	1	0	0	0

位编号	位符号	说明
7-3	TWISTA[7:3]	TWI串行通讯状态位 参见相应的状态描述
1-2	CR[0:1]	TWI分频系数 00: 64 01: 16 10: 4 11: 1 CR[1:0]的值在发送波特率的计算公式中使用，详见频率生成单元
0	ETOT	总线超时使能位 0: 禁止总线超时判断 1: 使能总线超时判断

注意: SCL频率为 $f_{sys}/(16 + 2 \times CR \times TWIBR)$

Table 8.25 TWI高电平超时计数寄存器

89H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWTFREE	TWTFREE.7	TWTFREE.6	TWTFREE.5	TWTFREE.4	TWTFREE.3	TWTFREE.2	TWTFREE.1	TWTFREE.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	TWTFREE[7:0]	TWTFREE超时检测配置位



Table 8.26 TWI比特率寄存器

8AH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWIBR	TWIBR.7	TWIBR.6	TWIBR.5	TWIBR.4	TWIBR.3	TWIBR.2	TWIBR.1	TWIBR.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
位编号	位符号	说明						
7-0	TWIBR[7:0]	TWI比特率配置位						

Table 8.27 TWI地址寄存器

8CH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWIADR	TWA.6	TWA.5	TWA.4	TWA.3	TWA.2	TWA.1	TWA.0	GC
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
位编号	位符号	说明						
7-1	TWIADR[6:0]	TWI地址配置位 配置SH79F6441作为从机时的地址						
0	GC	通用地址使能位 0: 禁止响应通用地址 1: 允许响应通用地址						

Table 8.28 TWI数据寄存器

8DH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWIDAT	TWIDAT.7	TWIDAT.6	TWIDAT.5	TWIDAT.4	TWIDAT.3	TWIDAT.2	TWIDAT.1	TWIDAT.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
位编号	位符号	说明						
7-0	TWIDAT[7:0]	TWI通讯数据寄存器						

Table 8.29 TWI地址屏蔽寄存器

8FH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWIAMR	TWIAMR.7	TWIAMR.6	TWIAMR.5	TWIAMR.4	TWIAMR.3	TWIAMR.2	TWIAMR.1	-
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	-
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	-
位编号	位符号	说明						
7-1	TWIAMR[7:1]	TWIAMR寄存器的每一位可屏蔽TWIADR地址寄存器中相应的地址位。如果屏蔽位置1，地址匹配逻辑忽略输入的地址位与TWIADR中的相应地址位的比较结果；如果屏蔽位置0，不忽略相应位的比较结果。						




8.4 串行外部设备接口 (SPI)

8.4.1 特性

- 全双工，三线同步传输
- 主从机操作
- 8个可编程主时钟频率
- 极性相位可编程的串行时钟
- 带MCU中断的主模式故障出错标志
- 写入冲突标志保护
- 可选择LSB或MSB传输

串行外部设备接口 (SPI) 是一种高速串行通信接口，允许MCU与外围设备 (包括其它MCU) 进行全双工，同步串行通讯。

下图所示即为典型的由一个主设备和若干从属外部设备组成的SPI总线网络，主设备通过3条线连接所有从设备，主设备控制连接从属设备SS引脚的4个并行端口来选中其中一个从属设备进行通讯。



8.4.2 信号描述

主输出从输入 (MOSI)

该路信号连接主设备和一个从设备。数据通过MOSI从主设备串行传送到从设备，主设备输出，从设备输入。

主输入从输出 (MISO)

该路信号连接从设备和主设备。数据通过MISO从从设备串行传送到主设备，从设备输出，主设备输入。当SPI配置为从设备并未被选中 (\overline{SS} 引脚为高电平)，从设备的MISO引脚处于高阻状态。

SPI串行时钟 (SCK)

SCK信号用作控制MOSI和MISO线上输入输出数据的同步移动。每8时钟周期线上传送一个字节。如果从设备未被选中 (\overline{SS} 引脚为高电平)，SCK信号被此从设备忽略。

从设备选择引脚 (\overline{SS})

每个从属外围设备由一个从选择引脚 (\overline{SS} 引脚) 选择，当引脚信号为低电平时，表明该从设备被选中。主设备可以通过软件控制连接于从设备SS引脚的端口电平选择每个从设备，很明显，只有一个主设备可以驱动通讯网络。为了防止MISO总线冲突，同一时间只允许一个从设备与主设备通讯。在主设备模式中， \overline{SS} 引脚状态关联SPI状态寄存器SPSTA中MODF标志位以防止多个主设备驱动MOSI和SCK。

下列情况， \overline{SS} 引脚可以作为普通端口或其它功能使用：

(1) 设备作为主设备，SPI控制寄存器SPCON寄存器的SSDIS位置1。这种配置仅仅存在于通讯网络中只有一个主设备的情况，因此，SPI状态寄存器SPSTA中MODF标志位不会被置1。

(2) 设备配置为从设备，SPI控制寄存器SPCON的CPHA位和SSDIS位置1。这种配置情况存在于只有一个主设备一个从设备的通讯网络中，因此，设备总是被选中的，主设备也不需要控制从设备的 \overline{SS} 引脚选择其作为通讯目标。

注意：当CPHA = '0'时， \overline{SS} 引脚电平被拉低表示启动发送。




8.4.3 波特率

在主模式下，SPI的波特率有六种可选择的频率，分别是内部时钟的4，8，16，32，64或128分频，可以通过设定SPCON寄存器的SPR[2:0]位进行选择。

8.4.4 功能描述

下图所示是SPI模块的详细结构。



SPI模块框图




8.4.5 工作模式

SPI可配置为主模式或从模式中的一种。SPI模块的配置和初始化通过设置SPCON寄存器（串行外围设备控制寄存器）和SPSTA（串行外围设备状态寄存器）来完成。配置完成后，通过设置SPCON，SPSTA，SPDAT（串行外围设备数据寄存器）来完成数据传送。

在SPI通讯期间，数据同步地被串行的移进移出。串行时钟线（SCK）使两条串行数据线（MOSI和MISO）上数据的移动和采样保持同步。从设备选择线（ \overline{SS} ）可以独立地选择SPI从属设备；如果从设备没有被选中，则不能参与SPI总线上的活动。

当SPI主设备通过MOSI线传送数据到从设备时，从设备通过MISO线发送数据到主设备作为响应，这就实现了在同一时钟下数据发送和接收的同步全双工传输。发送移位寄存器和接收移位寄存器使用相同的特殊功能器地址，对SPI数据寄存器SPDAT进行写操作将写入发送移位寄存器，对SPDAT寄存器进行读操作将获得接收移位寄存器的数据。



全双工主从互联图

主模式

(1) 模式启动

SPI主设备控制SPI总线上所有数据传送的启动。当SPCON寄存器中的MSTR位置1时，SPI在主模式下运行，只有一个主设备可以启动传送。

(2) 发送

在SPI主模式下，写一个字节数据到SPI数据寄存器SPDAT，数据将会写入发送移位缓冲器。如果发送移位寄存器已经存在一个数据，那么主SPI产生一个WCOL信号以表明写入太快。但是在发送移位寄存器中的数据不会受到影响，发送也不会中断。另外如果发送移位寄存器为空，那么主设备立即按照SCK上的SPI时钟频率串行地移出发送移位寄存器中的数据到MOSI线上。当传送完毕，SPSTA寄存器中的SPIF位被置1。如果SPI中断被允许，当SPIF位置1时，也会产生一个中断。

(3) 接收

当主设备通过MOSI线传送数据给从设备时，相对应的从设备同时也通过MISO线将其发送移位寄存器的内容传送给主设备的接收移位寄存器，实现全双工操作。因此，SPIF标志位置1即表示传送完成也表示接收数据完毕。从设备接收的数据按照MSB或LSB优先的传送方向存入主设备的接收移位寄存器。当一个字节的数据完全被移入接收寄存器时，处理器可以通过读SPDAT寄存器获得该数据。如果发生超限（SPIF标志未被清0，就试图开始下一次传送），RXOV位置1，表示发生数据超限，此时接收移位寄存器保持原有数据并且SPIF位置1，这样直到SPIF位被清0，SPI主设备将不会接收任何数据。

从模式

(1) 模式启动

当SPCON寄存器中的MSTR位清0，SPI在从模式下运行。在数据传送之前，从设备的 \overline{SS} 引脚必须被置低，而且必须保持低电平直到一个字节数据传送完毕。

(2) 发送与接收

从属模式下，按照主设备控制的SCK信号，数据通过MOSI引脚移入，MISO引脚移出。一个位计数器记录SCK的边沿数，当接收移位寄存器移入8位数据（一个字节）同时发送移位寄存器移出8位数据（一个字节），SPIF标志位被置1。数据可以通过读取SPDAT寄存器获得。如果SPI中断被允许，当SPIF置1时，也会产生一个中断。


为防止超限，SPI从设备在向接收移位寄存器移入数据之前也必须软件清零SPIF标志位，否则RXOV位置1，表示发生数据超限。此时接收移位寄存器保持原有数据并且SPIF位置1，这样SPI从设备将不会接收任何数据直到SPIF清0。

SPI从设备不能启动数据传送，所以SPI从设备必须在主设备开始一次新的数据传送之前将要传送的数据写入发送移位寄存器。如果在开始发送之前未写入数据，从设备将传送“0x00”字节给主设备。如果写SPDAT操作发生在传送过程中，那么SPI从设备的WCOL标志位置1，即如果传送移位寄存器已经含有数据，SPI从设备的WCOL位置1，表示写SPDAT冲突。但是移位寄存器的数据不受影响，传送也不会被中断。




8.4.6 传送形式

通过软件设置SPCON寄存器的CPOL位和CPHA位，用户可以选择SPI时钟极性和相位的四种组合方式。CPOL位定义时钟的极性，即空闲时的电平状态，它对SPI传输格式影响不大。CPHA位定义时钟的相位，即定义允许数据采样移位的时钟边沿。在主从通讯的两个设备中，时钟极性相位的设置应一致。




数据传送形式 (CPHA = 0)

如果CPHA = 0，SCK的第一个沿捕获数据，从设备必须在SCK的第一个沿之前将数据准备好，因此， \overline{SS} 引脚的下降沿从设备开始发送数据。 \overline{SS} 引脚在每次传送完一个字节之后必须被拉高，在发送下一个字节之前重新设置为低电平，因此当CPHA = 0，SSDIS不起作用。



数据发送形式 (CPHA = 1)

如果CPHA = 1，主设备在SCK的第一个沿将数据输出到MOSI线上，从设备把SCK的第一个沿作为开始发送信号。用户必须在第一个SCK的两个沿内完成写SPDAT的操作。 \overline{SS} 引脚在每个字节数据的传送过程始终保持低电平。这种数据传输形式是一个主设备一个从设备之间通信的首选形式。



CPHA/SS时序

注意：当SPI用作从设备模式，且SPCON寄存器的CPOL位清0，P2.0/SCK端口必须设置为输入模式，并在SPEN位置1前打开上拉电阻。



8.4.7 出错检测

SPSTA寄存器中的标志位表示在SPI通讯中的出错情况：

(1) 模式故障 (MODF)

SPI主模式下的模式故障出错表明 \overline{SS} 引脚上的电平状态与实际的设备模式不一致。SPSTA寄存器中MODF位置1后，表明系统控制存在多主设备冲突的问题。这种情况下，SPI系统受到如下影响：

- 产生SPI接收/错误CPU中断请求；
- SPSTA寄存器的SPEN位清0，SPI被禁止；
- SPCON寄存器的MSTR位清0。

当SPCON寄存器的 \overline{SS} 引脚禁止位(SSDIS)清0， \overline{SS} 引脚信号为低时，MODF标志位置1。然而，对于只有一个主设备的系统来说，主设备的 \overline{SS} 引脚被拉低，那决不是另外一个主设备试图驱动网络。这种情况下，为防止MODF置1，可使SPCON寄存器中的SSDIS位置1， \overline{SS} 引脚作为普通I/O口或是其它功能引脚。

重新启动串行通信时，用户必须将MODF位软件清0，将SPCON寄存器中的MSTR位和SPSTA寄存器的SPEN位置1，重新启动主模式。

(2) 写冲突 (WCOL)

在发送数据序列期间写入SPDAT寄存器而引起的写冲突，SPSTA寄存器中的WCOL位置1。WCOL位置1不会引起中断，发送也不会中止。WCOL位需由软件清0。

(3) 超限情况 (RXOV)


主设备或从设备尚未清除SPIF位，主或从设备又试图发送几个数据字节时，超限情况发生。在这种情况下，接收移位寄存器保持原有数据，SPIF置1，同样SPI设备直到SPIF被清除后才会再接收数据。在SPIF位被清除之前继续调用中断，发送也不会中止。RXOV位置1不会引起中断，RXOV位需由软件清0。

8.4.8 中断

两种SPI状态标志SPIF & MODF能产生一个CPU中断请求。

串行外围设备数据发送标志，SPIF：完成一个字节发送后由硬件置1。

模式故障标志，MODF：该位被置1表示 \overline{SS} 引脚上的电平与SPI模式不一致的。SSDIS位为0并且MODF置1将产生SPI接收器/出错CPU中断请求。当SSDIS置1时，无MODF中断请求产生。



SPI中断请求的产生



8.4.9 寄存器

Table 8.30 SPI控制寄存器

A2H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SPCON	DIR	MSTR	CPHA	CPOL	SSDIS	SPR2	SPR1	SPR0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	DIR	传送方向选择位 0: MSB优先发送 1: LSB优先发送
6	MSTR	SP设备选择位 0: 配置SPI作为从属设备 1: 配置SPI作为主设备
5	CPHA	时钟相位控制位 0: SCK周期的第一沿采集数据 1: SCK周期的第二沿采集数据
4	CPOL	时钟极性控制位 0: 在Idle状态下SCK处于低电平 1: 在Idle状态下SCK处于高电平
3	SSDIS	SS引脚控制位 0: 在主和从模式下, 打开SS引脚 1: 在主和从模式下, 关闭SS引脚 如果SSDIS置1, 不产生MODF中断请求。 在从模式下, 如果CPHA = 0, 该位不起作用。
2-0	SPR[2:0]	串行外部设备时钟速率选择位 000: $f_{SYS}/4$ 001: $f_{SYS}/8$ 010: $f_{SYS}/16$ 011: $f_{SYS}/32$ 100: $f_{SYS}/64$ 101: $f_{SYS}/128$ 110: $f_{SYS}/256$ 111: $f_{SYS}/512$



Table 8.31 SPI状态寄存器

F8H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SPSTA	SPEN	SPIF	MODF	WCOL	RXOV	-	-	-
读/写	读/写	读/写	读/写	读/写	读/写	-	-	-
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	-	-	-

位编号	位符号	说明
7	SPEN	SPI控制位 0: 关闭SPI 1: 打开SPI接口
6	SPIF	串行外部设备数据传送标志位 0: 由软件清0 1: 表明已完成数据传输, 由硬件置1
5	MODF	模式故障位 0: 由软件清0 1: 表明SS引脚电平与SPI模式不一致, 由硬件置1
4	WCOL	写入冲突标志位 0: 由软件清0, 表明已处理写入冲突 1: 由硬件置1, 表明检测到一个冲突
3	RXOV	接收超限位 0: 表明已处理接收超限, 由软件清0 1: 表明已检测到接收超限, 由硬件置1

Table 8.32 SPI数据寄存器

A3H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SPDAT	SPDAT7	SPDAT6	SPDAT5	SPDAT4	SPDAT3	SPDAT2	SPDAT1	SPDAT0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SPDAT[7:0]	写入SPDAT的数据被放置到发送移位寄存器中。 读取SPDAT时将获得接收移位寄存器的数据。

注意: 当关闭SPI功能后, 读取SPI数据寄存器SPDAT的数据无效。




8.5 数字逻辑可配置模块 (LCM)

8.5.1 特性

- 12个数字逻辑功能口可以通过逻辑可配置模块重新映射给I/O,每种功能可以由8个IO口中选择其一。

逻辑可配置模块 (Logic Configurable Module, LCM) 用来实现对部分数字逻辑功能重映射到I/O, 且保持数字逻辑与硬件端口一一对应的布局关系。如果在引脚功能定义过程中出现同一端口配置多个功能, 多个功能会同时有效; 例如: 某一个IO被同时配置成TXD&PWM输出, 则会同时输出2种功能模块的波形从而在这个IO上出现杂乱波形; 某一个IO被同时设置成RXD和外部中断2输入, 则这个IO的下降沿在产生外部中断2的同时会触发RXD输入功能



The Sample Block Diagram of LCM



功能 引脚	UART0		UART1		TWI		PWM0	PWM1	PCA0			INT2
	RXD0	TXD0	RXD1	TXD1	SCK	SDA	PWM0	PWM1	P0CEX0	P0CEX1	ECI0	INT2
P0.0	●	●										■
P0.1	●	●										
P0.2					●	●		●			●	
P0.3					●	●				●		
P0.4					●	■				●		
P0.5					■	●				●		●
P0.6	■	●								●		
P0.7	●	■										
P1.0			■	●								
P1.1			●	■								
P1.2												
P1.3												
P1.4												
P1.5												
P1.6										●		●
P1.7										●		●
P2.0							●					●
P2.1					●	●	●					
P2.2					●	●	●					
P2.3							■					●
P2.4	●	●						■				
P2.5	●	●										
P2.6			●	●						■	●	
P2.7			●	●								
P3.0							●			●		■
P3.1							●			●		
P3.2							●					●
P3.3			●	●						●	●	●
P3.4			●	●						●		●
P3.5							●			■		●
P3.6										●		
P3.7										●		
P4.0								●				
P4.1								●				
P4.2	●	●						●				
P4.3	●	●						●				
P4.4											●	
P4.5			●	●						●		
P4.6			●	●						●		
P4.7								●				
P5.0					●	●					●	
P5.1					●	●		●				

注意:

表格中黑色圆点 (●) 为该引脚的可选配置功能, 黑色方块 (■) 表示复位后默认的逻辑可配置模块 (LCM) 的功能引脚。黑色方块 (■) 表示可以通过逻辑可配置模块 (LCM) 配置到相应的黑色圆点 (●) 引脚。

LCM的优先级相对于IO引脚其它功能为最低 (除IO功能外)。



8.5.2 寄存器

Table 8.33 TXD0和RXD0引脚配置寄存器

C4H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
UART0CR	-	TX0CR2	TX0CR1	TX0CR0	-	RX0CR2	RX0CR1	RX0CR0
读/写	-	读/写	读/写	读/写	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	1	1	-	0	1	0

位编号	位符号	说明
6-4	TX0CR[2:0]	TXD0配置位 000: TXD0映射到P0.0 001: TXD0映射到P0.1 010: TXD0映射到P0.6 011: TXD0映射到P0.7 (默认) 100: TXD0映射到P2.4 101: TXD0映射到P2.5 110: TXD0映射到P4.2 111: TXD0映射到P4.3
2-0	RX0CR[2:0]	RXD0配置位 000: RXD0映射到P0.0 001: RXD0映射到P0.1 010: RXD0映射到P0.6 (默认) 011: RXD0映射到P0.7 100: RXD0映射到P2.4 101: RXD0映射到P2.5 110: RXD0映射到P4.2 111: RXD0映射到P4.3

Table 8.34 TXD1和RXD1引脚配置寄存器

C5H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
UART1CR	-	TX1CR2	TX1CR1	TX1CR0	-	RX1CR2	RX1CR1	RX1CR0
读/写	-	读/写	读/写	读/写	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	0	1	-	0	0	0

位编号	位符号	说明
6-4	TX1CR[2:0]	TXD1配置位 000: TXD1映射到P1.0 001: TXD1映射到P1.1 (默认) 010: TXD1映射到P2.6 011: TXD1映射到P2.7 100: TXD1映射到P3.3 101: TXD1映射到P3.4 110: TXD1映射到P4.5 111: TXD1映射到P4.6
2-0	RX1CR[2:0]	RXD1配置位 000: RXD1映射到P1.0 (默认) 001: RXD1映射到P1.1 010: RXD1映射到P2.6 011: RXD1映射到P2.7 100: RXD1映射到P3.3 101: RXD1映射到P3.4 110: RXD1映射到P4.5 111: RXD1映射到P4.6



Table 8.35 SCK和SDA引脚配置寄存器

C6H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWICR	-	SCKCR2	SCKCR1	SCKCR0	-	SDACR2	SDACR1	SDACR0
读/写	-	读/写	读/写	读/写	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	1	1	-	0	1	0

位编号	位符号	说明
6-4	SCKCR[2:0]	SCK配置位 000: SCL映射到P0.2 001: SCL映射到P0.3 010: SCL映射到P0.4 011: SCL映射到P0.5 (默认) 100: SCL映射到P2.1 101: SCL映射到P2.2 110: SCL映射到P5.0 111: SCL映射到P5.1
2-0	SDACR[2:0]	SDA配置位 000: SDA映射到P0.2 001: SDA映射到P0.3 010: SDA映射到P0.4 (默认) 011: SDA映射到P0.5 100: SDA映射到P2.1 101: SDA映射到P2.2 110: SDA映射到P5.0 111: SDA映射到P5.1

Table 8.36 PWM1和PWM0引脚配置寄存器

CAH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PWMCR	-	PW1CR2	PW1CR1	PW1CR0	-	PW0CR2	PW0CR1	PW0CR0
读/写	-	读/写	读/写	读/写	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	0	1	-	0	1	1

位编号	位符号	说明
6-4	PWM1CR[2:0]	PWM1配置位 000: PWM1映射到P0.2 001: PWM1映射到P2.4 (默认) 010: PWM1映射到P4.0 011: PWM1映射到P4.1 100: PWM1映射到P4.2 101: PWM1映射到P4.3 110: PWM1映射到P4.7 111: PWM1映射到P5.1
2-0	PWM0CR[2:0]	PWM0配置位 000: PWM0映射到P2.0 001: PWM0映射到P2.1 010: PWM0映射到P2.2 011: PWM0映射到P2.3 (默认) 100: PWM0映射到P3.0 101: PWM0映射到P3.1 110: PWM0映射到P3.2 111: PWM0映射到P3.5



Table 8.37 P0CEX1和P0CEX0引脚配置寄存器

CBH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CEXCR	-	CE1CR2	CE1CR1	CE1CR0	-	CE0CR2	CE0CR1	CE0CR0
读/写	-	读/写	读/写	读/写	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	1	1	-	1	0	1

位编号	位符号	说明
6-4	CE1CR[2:0]	P0CEX1配置位 000: P0CEX1映射到P0.3 001: P0CEX1映射到P1.6 010: P0CEX1映射到P1.7 011: P0CEX1映射到P2.6 (默认) 100: P0CEX1映射到P3.3 101: P0CEX1映射到P3.4 110: P0CEX1映射到P3.7 111: P0CEX1映射到P4.5
2-0	CE0CR[2:0]	P0CEX0配置位 000: P0CEX0映射到P0.4 001: P0CEX0映射到P0.5 010: P0CEX0映射到P0.6 011: P0CEX0映射到P3.0 100: P0CEX0映射到P3.1 101: P0CEX0映射到P3.5 (默认) 110: P0CEX0映射到P3.6 111: P0CEX0映射到P4.6

Table 8.38 ECIO引脚配置和INT2引脚配置寄存器

C9H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ECICR	-	INT2CR2	INT2CR1	INT2CR0	-	ECICR2	ECICR1	ECICR0
读/写	-	读/写	读/写	读/写	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	1	1	0	-	0	1	0

位编号	位符号	说明
6-4	INT2CR[2:0]	INT2配置位 000: INT2映射到P0.0 (默认) 001: INT2映射到P1.6 010: INT2映射到P1.7 011: INT2映射到P2.0 100: INT2映射到P2.3 101: INT2映射到P3.2 110: INT2映射到P3.3 111: INT2映射到P3.4
2-0	ECICR[2:0]	ECIO配置位 000: ECIO映射到P0.2 001: ECIO映射到P0.5 010: ECIO映射到P2.6 011: ECIO映射到P3.0 (默认) 100: ECIO映射到P3.3 101: ECIO映射到P3.5 110: ECIO映射到P4.4 111: ECIO映射到P5.0



8.6 模/数转换器 (ADC)

8.6.1 特性

- 12位分辨率
- 参考电压可选外接 V_{REF} 或 V_{DD}
- 最多15路模拟输入
- 启动一次ADC可以自动完成多通道转换（序列），而且每个通道都可以配置为多路模拟输入中的任意一路
- 序列可配置为单通道或多通道，一个序列最多可包含8个通道，转换结果保存在8个通道结果寄存器中
- 序列转换时相邻通道转换之间的时间间隔可由软件设定
- 可由外部中断2（上升沿/下降沿/双沿）、PCA0、PWM1或Timer3的溢出信号自动触发AD转换
- ADC转换速率最高可达1MSPS

SH79F6441包含一个单端型、12位逐次逼近型模数转换器（ADC，Analog-to-Digit Converter），模块图如图8.6-1所示。ADC基准电压在芯片复位后默认使用 V_{DD} ，用户也可以选择外部 V_{REF} 端口的输入作为基准电压。

该模块中有15路模拟输入（CH0 - CH13， V_{BG} ），通过配置通道寄存器，都可以编入序列中自动进行转换。结果储存在对应的结果寄存器 $ADDxH$ ， $ADDxL$ （ $x = 0 - 7$ ）中，每转换一次序列，结果寄存器的值更新一次。结果寄存器和模拟输入之间的映射关系可以随意设置来组成一个转换序列，而且可以将某一模拟输入通道在序列中重复设置，从而在结果寄存器中获得此模拟输入通道连续多次转换的结果。

对于单个通道，转换速率最高可达1MSPS，可由寄存器设置ADC时钟速率以及采样时间。序列中相邻通道之间的时间间隔亦可通过寄存器设置（TGAP[2:0]）。



8.6.2 ADC模块图




图8.6-1 ADC模块图



8.6.3 ADC寄存器

ADC模块所使用寄存器如下:

功能	名称	寄存器描述
ADC时钟设置	ADT	设置ADC时钟与采样时间
ADC控制	ADCON1	AD模块使能、启动、参考电压的选择、及ADC转换完成中断标志、事件触发设置
	ADCON2	序列通道总数设置、相邻通道之间时间间隔设置
映像控制	SEQCON	通道及转换结果映像控制、转换结果对齐方式设置
AD通道配置1	ADCH1	设置AD通道引脚为AD通道功能或I/O功能
AD通道配置2	ADCH2	设置AD通道引脚为AD通道功能或I/O功能
通道和转换顺序设置	SEQCHx	指定序列中的通道以及转换顺序, x = 0 - 7
ADC结果寄存器	ADDxL	SEQCHx中指定通道转换值的低位, x = 0 - 7
	ADDxH	SEQCHx中指定通道转换值的高位, x = 0 - 7

Table 8.39 ADC时钟控制寄存器

94H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADT	TADC3	TADC2	TADC1	TADC0	TS3	TS2	TS1	TS0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-4	TADC[3:0]	ADC时钟周期选择 0000: ADC时钟周期 $t_{AD} = 1 t_{SYS}$ 0001: ADC时钟周期 $t_{AD} = 2 t_{SYS}$ 0010: ADC时钟周期 $t_{AD} = 3 t_{SYS}$ 0011: ADC时钟周期 $t_{AD} = 4 t_{SYS}$ 0100: ADC时钟周期 $t_{AD} = 5 t_{SYS}$ 0101: ADC时钟周期 $t_{AD} = 6 t_{SYS}$ 0110: ADC时钟周期 $t_{AD} = 8 t_{SYS}$ 0111: ADC时钟周期 $t_{AD} = 12 t_{SYS}$ 1000: ADC时钟周期 $t_{AD} = 16 t_{SYS}$ 1001: ADC时钟周期 $t_{AD} = 24 t_{SYS}$ 1010: ADC时钟周期 $t_{AD} = 32 t_{SYS}$ 1011: ADC时钟周期 $t_{AD} = 48 t_{SYS}$ 1100: ADC时钟周期 $t_{AD} = 64 t_{SYS}$ 1101: ADC时钟周期 $t_{AD} = 96 t_{SYS}$ 1110: ADC时钟周期 $t_{AD} = 128 t_{SYS}$ 1111: ADC时钟周期 $t_{AD} = 192 t_{SYS}$
3-0	TS[3:0]	采样时间选择 $2 t_{AD} \leq \text{采样时间} = (\text{TS} [3:0]+1) \times t_{AD} \leq 15 t_{AD}$

注意:

- (1) 即使TS[3:0] = 0000, 最小采样时间为 $2t_{AD}$; 即使TS[3:0] = 1111, 最大采样时间为 $15t_{AD}$;
- (2) 在设置TS[3:0]前, 请估算连接到ADC输入引脚的串联电阻;
- (3) 一个通道的总共转换时间 = $14t_{AD}$ + 采样时间;
- (4) TADC设置需保证ADC时钟周期 $t_{AD} \geq 40ns$ 。



举例说明:

系统时钟	TADC[2:0]	t_{AD}	TS[3:0]	采样时间	单通道转换时间
12MHz	0000	$0.083 \times 1 = 0.083\mu s$	0000	$2 \times 0.083 = 0.166\mu s$	$14 \times 0.083 + 0.166 = 1.328\mu s$
	0000	$0.083 \times 1 = 0.083\mu s$	0111	$8 \times 0.083 = 0.664\mu s$	$14 \times 0.083 + 0.664 = 1.826\mu s$
	0000	$0.083 \times 1 = 0.083\mu s$	1111	$15 \times 0.083 = 1.245\mu s$	$14 \times 0.083 + 1.245 = 2.407\mu s$
	1111	$0.083 \times 192 = 15.936\mu s$	0000	$2 \times 15.936 = 31.872\mu s$	$14 \times 15.936 + 31.872 = 254.976\mu s$
	1111	$0.083 \times 192 = 15.936\mu s$	0111	$8 \times 15.936 = 127.488\mu s$	$14 \times 15.936 + 127.488 = 350.592\mu s$
	1111	$0.083 \times 192 = 15.936\mu s$	1111	$15 \times 15.936 = 239.04\mu s$	$14 \times 15.936 + 239.04 = 462.144\mu s$
24MHz	0000	$0.042 \times 1 = 0.042\mu s$	1001	$0.042 \times 10 = 0.42\mu s$	$14 \times 0.042 + 0.42 = 1\mu s$
	1001	$0.042 \times 24 = 1\mu s$	0000	$2 \times 1 = 2\mu s$	$14 \times 1 + 2 = 16\mu s$
	1001	$0.042 \times 24 = 1\mu s$	0111	$8 \times 1 = 8\mu s$	$14 \times 1 + 8 = 22\mu s$
	1001	$0.042 \times 24 = 1\mu s$	1111	$15 \times 1 = 15\mu s$	$14 \times 1 + 15 = 29\mu s$
	1111	$0.042 \times 192 = 8.064\mu s$	0000	$2 \times 8.064 = 16.128\mu s$	$14 \times 8.064 + 16.128 = 129.024\mu s$
	1111	$0.042 \times 192 = 8.064\mu s$	0111	$8 \times 8.064 = 64.512\mu s$	$14 \times 8.064 + 64.512 = 177.408\mu s$
	1111	$0.042 \times 192 = 8.064\mu s$	1111	$15 \times 8.064 = 120.96\mu s$	$14 \times 8.064 + 120.96 = 233.856\mu s$

Table 8.40 ADC控制寄存器1

93H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCON1	ADON	ADCIF	REFC	XTRGEN	PCATRGEN	PWMTRGEN	TIMTRGEN	GO/DONE
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	ADON	ADC允许位 0: 禁止ADC模块 1: 允许ADC模块
6	ADCIF	ADC中断标志位 0: 无ADC中断, 由软件清0 1: 由硬件置1表示已完成AD转换
5	REFC	基准电压选择位 0: 选择 V_{DD} 为基准电压 1: 选择外部 V_{REF} 端口输入为基准电压
4	XTRGEN	外部中断2信号启动序列转换控制位 0: 不允许此功能 1: 允许外部中断2(上升沿/下降沿/双沿)的触发信号启动一次AD转换序列
3	PCATRGEN	PCA0模块中断标志位信号启动序列转换控制位 0: 不允许此功能 1: 允许PCA0中断标志位信号启动一次AD转换序列
2	PWMTRGEN	PWM1模块溢出信号启动序列转换控制位 0: 不允许此功能 1: 允许PWM1模块的触发信号启动一次AD转换序列



续上表

1	TIMTRGEN	TIMER3溢出信号启动序列转换控制位 0: 不允许此功能 1: 允许Timer3溢出信号启动一次AD转换序列
0	GO/DONE	ADC启动控制/状态标志位 0: 当完成AD转换时, 由硬件自动清0。在转换期间清0这个位会中止AD转换 1: 开始AD转换, 可以由软件清0立即终止转换

注意: 当选择外部VREF端口作为基准电压时 ($REFC = 1$), P1.6作为 V_{REF} 输入引脚而非AN8输入口。

Table 8.41 ADC控制寄存器2

92H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCON2	VBG	GRP2	GRP1	GRP0	-	TGAP2	TGAP1	TGAP0
读/写	读/写	读/写	读/写	读/写	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	-	0	0	0

位编号	位符号	说明
7	VBG	基准源选择位 0: 1.20V基准源关闭 1: 1.20V基准源打开
6-4	GRP[2:0]	ADC序列的通道数量设置位 000: 待转换序列的通道总数为1, 所选的通道寄存器为SEQCH0 001: 待转换序列的通道总数为2, 所选的通道寄存器为SEQCH0 - SEQCH1 010: 待转换序列的通道总数为3, 所选的通道寄存器为SEQCH0 - SEQCH2 011: 待转换序列的通道总数为4, 所选的通道寄存器为SEQCH0 - SEQCH3 100: 待转换序列的通道总数为5, 所选的通道寄存器为SEQCH0 - SEQCH4 101: 待转换序列的通道总数为6, 所选的通道寄存器为SEQCH0 - SEQCH5 110: 待转换序列的通道总数为7, 所选的通道寄存器为SEQCH0 - SEQCH6 111: 待转换序列的通道总数为8, 所选的通道寄存器为SEQCH0 - SEQCH7
2-0	TGAP[2:0]	序列中相邻通道之间时间间隔设置位 TGAP[2:0]位段定义了在一次序列转换中, 一个通道转换完毕到下一个通道开始采样之间的时间间隔 000: 无等待时间 001: 2ADC时钟周期 010: 4ADC时钟周期 011: 8ADC时钟周期 100: 16ADC时钟周期 101: 32ADC时钟周期 110: 64ADC时钟周期 111: 128ADC时钟周期



Table 8.42 映射控制寄存器

91H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SEQCON	ALR	-	-	-	-	REG2	REG1	REG0
读/写	读/写	-	-	-	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	-	-	-	-	0	0	0

位编号	位符号	说明
7	ALR	<p>ADC结果左右对齐选择位</p> <p>0: 结果寄存器ADDxL/H (x = 0 - 7) 中存储的12-bit结果按照左对齐存放, 高8位存放在ADDxH中, 低4位存放在ADDxL中的高4位</p> <p>1: 结果寄存器ADDxL/H (x = 0 - 7) 中存储的12-bit结果按照右对齐存放, 高4位存放在ADDxH的低4位中, 低8位存放在ADDxL中</p> <p>注意: 此标志位只能在GO/DONE为0时修改, GO/DONE为1(也即ADC在转换中)时, 此标志位无法修改</p>
2-0	REG[2:0]	<p>ADC转换系列待转换的信道设置/结果缓冲寄存器设置</p> <p>000: 直接寻址区中9FH地址映像为SEQCH0/直接寻址区中96H和97H地址映像为ADD0L和ADD0H</p> <p>001: 直接寻址区中9FH地址映像为SEQCH1/直接寻址区中96H和97H地址映像为ADD1L和ADD1H</p> <p>010: 直接寻址区中9FH地址映像为SEQCH2/直接寻址区中96H和97H地址映像为ADD2L和ADD2H</p> <p>011: 直接寻址区中9FH地址映像为SEQCH3/直接寻址区中96H和97H地址映像为ADD3L和ADD3H</p> <p>100: 直接寻址区中9FH地址映像为SEQCH4/直接寻址区中96H和97H地址映像为ADD4L和ADD4H</p> <p>101: 直接寻址区中9FH地址映像为SEQCH5/直接寻址区中96H和97H地址映像为ADD5L和ADD5H</p> <p>110: 直接寻址区中9FH地址映像为SEQCH6/直接寻址区中96H和97H地址映像为ADD6L和ADD6H</p> <p>111: 直接寻址区中9FH地址映像为SEQCH7/直接寻址区中96H和97H地址映像为ADD7L和ADD7H</p>

注意: SEQCH0 - SEQCH7都映像在同一个地址9FH上; ADD0L - ADD7L都映像在同一个地址96H上; ADD0H - ADD7H也都映像在同一个地址97H上。如图8.6-2所示。

Table 8.43 ADC通道配置寄存器1

95H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCH1	CH7	CH6	CH5	CH4	CH3	CH2	CH1	CH0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	CH[7:0]	<p>通道配置</p> <p>1: P1.6, P3.0, P3.5 - P3.7, P5.0配置为模拟输入口</p> <p>0: P1.6, P3.0, P3.5 - P3.7, P5.0作为I/O口</p>



Table 8.44 ADC通道配置寄存器2

A6H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCH2	-	-	CH13	CH12	CH11	CH10	CH9	CH8
读/写	-	-	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	0	0	0	0	0	0

位编号	位符号	说明
5-0	CH[13:8]	通道配置 1: P0.2 - P0.5, P1.2 - P1.5配置为模拟输入口 0: P0.2 - P0.5, P1.2 - P1.5作为I/O口

Table 8.45 通道寄存器x (x = 0 - 7)

9FH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SEQCHX	-	-	-	-	SEQx3	SEQx2	SEQx1	SEQx0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	SEQx[3:0]	通道选择位: 0000: 通道0 (CH0) 0001: 通道1 (CH1) 0010: 通道2 (CH2) 0011: 通道3 (CH3) 0100: 通道4 (CH4) 0101: 通道5 (CH5) 0110: 通道6 (CH6) 0111: 通道7 (CH7) 1000: 通道8 (CH8) 1001: 通道9 (CH9) 1010: 通道10 (CH10) 1011: 通道11 (CH11) 1100: 通道12 (CH12) 1101: 通道13 (CH13) 1110: V _{BG} (1.20V) (其它值则无效) 注意: 若转换通道选中V _{BG} , 需提前100us将1.20V基准源打开。

注意: SEQCH0 - SEQCH7都映像在同一个地址9FH上。改变SEQCON寄存器中的位段REG[2:0]的值, 可以由软件读写SEQCH0 - SEQCH7。如令REG[2:0] = 3, 则读写直接寻址区中9FH地址即读写寄存器SEQCH3。



Table 8.46 ADC结果寄存器x (x = 0 - 7)

左对齐模式:

96H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADDxL	A3	A2	A1	A0	-	-	-	-
读/写	只读	只读	只读	只读	-	-	-	-
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	-	-	-	-
97H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADDxH	A11	A10	A9	A8	A7	A6	A5	A4
读/写	只读	只读	只读	只读	只读	只读	只读	只读
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

右对齐模式:

96H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADDxL	A7	A6	A5	A4	A3	A2	A1	A0
读/写	只读	只读	只读	只读	只读	只读	只读	只读
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
97H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADDxH	-	-	-	-	A11	A10	A9	A8
读/写	-	-	-	-	只读	只读	只读	只读
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
7-0, 7-4/ 3-0, 7-0	A11-A0	<p>左对齐方式 (ALR = 0) 一个通道转换完毕后, 数据立即更新并存放在ADDxL/H (x = 0 - 7) 中高8位存放在ADDxH中, 低4位存放在ADDxL的高4位, 序列转换一次所有结果寄存器也都更新了一次</p> <p>右对齐方式 (ALR = 1) 一个通道转换完毕后, 数据立即更新并存放在ADDxL/H (x = 0 - 7) 中高4位存放在ADDxH的低4位, 低8位存放在ADDxL中, 序列转换一次所有结果寄存器也都更新了一次</p>

注意:

ADD0L - ADD7L 都映像在同一个地址96H上; ADD0H - ADD7H 也都映像在同一个地址97H上, 并且都为只读寄存器。改变 SEQCON 寄存器中的位段 REG[2:0] 的值, 可以由软件读 ADD0L/H - ADD7L/H。如 REG[2:0] = 5, 则读直接寻址区中 96H 地址即对读寄存器 ADD5L, 读直接寻址区中 97H 地址即读寄存器 ADD5H。

在读取 ADC 结果寄存器时, 需要先读取结果寄存器高位 (ADDxH), 此时 ADDxL 同时被锁存住, 然后再读取 ADDxL。



软件启动ADC转换步骤:

- (1) 选择参考电压
- (2) 设置转换序列，包括通道数设置以及通道中模拟输入的选择
- (3) 使能ADC模块
- (4) GO/DONE置1开始ADC转换
- (5) 等待GO/DONE为0或者ADCIF为1，如果ADC中断使能，则ADC中断将会产生，用户需要软件清0 ADCIF
- (6) 通过设置映射寄存器，依次读取出转换序列中各通道结果寄存器ADDxH/ADDxL的转换数据
- (7) 重复步骤4 - 6开始另一次转换

硬件启动ADC转换步骤:

- (1) 选择参考电压
- (2) 设置转换序列，包括通道数设置以及通道中模拟输入的选择
- (3) 设置触发源
- (4) 使能ADC模块
- (5) 若ADCIF为1，如果ADC中断使能，则ADC中断将会产生，用户需要软件清0 ADCIF
- (6) 通过设置映射寄存器，依次读取出转换序列中各通道结果寄存器ADDxH/ADDxL的转换数据



8.6.4 序列转换工作模式

ADC转换序列由单个通道或多个通道组成，对序列进行转换即对序列中的通道进行逐个转换。在硬件上，使得多个信号在同一时间点上转换得以实现（2通道间最短采样间隔1us，可近似看作同时）。

转换的结果储存在对应的结果寄存器ADDxL/H（x = 0 - 7）中，结果寄存器为只读寄存器。

序列转换中通道的选择设置

一个序列可包含单个或多个通道，将待转换的通道号分别存放在通道寄存器SEQCHx中（x = 0 - 7），寄存器SEQCHx有8组，所以序列转换时，一次最多可转换8路通道。而每次转换的通道数量由寄存器ADC0N2中的GRP[2:0]的值决定。例：GRP[2:0] = 0，即单通道转换，将SEQCH0中存放的通道进行转换；GRP[2:0] = 3，则序列中有4路通道，将SEQCH0到SEQCH3中存放的通道依次转换。

通道寄存器SEQCHx（x = 0 - 7）中存放的即是待转换的通道号。例：有3路通道需要转换，按优先级排序为CH5，CH2，CH8，则设置为GRP[2:0] = 2，SEQCH0 = 5，SEQCH1 = 2，SEQCH2 = 8，将依次转换。（**注意：**需要转换的通道必须配置为AD通道功能。SEQCHx中也可设置相同的通道号，比如将SEQCHx中的值全设置为CH3，结果寄存器中储存的将是不同时间段的CH3的转换值。）

寄存器SEQCHx（x = 0 - 7）共享一个地址9FH，访问时需要由SEQCON寄存器中的REG[2:0]位区分，读写直接寻址寄存器9FH即访问通道转换寄存器SEQCHx，而REG[2:0]的值确定x的值。这里REG[2:0] = 0即访问SEQCH0寄存器，依次类推，可设置SEQCH0 - SEQCH7中的通道号，如图8.6-2。

	9FH	96H	97H
0	SEQCH0	ADD0L	ADD0H
1	SEQCH1	ADD1L	ADD1H
2	SEQCH2	ADD2L	ADD2H
3	SEQCH3	ADD3L	ADD3H
4	SEQCH4	ADD4L	ADD4H
5	SEQCH5	ADD5L	ADD5H
6	SEQCH6	ADD6L	ADD6H
7	SEQCH7	ADD7L	ADD7H

图8.6-2 ADC通道寄存器与结果寄存器地址映像图

序列转换模式ADC结果寄存器

序列转换的结果依次储存在结果寄存器ADDxL/H（x = 0 - 7）中，结果寄存器为只读寄存器。由寄存器SEQCON中的ALR位决定转换结果的存储方式，ALR = 0（默认）时结果按左对齐存储在ADDxL/H中，ALR = 1时结果按右对齐存储在ADDxL/H中，如图8.6-3。一个序列转换完毕，结果寄存器ADDxL/H中的值也更新了一次。读直接寻址区的96H，97H即访问结果寄存器ADDxL/H，而REG[2:0]的值确定x的值。比如REG[2:0] = 0，访问直接寻址区96H，97H即访问ADD0L/H，如图8.6-2。以上节中的3路通道转换为例，按优先级排序为CH5，CH2，CH8，结果依次储存在ADDxL/H（x = 0 - 2），如图8.6-4。（**注意：**如果想转换上述的3个通道，而GRP[2:0] = 1，则最后一个SEQCH2中的通道8则不转换，读取ADD2L/H的值是无效值；相反如果设置了GRP[2:0] = 3，则多转换了一路通道，第4路通道是SEQCH3中的值对应的通道。）




图8.6-3 ADC转换结果存储方式示意图




图8.8-4

序列转换时通道之间时间间隔（Gap Time）的设置

序列转换时，从上一个通道转换完毕时刻到下一个通道开始采样时刻之间的时间可以通过寄存器ADCON2中的TGAP位段来设置。当TGAP[2:0] = 0时，一个通道转换完毕后立即开始下一个通道的采样，之间没有等待时间。

序列转换模式的启动和停止

序列转换模式的启动可以分为软件启动和硬件启动。

软件启动，通过将ADCON1中的ADON位置1，这样可以使能ADC模块的时钟ADC_CLK，同时令ADON位置1可以令ADC模块中的模拟电路上电。当ADCON1寄存器中的GO/DONE位置1，则启动序列转换。当一次序列转换完成，由硬件将GO/DONE清0。当读取GO/DONE为1时，则标志转换进行未完成。如果在转换过程中清0 GO/DONE位，则终止转换。

硬件启动有4种方式，TIMER3中断触发启动一次序列转换、PWM1模块中断触发信号启动一次序列转换、外部中断2发生触发启动一次序列转换和PCA中断触发启动一次序列转换。具体通过设置ADCON1寄存器中的PWMTGEN位、TIMETGEN位XTRGEN位和PCATRGEN位使能ADC硬件启动。

硬件触发信号优先于软件触发信号。当软件已经处于序列转换中时，硬件触发会终止先前的序列转换而重新启动一次序列转换，转换值将会覆盖先前的结果。而当硬件触发信号处于序列转换中时，软件触发信号无效；后发生的硬件触发信号优先级高于之前发生的硬件触发信号，例如：

PWM1模块的触发序列转换过程中，又进来一次TIMER3的触发信号，则序列将会终止先前的转换重新启动一次，转换值将覆盖先前的结果；反之TIMER3触发序列的转换过程中，又进来一次PWM1的触发信号，则也会终止先前的转换，重新启动一次序列，转换值覆盖先前的结果。

注意：在序列转换过程中，即GO/DONE为1时，对除了ADCON1、SEQCON以外的所有ADC寄存器的写入都将视为无效操作。

序列转换完成中断

序列转换完毕后，ADCON1中的ADCIF位将由硬件置起，此时若IEN0寄存器中的EADC和EA位为1，则将触发序列转换完成中断，ADCIF位只能由软件清除。



8.6.5 ADC转换时间设置

通过寄存器ADT可以设置ADC的时钟以及采样时间。通过设置ADT中的TADC[3:0]位段可以设置ADC的时钟。

寄存器ADT中的TS[3:0]位段可以设置每个通道的采样时间 t_{SAMP} ， $t_{SAMP} = (TS[3:0]+1) \times t_{AD}$ ，具体见ADC寄存器章节。需要注意的是，无论TS[3:0]取何值，采样时间的最小值不会小于 $2 \times t_{AD}$ ，最大值不会大于 $15 \times t_{AD}$ 。即若TS[3:0] = 0，采样时间亦为 $2 \times t_{AD}$ ；若TS[3:0] = 15，采样时间亦为 $15 \times t_{AD}$ 。

AD转换每个通道的AD转换时间固定为 $14 \times t_{AD}$ 。因此每个通道的总共转换时间 = $t_{SAMP} + 14 \times t_{AD}$ 。对于一个序列，若寄存器ADCON1中的位段TGAP[2:0]不为零，则序列中相邻的两个通道转换之间将加入一段时间 T_G ，这样若一个序列总共转换的通道数为n，则完成整个序列的转换所需时间为： $n \times (t_{SAMP} + 14 \times t_{AD}) + (n - 1) \times T_G$ 。如图8.6-4中序列的转换时间为 $3 \times (t_{SAMP} + 14 \times t_{AD}) + 2 \times T_G$ 。

8.6.6 ADC模块参考电压的设置

可以选择芯片 V_{DD} 或者 V_{REF} 引脚上的电压作为ADC模块的参考电压。芯片复位后，ADC模块的参考电压为芯片的 V_{DD} 。令寄存器ADCON1中的REFC位置1将使ADC模块使用 V_{REF} 引脚上的电压作为参考电压（此时CH8通道无效，若转换CH8的电平，转换出来的值没有意义）。

8.6.7 ADC信道与IO口功能设置

AD通道是与IO功能复用的，芯片复位后，AD通道是作为IO功能使用的。使用ADC模块之前应该通过寄存器ADCH1、ADCH2将需要使用的通道设置为AD通道功能。具体设置参见“ADC通道配置寄存器”。

V_{BG} 是连接到内部1.20V基准源，将通道寄存器设置为SEQCHX[0:3] = 1110，采样值可以反推ADC参考电压的值（如果ADC参考电压为 V_{DD} ，则可以反推 V_{DD} 的值）。

8.6.8 注意事项

ADC转换，最好将ADON打开10us后再将GO/DONE位置1，进行转换。因为ADC模块打开后有个稳定时间。转换模拟通路时要先将端口设置为AD通道功能才能顺利转换。

转换单个通道时，只要将GRP[2:0] = 0，并设置SEQCHX为需要转换的通道号，即可进行转换。



8.7 低电压检测 (LPD)

8.7.1 特性

- 低电压检测并产生中断
- 可选的LPD检测电压
- LPD去抖动时间TLPD为30-60μs

低电压检测 (LPD) 功能用来监测电源电压, 如果电压低于指定值时产生内部标志。LPD功能用来通知CPU电源是否被切断或电池是否用尽, 因此在电压低于最小工作电压之前, 软件可以采取一些保护措施。

LPD中断可以唤醒Power-down模式。

8.7.2 寄存器

Table 8.47 低电压检测控制寄存器

B3H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
LPDCON	LPDEN	LPDF	LPDV	LPDIF	LPDMD	-	-	-
读/写	读/写	读*	读/写	读/写	读/写	-	-	-
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	-	-	-

位编号	位符号	说明
7	LPDEN	LPD允许位 0: 禁止低电压检测 1: 允许低电压检测
6	LPDF	LPD标志位 0: 无LPD发生, 由硬件清0, 即当前电压高于在LPDS[2:0]中设置的LPD电压或V _{IN} 口电压高于1.20V 1: LPD发生, 由硬件置1, 即当前电压低于在LPDS[2:0]中设置的LPD电压或V _{IN} 口电压低于1.20V
5	LPDV	LPD检测电压源 0: 检测电源电压 1: 检测VLPD引脚 (V _{IN} 口) 电压
4	LPDIF	LPD中断请求标志 0: 无中断挂起读/写 1: 中断挂起
3	LPDMD	LPD模式选择控制位 0: 当V _{DD} 电压小于设定的LPD检测电压时或V _{IN} 口低于1.20V时, LPDIF标志置1 1: 当V _{DD} 电压大于设定的LPD检测电压时或V _{IN} 口高于1.20V时, LPDIF标志置1

注意: 如果LPDCON的LPDV位设置为1, 则LPD的检测电压比较值为1.2V, 与LPDS[3:0]设置的档位无关。



Table 8.48 低电压检测档位选择寄存器

BBH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
LPDSEL	-	-	-	-	LPDS3	LPDS2	LPDS1	LPDS0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	LPDS[3:0]	<p>LPD电压设置位</p> <p>0000: 2.85V</p> <p>0001: 2.85V</p> <p>0010: 2.85V</p> <p>0011: 2.85V</p> <p>0100: 3.00V</p> <p>0101: 3.15V</p> <p>0110: 3.30V</p> <p>0111: 3.45V</p> <p>1000: 3.60V</p> <p>1001: 3.75V</p> <p>1010: 3.90V</p> <p>1011: 4.05V</p> <p>1100: 4.20V</p> <p>1101: 4.35V</p> <p>1110: 4.50V</p> <p>1111: 4.65V</p>

为确保顺利开启LPD中断及切换LPD检测档位，用户软件必须按以下步骤设置：

LPD中断开启步骤：

- (1) 使能LPD模块（LPDEN = 1）；
- (2) 设置LPD检测档位寄存器LPDSEL；
- (3) 等待20 μ s；
- (4) 清零LPD中断请求标志位LPDIF；
- (5) 置位LPD中断允许位ELPD及总中断允许位EA。

切换LPD检测档位步骤：

- (1) 清零LPD中断允许位ELPD；
- (2) 重新设置LPDS[3:0]寄存器值；
- (3) 等待2 μ s；
- (4) 清零LPD中断请求标志位LPDIF；
- (5) 置位LPD中断允许位ELPD。

注意：如需从检测内部电压切换到检测VLPD电压，若此时VLPD电压已接近1.2V，步骤(3)中需要等待约10 μ s（保证外部电压内阻 < 1K Ω ）。



8.8 低电压复位 (LVR)

8.8.1 特性

- 通过代码选项选择, LVR设定电压 V_{LVR} 可为2.8V或4.1V
- LVR去抖动时间 T_{LVR} 为30-60 μ s
- 当供电电压低于设定电压 V_{LVR} 时, 将产生内部复位

低电压复位 (LVR) 功能是为了监测供电电压, 当供电电压低于设定电压 V_{LVR} 时, MCU将产生内部复位。LVR去抖动时间 T_{LVR} 大约为30 μ s-60 μ s。


LVR功能打开后, 具有以下特性 (t 表示电压低于设定电压 V_{LVR} 的时间):

当 $V_{DD} \leq V_{LVR}$ 且 $t \geq T_{LVR}$ 时产生系统复位。

当 $V_{DD} > V_{LVR}$ 或 $V_{DD} < V_{LVR}$, 但 $t < T_{LVR}$ 时不会产生系统复位。

通过代码选项, 可以选择LVR功能的打开与关闭。

在交流电或大容量电池应用中, 接通大负载后容易导致MCU供电暂时低于定义的工作电压。低电压复位可以应用于此, 保护系统在低于设定电压下产生有效复位。



上图中, V_{DD} 为电源电压, V_{LVR} 为LVR检测电压, V_{HYS} 为低电压复位迟滞电压。

通过代码选项, 可以选择LVR功能的打开与关闭。

在交流电或大容量电池应用中, 接通大负载后容易导致MCU供电暂时低于定义的工作电压。低电压复位可以应用于此, 保护系统在低于设定电压下产生有效复位。



8.9 看门狗定时器（WDT），程序超范围溢出（OVL）复位及其它复位状态

8.9.1 特性

- 看门狗可以工作在掉电模式下
- 程序超范围溢出后硬件自动检测，并产生OVL复位
- 看门狗溢出频率可选

程序超范围溢出复位

SH79F6441为进一步增强CPU运行可靠性，内建程式超范围溢出检测电路，一旦检测到程式计数器的值超出ROM最大值，或者发现指令操作码（不检测操作数）为8051指令集中不存在的A5H，便认为程式跑飞，产生CPU复位信号，同时将WDOF标志位置1。为应用这个特性，用户应该将未使用的Flash ROM用0xA5填满。

看门狗

看门狗定时器（WDT）是一个递减计数器，独立内建RC振荡器作为时钟源，因此可以通过代码选项在掉电模式下仍会持续运行。当定时器溢出时，将芯片复位。通过代码选项可以打开或关闭该功能。

WDT控制位（第2 - 0位）用来选择不同的溢出时间。定时器溢出后，WDT溢出标志（WDOF）将由硬件自动置1。通过读或写RSTSTAT寄存器，看门狗定时器在溢出前重新开始计数。其它一些复位标志列举如下：

8.9.2 寄存器

Table 8.49 复位状态寄存器

B1H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
RSTSTAT	WDOF	-	PORF	LVRF	CLRF	WDT.2	WDT.1	WDT.0
读/写	读/写	-	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR)	0	-	1	0	0	0	0	0
复位值 (WDT)	1	-	u	u	u	0	0	0
复位值 (LVR)	u	-	u	1	u	0	0	0
复位值 (PIN)	u	-	u	u	1	0	0	0

位编号	位符号	说明
7	WDOF	看门狗溢出或程序超范围溢出标志位 看门狗溢出时由硬件置1，可由软件或上电复位清0 0: 未发生WDT溢出或程序超范围溢出 1: 发生WDT溢出或程序超范围溢出
5	PORF	上电复位标志位 上电复位后硬件置1，只能由软件清0 0: 没有发生上电复位 1: 发生过上电复位
4	LVRF	低压复位标志位 低压复位后置1，可由软件或上电复位清0 0: 没有发生低压复位 1: 发生过低压复位
3	CLRF	Reset引脚复位标志位 引脚复位后置1，由软件或上电复位清0 0: 没有发生引脚复位 1: 发生过引脚复位
2-0	WDT[2:0]	WDT溢出周期控制位 000 - 001: 溢出周期最小值 = 1024ms 010: 溢出周期最小值 = 256ms 011: 溢出周期最小值 = 128ms 100: 溢出周期最小值 = 64ms 101: 溢出周期最小值 = 16ms 110: 溢出周期最小值 = 4ms 111: 溢出周期最小值 = 1ms 注意: 应用中如果看门狗打开，程序清看门狗的最大间隔时间不能大于以上所列最小值



8.10 循环冗余校验 CRC

8.10.1 特性

- 可生成Flash Rom代码的CRC校验码，可用来验证Flash Rom内容是否改变
- 可设置校验Flash ROM范围，可设置CRC校验起始地址和结束地址
- CRC校验动作和MCU运行取指令动作可并行进行，若CPU进入IDLE状态，则整个校验时间可显著缩短
- CRC生成多项式采用CRC-CCITT标准： $X^{16}+X^{12}+X^5+1$ ，高位优先

为提高系统可靠性，SH79F6441内建1个CRC校验模块，可用来实时生成code的CRC校验码，采用的生成多项式为： $X^{16}+X^{12}+X^5+1$ 。用户可利用此校验码和理论值比较，监测Flash内容是否有变化。

CRC校验过程中的读Flash ROM动作穿插在CPU执行取指的读动作的间隙完成，不会影响CPU的指令执行时间，但如果CPU进入IDLE状态，则CRC校验过程会大大加快。

注意：如果希望以CPU进入IDLE方式加快CRC校验过程，需要将CRC中断允许位置1，这样转换完成后CRC中断会自动唤醒CPU。同时将其他中断源允许位关闭（避免在转换过程中被唤醒），由于中断标志位不受影响，因此除非太频繁，否则其他中断源也不会漏中断。

8.10.2 寄存器

Table 8.50 CRC控制寄存器

C1H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CRCCON	CRC_GO	CRCIF	-	-	-	-	-	-
读/写	读/写	读/写	-	-	-	-	-	-
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	-	-	-	-

位编号	位符号	说明
7	CRC_GO	CRC启动控制位 0: 关闭CRC模块 1: 启动CRC模块，CRC校验完成后自动清0
6	CRCIF	CRC完成中断请求标志位 0: 未启动或启动后未完成，由软件清0 1: 由硬件置1表示CRC校验完成，向CPU申请中断，如果中断允许位ECRC为1，则CPU响应中断

Table 8.51 CRC结果寄存器低位（注意低位地址在前，高位地址在后）

Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CRCDL (C2H)	CRCD.7	CRCD.6	CRCD.5	CRCD.4	CRCD.3	CRCD.2	CRCD.1	CRCD.0
CRCDH (C3H)	CRCD.15	CRCD.14	CRCD.13	CRCD.12	CRCD.11	CRCD.10	CRCD.9	CRCD.8
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0 7-0	CRCDL/H	CRC结果寄存器

注意：

(1) CRC启动之前，需要对CRC结果寄存器赋初始值（可赋任意16bit值，且计算结果与该初始值相关）。

(2) CRC_GO置为1启动CRC校验，在校验过程中，不允许对CRC检测起始地址寄存器CRCSTA和结束地址寄存器CRCSTO重新设置，也不允许对CRC结果寄存器CRCDL/CRCDH有修改动作。



通过设置CRC_FAC位，可选择CRC校验区域为Main Block或者类EEPROM区域，相关寄存器描述如下：

Table 8.52 访问控制寄存器

A7H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
FLASHCON	-	-	-	-	-	-	CRC_FAC	FAC
读/写	-	-	-	-	-	-	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	-	-	0	0

位编号	位符号	说明
1	CRC_FAC	CRC访问控制 0: 对MAIN Block区域做CRC的验证 1: 对类EEPROM区域做CRC的验证

通过设置CRCSTA[15:0]和CRCSTO[15:0]寄存器，可指定CRC检测范围的起始和结束地址。当CRC校验选择为EEPROM区域时，该地址寄存器也同样适用。

Table 8.53 CRC起始地址寄存器

Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CRCSTAL (D4H)	CRCSTA.7	CRCSTA.6	CRCSTA.5	CRCSTA.4	CRCSTA.3	CRCSTA.2	CRCSTA.1	CRCSTA.0
CRCSTAH (D5H)	CRCSTA.15	CRCSTA.14	CRCSTA.13	CRCSTA.12	CRCSTA.11	CRCSTA.10	CRCSTA.9	CRCSTA.8
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0 7-0	CRCSTAL/H	CRC检测起始地址寄存器

Table 8.54 CRC结束地址寄存器

Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CRCSTOL (DCH)	CRCSTO.7	CRCSTO.6	CRCSTO.5	CRCSTO.4	CRCSTO.3	CRCSTO.2	CRCSTO.1	CRCSTO.0
CRCSTOH (DDH)	CRCSTO.15	CRCSTO.14	CRCSTO.13	CRCSTO.12	CRCSTO.11	CRCSTO.10	CRCSTO.9	CRCSTO.8
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0 7-0	CRCSTOL/H	CRC检测结束地址寄存器

注意：必须满足 $0000H \leq CRCSTA[15:0] \leq CRCSTO[15:0] \leq FFFFH$ ，超出该范围的检测地址视为非法赋值，且CRC无法启动。



8.11 电源管理

8.11.1 特性

- 空闲模式和掉电模式两种省电模式
- 发生中断和复位可退出空闲（Idle）、掉电（Power-Down）模式

为减少功耗，SH79F6441提供两种低功耗省电模式：空闲（Idle）模式和掉电（Power-Down）模式，这两种模式都由PCON和SUSLO两个寄存器控制。

8.11.2 空闲模式（Idle）

空闲模式能够降低系统功耗，在此模式下，程序中止运行，CPU时钟停止，但外部设备时钟继续运行。空闲模式下，CPU在确定的状态下停止，并在进入空闲模式前所有CPU的状态都被保存，如PC，PSW，SFR，RAM等。

两条连续指令：先设置SUSLO寄存器为0x55，随即将PCON寄存器中的IDL位置1，使SH79F6441进入空闲模式。如果不满足上述的两条连续指令，CPU在下一个机器周期清0 SUSLO寄存器或IDL位，CPU也不会进入空闲模式。

IDL位置1是CPU进入空闲模式之前执行的最后一条指令。

两种方式可以退出空闲模式：

(1) 中断产生。恢复CPU时钟，硬件清除SUSLO寄存器和PCON寄存器的IDL位。然后执行中断服务程序，随后跳转到进入空闲模式指令之后的指令。

(2) 复位信号产生后（复位引脚上出现低电平，WDT复位，LVR复位）。CPU恢复时钟，SUSLO寄存器和在PCON寄存器中的IDL位被硬件清0，最后SH79F6441复位，程序从地址位0000H开始执行。此时，RAM保持不变而SFR的值根据不同功能模块改变。

8.11.3 掉电模式（Power-Down）

掉电模式可以使SH79F6441进入功耗非常低的状态。当单时钟信号输入时（OP_OSC[3:0]取0000，1110），掉电模式将停止CPU和外围设备的所有时钟信号。当双时钟信号输入时（OP_OSC[3:0]取0011，0110，1010），若系统时钟取32.768kHz晶振或128kHzRC时，掉电模式将停止CPU和外围设备的所有时钟信号；如果高频振荡器被用作系统时钟，当进入掉电模式时，用于定时器3的32.768kHz晶振或128kHzRC时钟打开。在掉电模式下，如果通过代码选项使能WDT，WDT模块将继续工作。在进入掉电模式前所有CPU的状态都被保存，如PC，PSW，SFR，RAM等。

两条连续指令：先设置SUSLO寄存器为0x55，随即将PCON寄存器中的PD位置1，使SH79F6441进入掉电模式。如果不满足上述的两条连续指令CPU在下一个机器周期清除SUSLO寄存器或的PD位，CPU也不会进入掉电模式。

PD位置1是CPU进入掉电模式之前执行的最后一条指令。

注意：如果同时设置IDL位和PD位，SH79F6441进入掉电模式。退出掉电模式后，CPU也不会掉电进入空闲模式，从掉电模式退出后硬件清0 IDL及PD位。

有三种方式可以退出掉电模式：

(1) 有效外部中断（如INT0，INT1，INT2，INT3和INT4）和LPD中断使SH79F6441退出掉电模式。在中断发生后振荡器启动，在预热计时结束之后CPU时钟和外部设备时钟恢复，SUSLO寄存器和PCON寄存器中的PD位会被硬件清除，然后继续运行中断服务程序。在完成中断服务程序之后，跳转到进入掉电模式之后的指令继续运行。

(2) 当32.768kHz晶振或128kHzRC作为时钟时，定时器3中断可使SH79F6441退出掉电模式。在预热计时后会恢复CPU时钟及外部设备，SUSLO寄存器和PCON寄存器中的PD位将由硬件清0。然后继续运行中断服务程序。当完成中断服务子程序后，跳转到进入掉电模式之后的指令继续运行。

(3) 复位信号（复位引脚上出现低电平，WDT复位如果被允许，LVR复位如果被允许）。在预热计时之后会恢复CPU时钟，SUSLO寄存器和PCON寄存器中的PD位会被硬件清除，最后SH79F6441会被复位，程序会从0000H地址位开始运行。RAM将保持不变，而根据不同功能模块SFR的值可能改变。

注意：如要进入这两种低功耗模式，必须在置位PCON中的IDL/PD位后增加3个空操作指令（NOP）。



8.11.4 寄存器

Table 8.55 电源控制寄存器

87H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON	SMOD	SSTAT	-	-	GF1	GF0	PD	IDL
读/写	读/写	读/写	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	0	0	0	0

位编号	位符号	说明
7	SMOD	UART波特率加倍器
6	SSTAT	SCON[7:5]功能选择位
3-2	GF[1:0]	用于软件的通用标志
1	PD	掉电模式控制位 0: 当一个中断或复位产生时由硬件清0 1: 由软件置1激活掉电模式
0	IDL	空闲模式控制位 0: 当一个中断或复位产生时由硬件清0 1: 由软件置1激活空闲模式

Table 8.56 省电模式控制寄存器

8EH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SUSLO	SUSLO.7	SUSLO.6	SUSLO.5	SUSLO.4	SUSLO.3	SUSLO.2	SUSLO.1	SUSLO.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SUSLO[7:0]	此寄存器用来控制CPU进入省电模式（空闲或掉电）。只有像下面的连续指令才能使CPU进入省电模式，否则在下个周期中SUSLO, IDL或PD位将被硬件清0。

程序举例:

```

IDLE_MODE:
    MOV     SUSLO, #55H
    ORL    PCON, #01H
    NOP
    NOP
    NOP

```

```

POWERDOWN_MODE:
    MOV     SUSLO, #55H
    ORL    PCON, #02H
    NOP
    NOP
    NOP

```



8.12 预热计数器

8.12.1 特性

- 内建电源预热计数器消除电源的上电的不稳定状态
- 内建振荡器预热计数器消除振荡器起振时的不稳定状态

SH79F6441内建有电源上电预热计数器，主要是用来消除上电电压建立时的不稳定态，同时完成内部一些初始化序列，如读取内部客户代码选项等。

SH79F6441内建振荡器预热计数器，它能消除振荡器在下列情况下起振时的不稳定状态：上电复位，引脚复位，从低功耗模式中唤醒，看门狗复位和LVR复位。

上电后，SH79F6441会先经过电源上电预热计数过程，等待溢出后再进行振荡器的预热计数过程过程，溢出后开始运行程式。

电源上电预热计数时间

上电复位/ 引脚复位/低电压复位		看门狗复位 (不包含掉电模式)		看门狗复位 (唤醒掉电模式)		掉电模式下中断唤醒	
电源上电 预热计数时间	振荡器上电 预热计数时间	电源上电 预热计数时间	振荡器上电 预热计数时间	电源上电 预热计数时间	振荡器上电 预热计数时间	电源上电 预热计数时间	振荡器上电 预热计数时间
11ms	有	≈500us	无	≈500us	有	无	有

振荡器上电预热计数时间

代码选项: OP_WMT 振荡器类型	00	01	10	11
陶振/晶振	$2^{17} \times T_{osc}$	$2^{14} \times T_{osc}$	$2^{11} \times T_{osc}$	$2^8 \times T_{osc}$
32kHz晶振	$2^{13} \times T_{osc}$			
内部RC	$2^7 \times T_{osc}$			

**8.13 代码选项****OP_WDT:**

- 0101: 禁止看门狗复位
- 其他: 允许看门狗复位 (默认)

OP_WDTPD:

- 0: 掉电模式下禁止看门狗工作 (默认)
- 1: 掉电模式下允许看门狗工作

OP_RST:

- 0: P1.7允许引脚复位 (默认)
- 1: P1.7作为普通I/O

OP_WMT: (不适用于32k晶体振荡器和内建RC)

- 00: 最长预热时间 (默认)
- 01: 长预热时间
- 10: 短预热时间
- 11: 最短预热时间

OP_OSC:

- 0000: 内部24MHz RC振荡器作为振荡器1, 振荡器2关闭 (默认)
- 0011: 内部128KHz RC振荡器作为振荡器1, 24MHz内部RC作为振荡器2
- 0110: 内部128KHz RC振荡器作为振荡器1, 2M-16MHz晶体/陶瓷谐振器作为振荡器2
- 1010: 32.768kHz晶体谐振器作为振荡器1, 24MHz内部RC作为振荡器2
- 1110: 2M-16MHz晶体/陶瓷谐振器作为振荡器1, 振荡器2关闭
- 1111: XTAL1外灌时钟作为振荡器1, 振荡器2关闭
- 其他: 内部24MHz RC振荡器作为振荡器1, 振荡器2关闭

OP_OSCDRIVE:

- 0: 使用2MHz - 12MHz晶体/陶瓷谐振器驱动 (默认)
- 1: 使用16MHz晶体/陶瓷谐振器驱动

OP_LVREN:

- 0: 禁止低电压复位功能 (默认)
- 1: 允许低电压复位功能

OP_LVRLE:

- 00: 低电压复位设定电压为4.1V (默认)
- 01: 低电压复位设定电压为3.7V
- 10: 低电压复位设定电压为2.8V
- 其他: 低电压复位设定电压为4.1V

OP_SCMEN:

- 0: 开启SCM功能
- 1: 关闭SCM功能

OP_SCMSEL:

- 000: 2MHz
- 001: 4MHz
- 010: 6MHz
- 011: 8MHz (默认)
- 100: 12MHz
- 101: 16MHz
- Others: 8MHz

OP_SCM:

- 0: 在预热期间禁止时钟单元检测功能 (默认)
- 1: 在预热期间允许时钟单元检测功能

**OP_AHRV:**

- 0: 32.768kHz晶体谐振器抗湿度功能控制位AHUM复位值 = 0 (默认)
- 1: 32.768kHz晶体谐振器抗湿度功能控制位AHUM复位值 = 1

OP_P0DRV:

- 00: Port0的driving电流能力保持不变 (默认)
- 01: Port0的driving电流能力减弱为5/10
- 10: Port0的driving电流能力减弱为3/10
- 11: Port0的driving电流能力减弱为1/10

OP_P35、P32-P30:

- 00: Port3[5]、Port3[2:0]的sink电流能力选择较大档 (默认)
- 01: Port3[5]、Port3[2:0]的sink电流能力选择较小档
- 10: Port3[5]、Port3[2:0]的sink电流能力选择最小档
- 11: Port3[5]、Port3[2:0]的sink电流能力选择最大档

OP_P23-P20:

- 00: Port2[3:0]的sink电流能力选择较大档 (默认)
- 01: Port2[3:0]的sink电流能力选择较小档
- 10: Port2[3:0]的sink电流能力选择最小档
- 11: Port2[3:0]的sink电流能力选择最大档

OP_P27-P24:

- 00: Port2[7:4]的sink电流能力选择较大档 (默认)
- 01: Port2[7:4]的sink电流能力选择较小档
- 10: Port2[7:4]的sink电流能力选择最小档
- 11: Port2[7:4]的sink电流能力选择最大档

OP_EEPROMSIZE:

- 0000: 8 X 512Bytes (默认)
- 0001: 7 X 512Bytes
- 0010: 6 X 512Bytes
- 0011: 5 X 512Bytes
- 0100: 4 X 512Bytes
- 0101: 3 X 512Bytes
- 0110: 2 X 512Bytes
- 0111: 1 X 512Bytes
- 1000: 0 bytes
- 其余: 0 bytes



9. 指令集

算术操作指令				
指令	功能描述	代码	字节	周期
ADD A, Rn	累加器加寄存器	0x28-0x2F	1	1
ADD A, direct	累加器加直接寻址字节	0x25	2	2
ADD A, @Ri	累加器加内部RAM	0x26-0x27	1	2
ADD A, #data	累加器加立即数	0x24	2	2
ADDC A, Rn	累加器加寄存器和进位位	0x38-0x3F	1	1
ADDC A, direct	累加器加直接寻址字节和进位位	0x35	2	2
ADDC A, @Ri	累加器加内部RAM和进位位	0x36-0x37	1	2
ADDC A, #data	累加器加立即数和进位位	0x34	2	2
SUBB A, Rn	累加器减寄存器和借位位	0x98-0x9F	1	1
SUBB A, direct	累加器减直接寻址字节和借位位	0x95	2	2
SUBB A, @Ri	累加器减内部RAM和借位位	0x96-0x97	1	2
SUBB A, #data	累加器减立即数和借位位	0x94	2	2
INC A	累加器加1	0x04	1	1
INC Rn	寄存器加1	0x08-0x0F	1	2
INC direct	直接寻址字节加1	0x05	2	3
INC @Ri	内部RAM加1	0x06-0x07	1	3
DEC A	累加器减1	0x14	1	1
DEC Rn	寄存器减1	0x18-0x1F	1	2
DEC direct	直接寻址字节减1	0x15	2	3
DEC @Ri	内部RAM减1	0x16-0x17	1	3
INC DPTR	数据指针加1	0xA3	1	4
MUL AB	累加器乘寄存器B	0xA4	1	11 20
DIV AB	累加器除以寄存器B	0x84	1	11 20
DA A	十进制调整	0xD4	1	1



逻辑操作指令				
指令	功能描述	代码	字节	周期
ANL A, Rn	累加器与寄存器	0x58-0x5F	1	1
ANL A, direct	累加器与直接寻址字节	0x55	2	2
ANL A, @Ri	累加器与内部RAM	0x56-0x57	1	2
ANL A, #data	累加器与立即数	0x54	2	2
ANL direct, A	直接寻址字节与累加器	0x52	2	3
ANL direct, #data	直接寻址字节与立即数	0x53	3	3
ORL A, Rn	累加器或寄存器	0x48-0x4F	1	1
ORL A, direct	累加器或直接寻址字节	0x45	2	2
ORL A, @Ri	累加器或内部RAM	0x46-0x47	1	2
ORL A, #data	累加器或立即数	0x44	2	2
ORL direct, A	直接寻址字节或累加器	0x42	2	3
ORL direct, #data	直接寻址字节或立即数	0x43	3	3
XRL A, Rn	累加器异或寄存器	0x68-0x6F	1	1
XRL A, direct	累加器异或直接寻址字节	0x65	2	2
XRL A, @Ri	累加器异或内部RAM	0x66-0x67	1	2
XRL A, #data	累加器异或立即数	0x64	2	2
XRL direct, A	直接寻址字节异或累加器	0x62	2	3
XRL direct, #data	直接寻址字节异或立即数	0x63	3	3
CLR A	累加器清零	0xE4	1	1
CPL A	累加器取反	0xF4	1	1
RL A	累加器左环移位	0x23	1	1
RLC A	累加器连进位标志左环移位	0x33	1	1
RR A	累加器右环移位	0x03	1	1
RRC A	累加器连进位标志右环移位	0x13	1	1
SWAP A	累加器高4位与低4位交换	0xC4	1	4



数据传送指令				
指令	功能描述	代码	字节	周期
MOV A, Rn	寄存器送累加器	0xE8-0xEF	1	1
MOV A, direct	直接寻址字节送累加器	0xE5	2	2
MOV A, @Ri	内部RAM送累加器	0xE6-0xE7	1	2
MOV A, #data	立即数送累加器	0x74	2	2
MOV Rn, A	累加器送寄存器	0xF8-0xFF	1	2
MOV Rn, direct	直接寻址字节送寄存器	0xA8-0xAF	2	3
MOV Rn, #data	立即数送寄存器	0x78-0x7F	2	2
MOV direct, A	累加器送直接寻址字节	0xF5	2	2
MOV direct, Rn	寄存器送直接寻址字节	0x88-0x8F	2	2
MOV direct1, direct2	直接寻址字节送直接寻址字节	0x85	3	3
MOV direct, @Ri	内部RAM送直接寻址字节	0x86-0x87	2	3
MOV direct, #data	立即数送直接寻址字节	0x75	3	3
MOV @Ri, A	累加器送内部RAM	0xF6-0xF7	1	2
MOV @Ri, direct	直接寻址字节送内部RAM	0xA6-0xA7	2	3
MOV @Ri, #data	立即数送内部RAM	0x76-0x77	2	2
MOV DPTR, #data16	16位立即数送数据指针	0x90	3	3
MOVC A, @A+DPTR	程序代码送累加器（相对数据指针）	0x93	1	7
MOVC A, @A+PC	程序代码送累加器（相对程序计数器）	0x83	1	8
MOVX A, @Ri	外部RAM送累加器（8位地址）	0xE2-0xE3	1	5
MOVX A, @DPTR	外部RAM送累加器（16位地址）	0xE0	1	6
MOVX @Ri, A	累加器送外部RAM（8位地址）	0xF2-F3	1	4
MOVX @DPTR, A	累加器送外部RAM（16位地址）	0xF0	1	5
PUSH direct	直接寻址字节压入栈顶	0xC0	2	5
POP direct	栈顶弹至直接寻址字节	0xD0	2	4
XCH A, Rn	累加器与寄存器交换	0xC8-0xCF	1	3
XCH A, direct	累加器与直接寻址字节交换	0xC5	2	4
XCH A, @Ri	累加器与内部RAM交换	0xC6-0xC7	1	4
XCHD A, @Ri	累加器低4位与内部RAM低4位交换	0xD6-0xD7	1	4



控制程序转移指令				
指令	功能描述	代码	字节	周期
ACALL addr11	2KB内绝对调用	0x11-0xF1	2	7
LCALL addr16	64KB内长调用	0x12	3	7
RET	子程序返回	0x22	1	8
RETI	中断返回	0x32	1	8
AJMP addr11	2KB内绝对转移	0x01-0xE1	2	4
LJMP addr16	64KB内长转移	0x02	3	5
SJMP rel	相对短转移	0x80	2	4
JMP @A+DPTR	相对长转移	0x73	1	6
JZ rel (不发生转移) (发生转移)	累加器为零转移	0x60	2	3 5
JNZ rel (不发生转移) (发生转移)	累加器为非零转移	0x70	2	3 5
JC rel (不发生转移) (发生转移)	C置位转移	0x40	2	2 4
JNC rel (不发生转移) (发生转移)	C清零转移	0x50	2	2 4
JB bit, rel (不发生转移) (发生转移)	直接寻址位置位转移	0x20	3	4 6
JNB bit, rel (不发生转移) (发生转移)	直接寻址位清零转移	0x30	3	4 6
JBC bit, rel (不发生转移) (发生转移)	直接寻址位置位转移并清该位	0x10	3	4 6
CJNE A, direct, rel (不发生转移) (发生转移)	累加器与直接寻址字节不等转移	0xB5	3	4 6
CJNE A, #data, rel (不发生转移) (发生转移)	累加器与立即数不等转移	0xB4	3	4 6
CJNE Rn, #data, rel (不发生转移) (发生转移)	寄存器与立即数不等转移	0xB8-0xBF	3	4 6
CJNE @Ri, #data, rel (不发生转移) (发生转移)	内部RAM与立即数不等转移	0xB6-0xB7	3	4 6
DJNZ Rn, rel (不发生转移) (发生转移)	寄存器减1不为零转移	0xD8-0xDF	2	3 5
DJNZ direct, rel (不发生转移) (发生转移)	直接寻址字节减1不为零转移	0xD5	3	4 6
NOP	空操作	0	1	1



位操作指令				
指令	功能描述	代码	字节	周期
CLR C	C清零	0xC3	1	1
CLR bit	直接寻址位清零	0xC2	2	3
SETB C	C置位	0xD3	1	1
SETB bit	直接寻址位置位	0xD2	2	3
CPL C	C取反	0xB3	1	1
CPL bit	直接寻址位取反	0xB2	2	3
ANL C, bit	C逻辑与直接寻址位	0x82	2	2
ANL C, /bit	C逻辑与直接寻址位的反	0xB0	2	2
ORL C, bit	C逻辑或直接寻址位	0x72	2	2
ORL C, /bit	C逻辑或直接寻址位的反	0xA0	2	2
MOV C, bit	直接寻址位送C	0xA2	2	2
MOV bit, C	C送直接寻址位	0x92	2	3



10. 电气特性

极限参数*

直流供电电压.....-0.3V to +6.0V
 输入/输出电压.....GND-0.3V to V_{DD}+0.3V
 工作环境温度.....-40°C to +85°C
 存储温度.....-55°C to +125°C
 Flash存储器写/擦除操作..... 0°C to +85°C

*注释

如果器件的工作条件超过左列“极限参数”的范围，将造成器件永久性破坏。只有当器件工作在说明书所规定的范围内时功能才能得到保障。器件在极限参数列举的条件下工作将会影响到器件工作的可靠性。

直流电气特性1 (V_{DD} = 2.7V - 5.5V, GND = 0V, T_A = +25°C, 除非另有说明)

参数	符号	最小值	典型值*	最大值	单位	条件
工作电压	V _{DD}	2.7	5.0	5.5	V	32.768kHz或2MHz ≤ f _{OSC} ≤ 24MHz
工作电流	I _{OP}	-	5	10	mA	f _{OSC} = 24MHz, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU打开(执行NOP指令); WDT打开, 关闭其它所有功能
	I _{OP2}	-	25	35	μA	f _{OSC} = 32.768kHz, 高频振荡器关闭, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU打开(执行NOP指令); LVR关闭, WDT关闭, 关闭其它所有功能
待机电流(空闲模式)	I _{SB1}	-	5	7	mA	f _{OSC} = 24MHz, V _{DD} = 5.0V, 所有输出引脚无负载CPU关闭(空闲模式); 所有数字输入引脚不浮动 LVR打开, WDT关闭, 关闭其它所有功能
	I _{SB2}	-	15	25	μA	f _{OSC} = 32.768kHz, V _{DD} = 5.0V, 高频振荡器关闭 所有输出引脚无负载CPU关闭(空闲模式); 所有数字输入引脚不浮动 LVR打开, WDT关闭, CRC关闭, 关闭其它所有功能
待机电流(掉电模式)	I _{SB3}	-	10	15	μA	所有振荡器关闭, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU停止(掉电模式); WDT关闭, LVR打开, CRC关闭, 关闭其它所有功能
	I _{SB4}	-	12	18	μA	f _{OSC} = 32.768kHz, 高频振荡器关闭, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU关闭(掉电模式); WDT关闭, LVR打开, CRC关闭, 关闭其它所有功能
WDT电流	I _{WDT}	-	1	3	μA	所有输出引脚无负载, V _{DD} = 5.0V, WDT打开
LPD电流	I _{LPD}	-	-	1	μA	V _{DD} = 2.7 - 5.5V
输入低电压1	V _{IL1}	GND	-	0.3 X V _{DD}	V	I/O端口(无施密特)
输入高电压1	V _{IH1}	0.7 X V _{DD}	-	V _{DD}	V	I/O端口(无施密特)



续上表

输入低电压2	V_{IL2}	GND	-	$0.2 \times V_{DD}$	V	RST, T3, INT0/1/2/3/4, PxCEX0-1 (x=0-2), ECI0-2, MISO, MOSI, SDA, SCL, SCK, \overline{SS} , 18个I/O端口选择施密特输入 (Note 4) $V_{DD} = 2.7 - 5.5V$
输入高电压2	V_{IH2}	$0.8 \times V_{DD}$	-	V_{DD}	V	\overline{RST} , T3, INT0/1/2/3/4, PxCEX0-1 (x=0-2), ECI0-2, MISO, MOSI, SDA, SCL, SCK, \overline{SS} , 18个I/O端口选择施密特输入 (Note 4) $V_{DD} = 2.7 - 5.5V$
输入低电压3	V_{IL3}	GND	-	0.8	V	18个I/O端口选择TTL输入 (Note 4) (输入高低压窗口0.4V) $V_{DD} = 4.5 - 5.5V$
		GND	-	$0.15 \times V_{DD}$	V	18个I/O端口选择TTL输入 (Note 4) (输入高低压窗口0.4V) $V_{DD} = 2.7 - 5.5V$
输入高电压3	V_{IH3}	2.0	-	V_{DD}	V	18个I/O端口选择TTL输入 (Note 4) (输入高低压窗口0.4V) $V_{DD} = 4.5 - 5.5V$
		$0.25 \times V_{DD} + 0.8$	-	V_{DD}	V	18个I/O端口选择TTL输入 (Note 4) (输入高低压窗口0.4V) $V_{DD} = 2.7 - 5.5V$
输入漏电流	I_{IL}	-1	-	1	μA	输入口, $V_{IN} = V_{DD}$ 或者GND
输出漏电流	I_{OL}	-1	-	1	μA	开漏输出, $V_{DD} = 5.0V$ $V_{OUT} = V_{DD}$ 或者GND
复位引脚上拉电阻	R_{RPH}	-	30	-	k Ω	$V_{DD} = 5.0V$, $V_{IN} = GND$
上拉电阻	R_{PH}	-	30	-	k Ω	$V_{DD} = 5.0V$, $V_{IN} = GND$
输出高电压1	V_{OH1}	$V_{DD} - 0.7$	-	-	V	I/O端口 (P0, P1, P2, P3, P4, P5), (需要OP_P0DRV = 00), $I_{OH} = -10mA$, $V_{DD} = 5.0V$
输出高电压2	V_{OH2}	$V_{DD} - 0.7$	-	-	V	I/O端口 (P0, P1, P2, P3, P4, P5), (需要OP_P0DRV = 00), $I_{OH} = -10mA$, $V_{DD} = 5.0V$
输出高电压3	V_{OH3}	$V_{DD} - 0.7$	-	-	V	I/O端口 (P0, P1, P2, P3, P4, P5), (需要OP_P0DRV = 00), $I_{OH} = -10mA$, $V_{DD} = 5.0V$
输出高电压4	V_{OH4}	$V_{DD} - 0.7$	-	-	V	I/O端口 (P0, P1, P2, P3, P4, P5), (需要OP_P0DRV = 00), $I_{OH} = -10mA$, $V_{DD} = 5.0V$
输出低电压1	V_{OL1}	-	-	GND + 0.6	V	I/O端口 (P0, P1, P2, P4, P3, P5), (需要OP_P35、P32-P30/OP_P23-P20/OP_P27-P24选择sink电流为较大档) $I_{OL} = 15mA$, $V_{DD} = 5.0V$
输出低电压2	V_{OL2}	-	-	GND + 0.6	V	I/O端口 (P3.0-P3.2, P3.5, P2.0-P2.7), (需要OP_P35、P32-P30/OP_P23-P20/OP_P27-P24选择sink电流为较小档) $I_{OL} = 7mA$, $V_{DD} = 5.0V$



续上表

输出低电压3	V_{OL3}	-	-	GND + 0.6	V	I/O端口 (P3.0-P3.2, P3.5, P2.0-P2.7), (需要OP_P35、P32-P30/OP_P23-P20/OP_P27-P24选择sink电流为最小档) $I_{OL} = 3.5mA$, $V_{DD} = 5.0V$
大驱动口灌电流能力	I_{OL}	120	140	-	mA	I/O端口 (P3.0-P3.2, P3.5, P2.0-P2.7), (需要OP_P35、P32-P30/OP_P23-P20/OP_P27-P24选择sink电流为最大档) $V_{DD} = 5.0V$, $V_{OL} = 1.5V$

注意:

(1) “*”表示典型值下的数据是在5.0V, 25°C下测得的, 除非另有说明。

(2) 流过 V_{DD} 的最大平均电流值在5.0V, 25°C下须小于150mA。

(3) 流过GND的最大平均电流值在5.0V, 25°C下须小于200mA。

(4) P0.0, P0.1, P0.6, P0.7, P1.0, P1.1, P2.1, P2.2, P2.4 - P2.7, P3.3, P3.4, P4.2, P4.3, P4.5, P4.6通过寄存器PIMS0 - 2选择相应的输入模式, 并打开第二功能。

模/数转换器电气特性 (高速模式1Msps: 1LSB = $V_{DD}/4096$) ($V_{DD} = 2.7 - 5.5V$, GND = 0V, $T_A = +25^\circ C$, 除非另有说明)

参数	符号	最小值	典型值	最大值	单位	条件
工作电压范围	V_{AD}	2.7	5.0	5.5	V	
分辨率	N_R	-	12	-	bit	$V_{REF} = 5.0V$
A/D输入电压	V_{AIN}	GND	-	V_{REF}	V	
A/D输入电阻*	R_{AIN}	2	-	-	M Ω	$V_{IN} = 5.0V$
ADC内部基准源	V_{BG}	1.16	1.20	1.24	V	$V_{DD} = 2.7V - 5.5V$
ADC的内部基准源建立时间	$T_{V_{BG}}$	-	-	10	μs	$V_{DD} = 2.7V - 5.5V$, $T_A = 25^\circ C$, VBG电压建立 (0.1%)
ADC内部基准源通道切换稳定时间	T_{CBG}	-	-	1	μs	$V_{DD} = 2.7V - 5.5V$, $T_A = 25^\circ C$, VBG电压稳定 (0.1%)
外部模拟参考电压	V_{REF}	2.5	-	V_{DD}	V	
模拟输入电压源推荐阻抗	Z_{AIN}	-	-	0.75	k Ω	$V_{DD} = 4.2V - 5.5V$, 切通道采样精度1LSB, 1Msps
						$V_{DD} = 2.7V - 5.5V$, 切通道采样精度1LSB, 100Ksps
A/D转换电流	I_{AD}	-	2	3	mA	ADC模块工作, $V_{DD} = 5.0V$
微分非线性误差	D_{LE}	-	-	± 1	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, ADC CLK $\leq 24MHz$
积分非线性误差	I_{LE}	-	-	± 2	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, ADC CLK $\leq 24MHz$
满刻度误差	E_F	-	-	± 2	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, ADC CLK $\leq 24MHz$
偏移量误差	E_Z	-	-	± 3	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, ADC CLK $\leq 24MHz$
总绝对误差	E_{AD}	-	-	± 8	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, ADC CLK $\leq 24MHz$
ADC时钟周期	t_{AD}	0.04	-	30	μs	
ADC采样时间	t_{SAMP}	0.4	0.5	-	μs	
总转换时间	T_{CON}	16	-	29	t_{AD}	

注意:

(1) “*”表示ADC输入电阻就是直流条件下ADC自身的输入电阻。

(2) 外部参考源阻抗 R_{REF} 大于30 Ω 时, 建议加 μF 级电容, 提高驱动能力。

(3) $V_{DD} = 2.7V - 5.5V$ ADC保证功能 (1Msps采样精度除外)



交流电气特性 (V_{DD} = 2.7V - 5.5V, GND = 0V, T_A = +25°C, f_{OSC} = 24MHz, 除非另有说明。)

参数	符号	最小值	典型值	最大值	单位	条件
振荡器起振时间	T _{OSC}	-	-	1	s	f _{OSC} = 32.768kHz
	T _{OSC}	-	1	2	ms	f _{OSC} = 16MHz Crystal
复位脉冲宽度	t _{RESET}	10	-	-	μs	
WDT RC频率	f _{WDT}	-	-	2	kHz	
频率稳定性 (RC)	ΔF /F	-	-	0.5	%	RC振荡器: F - 24MHz /24MHz (V _{DD} = 2.7 - 5.5V, T _A = +25°C)
		-	-	1	%	RC振荡器: F - 24MHz /24MHz (V _{DD} = 2.7 - 5.5V, T _A = -40°C至+85°C)
		-	-	4	%	RC振荡器: F - 128kHz /128kHz (V _{DD} = 2.7 - 5.5V, T _A = 25°C)
		-	-	10	%	RC振荡器: F - 128kHz /128kHz (V _{DD} = 2.7 - 5.5V, T _A = -40°C至+85°C)

低电压复位电气特性 (V_{DD} = 2.7V - 5.5V, GND = 0V, T_A = +25°C, 除非另有说明。)

参数	符号	最小值	典型值	最大值	单位	条件
LVR设定电压1	V _{LVR1}	4.0	4.1	4.2	V	LVR使能 V _{DD} = 2.7V - 5.5V
LVR设定电压2	V _{LVR2}	3.6	3.7	3.8	V	LVR使能 V _{DD} = 2.7V - 5.5V
LVR设定电压3	V _{LVR3}	2.7	2.8	2.9	V	LVR使能 V _{DD} = 2.7V - 5.5V
LVR电压检测迟滞窗口	V _{SMTLV}	-	50	-	mV	
LVR低电压复位宽度	T _{LVR}	-	60	-	μs	




11. 订购信息

产品编号	封装
SH79F6441M/028MU	SOP28
SH79F6441Q/032QR	QFN32 (4 X 4)
SH79F6441P/032PR	LQFP32
SH79F6441P/044PR	LQFP44



12. 产品命名规则

SH 79 F 64 41 P / 044 P R






13. 封装信息

LQFP44L Outline Dimensions

unit: inches/mm






Symbol	Dimensions in inches		Dimensions in mm	
	MIN	MAX	MIN	MAX
A	0.057	0.065	1.45	1.65
A1	0.000	0.001	0.01	0.21
A2	0.051	0.059	1.3	1.5
D	0.388	0.400	9.85	10.15
E	0.388	0.400	9.85	10.15
H_D	0.465	0.480	11.8	12.2
H_E	0.465	0.480	11.8	12.2
b	0.010	0.018	0.25	0.45
e	0.031 TYP		0.8 TYP	
c	0.004	0.008	0.09	0.20
L	0.017	0.031	0.42	0.78
L1	0.037	0.045	0.95	1.15
θ_2	0°	10°	0°	10°



LQFP32L Outline Dimensions

unit: inches/mm




Symbol	Dimensions in inches		Dimensions in mm	
	MIN	MAX	MIN	MAX
A	0.057	0.065	1.45	1.65
A1	0.000	0.008	0.01	0.21
A2	0.051	0.059	1.30	1.50
D	0.268	0.281	6.80	7.15
E	0.268	0.281	6.80	7.15
H_D	0.346	0.362	8.80	9.20
H_E	0.346	0.362	8.80	9.20
b	0.010	0.018	0.25	0.45
e	0.031 TYP		0.8TYP	
c	0.004	0.008	0.09	0.20
L	0.016	0.031	0.40	0.78
L1	0.035	0.043	0.90	1.10
θ_2	0°	10°	0°	10°




QFN 32L (4 X 4) (P0.40 T 0.75) Outline Dimensions


unit: inches/mm



Top View



Bottom View




Side View

Symbol	Dimensions in inches		Dimensions in mm	
	MIN	MAX	MIN	MAX
A	0.028	0.031	0.700	0.900
A1	0.000	0.002	0.000	0.050
A2	0.008REF		0.203REF	
D	0.154	0.160	3.924	4.076
E	0.154	0.160	3.924	4.076
D1	0.098	0.106	2.500	2.700
E1	0.098	0.106	2.500	2.700
k	0.008	---	0.200	---
b	0.006	0.010	0.150	0.250
e	0.016TYP		0.400TYP	
L1	0.013	0.019	0.324	0.476



SOP28L Outline Dimensions

unit: inches/mm



Symbol	Dimensions in inches		Dimensions in mm	
	Min	Max	Min	Max
A	0.085	0.104	2.15	2.65
A1	0.004	0.012	0.10	0.30
A2	0.081	0.098	2.05	2.50
b	0.013	0.02	0.33	0.51
c	0.006	0.014	0.15	0.36
D	0.697	0.715	17.70	18.15
E	0.291	0.303	7.40	7.70
e	0.050(BSC)		1.27(BSC)	
H _E	0.402	0.418	10.21	10.61
L	0.016	0.05	0.40	1.27
θ2	0°	8°	0°	8°



14. 规格更改记录

版本	记录	日期
1.0	初始版本	2017年12月



目录

1. 特性	1
2. 概述	1
3. 方框图	2
4. 引脚配置	3
4.1 44脚LQFP封装	3
4.2 32脚LQFP封装	4
4.3 32脚QFN封装	5
4.4 28脚SOP封装	6
5. 引脚描述	8
6. SFR映像	10
7. 标准功能	22
7.1 CPU	22
7.1.1 CPU内核特殊功能寄存器	22
7.1.2 CPU增强内核特殊功能寄存器	23
7.1.3 寄存器	23
7.2 随机数据存储器 (RAM)	24
7.2.1 特性	24
7.2.2 寄存器	24
7.3 FLASH程序存储器	25
7.3.1 特性	25
7.3.2 ICP模式下的Flash操作	27
7.3.3 寄存器	28
7.4 扇区自编程 (SSP) 功能	29
7.4.1 寄存器	29
7.4.2 Flash控制流程图	32
7.4.3 SSP编程注意事项	33
7.4.4 可读识别码	34
7.5 系统时钟和振荡器	35
7.5.1 特性	35
7.5.2 时钟定义	35
7.5.3 概述	35
7.5.4 寄存器	36
7.5.5 振荡器类型	37
7.5.6 谐振器和谐振器驱动电路	38
7.5.7 谐振器常数	39
7.5.8 谐振器负载电容选择	40
7.5.9 谐振器外围电路设计注意事项	40
7.6 系统时钟监控 (SCM)	41
7.7 I/O端口	42
7.7.1 特性	42
7.7.2 寄存器	42
7.7.3 端口模块图	45
7.7.4 端口共用	45
7.8 定时器	50
7.8.1 定时器3	50
7.9 可编程计数器阵列 (PCAx (x=0、1、2))	52
7.9.1 特性	52
7.9.2 Mode0: 边沿触发的捕捉模式	55



7.9.3 Mode1: 软件定时器方式	56
7.9.4 Mode2: 频率输出方式	57
7.9.5 Mode3: PWM模式	58
7.9.6 寄存器	63
7.10 中断	68
7.10.1 特性	68
7.10.2 中断允许控制	68
7.10.3 中断标志	71
7.10.4 中断向量	73
7.10.5 中断优先级	73
7.10.6 中断处理	74
7.10.7 中断响应时间	74
7.10.8 外部中断输入	75
7.10.9 中断汇总	77
8. 增强功能	78
8.1 12BIT脉冲宽度调制 (PWM0/1)	78
8.1.1 特性	78
8.1.2 12位PWM定时器	78
8.2 增强型通用异步收发器 (EUART0/1/2)	81
8.2.1 特性	81
8.2.2 工作方式	81
8.2.3 可微调波特率	86
8.2.4 多机通讯	87
8.2.5 帧出错检测	88
8.2.6 寄存器	88
8.3 串行通讯接口 (TWI)	96
8.3.1 特性	96
8.3.2 数据传输格式	96
8.3.3 功能描述	98
8.3.4 传输模式	99
8.3.5 寄存器	108
8.4 串行外部设备接口 (SPI)	111
8.4.1 特性	111
8.4.2 信号描述	111
8.4.3 波特率	112
8.4.4 功能描述	112
8.4.5 工作模式	113
8.4.6 传送形式	114
8.4.7 出错检测	115
8.4.8 中断	115
8.4.9 寄存器	116
8.5 数字逻辑可配置模块 (LCM)	118
8.5.1 特性	118
8.5.2 寄存器	120
8.6 模/数转换器 (ADC)	123
8.6.1 特性	123
8.6.2 ADC模块图	124
8.6.3 ADC寄存器	125
8.6.4 序列转换工作模式	132
8.6.5 ADC转换时间设置	134
8.6.6 ADC模块参考电压的设置	134
8.6.7 ADC信道与IO口功能设置	134
8.6.8 注意事项	134
8.7 低电压检测 (LPD)	135



8.7.1 特性.....	135
8.7.2 寄存器.....	135
8.8 低电压复位 (LVR)	137
8.8.1 特性.....	137
8.9 看门狗定时器 (WDT)，程序超范围溢出 (OVL) 复位及其它复位状态.....	138
8.9.1 特性.....	138
8.9.2 寄存器.....	138
8.10 循环冗余校验 CRC.....	139
8.10.1 特性.....	139
8.10.2 寄存器.....	139
8.11 电源管理	141
8.11.1 特性.....	141
8.11.2 空闲模式 (Idle)	141
8.11.3 掉电模式 (Power-Down)	141
8.11.4 寄存器.....	142
8.12 预热计数器	143
8.12.1 特性.....	143
8.13 代码选项	144
9. 指令集.....	146
10. 电气特性.....	151
11. 订购信息.....	155
12. 产品命名规则.....	156
13. 封装信息.....	157
14. 规格更改记录.....	161