



SH88F6161/6162

增强型8051微控制器

1. 特性

- 基于8051兼容流水指令的8位单片机
- Flash ROM: 64K字节
- ISP ROM: 1K字节
- RAM: 内部256字节, 外部2816字节
- EEPROM: 内建2048字节
- 5Byte可读MCU识别码
- CPU最高频率24M
- 工作电压: $V_{DD} = 2.0V - 5.5V$
- 振荡器(代码选项):
 - 高频晶体谐振器: 2MHz - 12MHz
 - 低频晶体谐振器: 32.768kHz
 - 内部高频RC振荡器: 12MHz
 - 内部低频RC振荡器: 128KHz
 - PLL振荡器: 4倍频
- 61个CMOS双向I/O管脚
- I/O内建上拉电阻
- 2个16位定时器/计数器T2, T3
- 4个PCA, 其中PCA0、PCA2、PCA3各含2个比较/捕捉单元, PCA1具有3个比较/捕捉单元
- 10个外部中断源
- 中断源:
 - 定时器2, 定时器3, PCA0, PCA1, PCA2, PCA3
 - 外部中断INT2, INT3, INT40 - INT47
 - ADC, DAC, SCM, LPD
 - EUART0, EUART1, TWI, SPI, USB
- LCD驱动器:
 - 4 X 40段 (1/4占空比, 1/3偏置)
 - 5 X 39段 (1/5占空比, 1/3偏置)
 - 6 X 38段 (1/6占空比, 1/3偏置)
- LED驱动器: 10 X 8段
- 2个增强型自带波特率发生器EUART
- 内建模拟电路电源稳压器
 - 输出电压: 3.3V
- 12位1M sps SAR模数转换器(ADC)
 - 内建1.5V/2.5V参考电压
 - 12路可选外接模拟输入
- 12位电压型DAC数模转换器
 - 12位精度
 - 1通道
- 通用串行总线(USB)
 - 兼容USB2.0(全速12Mbps)传输速度
 - 支持控制、中断和批量数据传输
 - 支持3个端点(EP0, EP1, EP2)
- 内建运算放大器(OP)
- SPI接口(主/从模式)
- TWI(I2C)接口
- 内建低电压复位功能(代码选项)
 - LVR电压: 2.1V
 - LVR电压: 2.7V
 - LVR电压: 3.7V
 - LVR电压: 4.1V
- CPU机器周期: 1个振荡周期
- 看门狗定时器(WDT)(代码选项)
- 内建振荡器预热计数器
- 低功耗工作模式:
 - 空闲模式
 - 掉电模式
- Flash型
- 封装: LQFP64, TQFP48

2. 概述

SH88F6161/SH88F6162是一种高速高效率8051兼容单片机。在同样振荡频率下, 较之传统的8051芯片具有运行更快速, 性能更优越的特性。


SH88F6161/SH88F6162保留了标准8051芯片的大部分特性, 包括内置256字节RAM和2个16位定时器/计数器。此外, SH88F6161/SH88F6162还集成了2816字节外部扩展RAM, 以及存储程序的64K字节flash, 此外还集成2K类EEPROM, 用于在系统掉电后保存数据。

SH88F6161/SH88F6162中的资源有: 61个COMS双向IO, 4个PCA, 2个增强型自带波特率发生器EUART、LCD驱动器、LED驱动器、模/数转换器、数/模转换器、运算放大器、SPI接口、TWI接口、USB模块(SH88F6161中不含USB)。

为了达到高可靠性和低功耗, SH88F6161/SH88F6162内建看门狗定时器, 低电压复位和低电压检测等功能, 提供了2种低功耗省电模式。




3. 方框图






4. 引脚配置

4.1 LQFP64封装




SH88F6162引脚配置图




SH88F6161引脚配置图



4.2 TQFP48封装



SH88F6162引脚配置图



SH88F6161引脚配置图

注意:

引脚命名中，写在最外侧的功能具有最高优先级，最内侧的功能具有最低优先级。当一个引脚被高优先级的功能占用时，即使低优先级功能被允许，也不能作为低优先级功能的引脚。只有当软件禁止引脚的高优先级功能，相应引脚才能被释放作为低优先级端口使用。



Table 4.1 引脚功能

引脚编号 LQFP64	引脚命名	类型	功能说明
1	XTAL2/P7.2	O I/O	XTAL2: 外部晶振输出引脚 P7.2: 双向IO端口 默认功能: P7.2
2	XTALX1/P7.3	I I/O	XTALX1: 外部晶振输入引脚 P7.3: 双向IO端口 默认功能: P7.3
3	XTALX2/P7.4	O I/O	XTALX2: 外部晶振输出引脚 P7.4: 双向IO端口 默认功能: P7.4
4	SCK/ADC0/P0.0	I/O I I/O	SCK: SPI总线时钟引脚 ADC0: ADC输入通道0 P0.0: 双向IO端口 默认功能: P0.0
5	SS/ADC1/P0.1	I I I/O	SS: SPI片选信号 ADC1: ADC输入通道1 P0.1: 双向IO端口 默认功能: P0.1
6	MOSI/ADC2/SEG31/P0.2	I/O I O I/O	MOSI: SPI数据引脚 ADC2: ADC输入通道2 SEG31: LCD信号输出引脚 P0.2: 双向IO端口 默认功能: P0.2
7	MISO/ADC3/SEG32/P0.3	I/O I O I/O	MISO: SPI数据引脚 ADC3: ADC输入通道3 SEG32: LCD信号输出引脚 P0.3: 双向IO端口 默认功能: P0.3
8	ADC4/SEG33/P0.4	I O I/O	ADC4: ADC输入通道4 SEG33: LCD信号输出引脚 P0.4: 双向IO端口 默认功能: P0.4
9	ADC5/SEG34/P0.5	I O I/O	ADC5: ADC输入通道5 SEG34: LCD信号输出引脚 P0.5: 双向IO端口 默认功能: P0.5
10	ADC6/LED_C10/SEG35/P0.6	I O O I/O	ADC6: ADC输入通道6 LEC_C10: LED输出信号 SEC35: LCD信号输出引脚 P0.6: 双向IO端口 默认功能: P0.6
11	ADC7/LED_C9/SEG36/P0.7	I O O I/O	ADC7: ADC输入通道7 LED_C9: LED输出信号 SEG36: LCD信号输出引脚 P0.7: 双向IO端口 默认功能: P0.7



续上表

引脚编号 LQFP64	引脚命名	类型	功能说明
12	ADC8/LED_C8/SEG37/P1.0	I O O I/O	ADC8: ADC 输入通道 8 LED_C8: LED 输出信号 SEG37: LCD 信号输出引脚 P1.0: 双向 IO 端口 默认功能: P1.0
13	ADC9/LED_C7/SEG38/P1.1	I O O I/O	ADC9: ADC 输入通道 9 LED_C7: LED 输出信号 SEG38: LCD 信号输出引脚 P1.1 双向 IO 端口 默认功能: P1.1
14	ADC10/LED_C6/COM6/ SEG39/P1.2	I O O O I/O	ADC10: ADC输入通道10 SEG39: LCD信号输出引脚 LED_C6: LED输出信号 COM6: LCD信号输出引脚 P1.2: 双向IO端口 默认功能: P1.2
15	ADC11/LED_C5/COM5/ SEG40/P1.3	I O O O I/O	ADC11: ADC输入通道11 LED_C5: LED输出信号 SEG40: LCD信号输出引脚 COM5: LCD信号输出引脚 P1.3: 双向IO端口 默认功能: P1.3
16	VREF/LED_C4/COM4/P1.4	I O O I/O	VREF: ADC/DAC外接参考电压引脚 LED_C4: LED输出信号 COM4: LCD信号输出引脚 P1.4: 双向IO端口 默认功能: P1.4
17	CREF/LED_C3/COM3/P1.5	O O O I/O	CREF: ADC/DAC参考电压外接电容引脚 LED_C3: LED输出信号 COM3: LCD信号输出引脚 P1.5: 双向IO端口 默认功能: P1.5
18	DACO/LED_C2/COM2 /P1.6	O O O I/O	DACO: DAC输出引脚 LED_C2: LED输出信号 COM2: LCD信号输出引脚 P1.6: 双向IO端口 默认功能: P1.6
19	LED_C1/COM1/P1.7	O O I/O	LED_C1: LED输出信号 COM1: LCD信号输出引脚 P1.7: 双向IO端口 默认功能: P1.7
20	GND	P	接地
21	VDD	P	电源引脚
22	VDDR	O	Regulator外接电容引脚



续上表

引脚编号 LQFP64	引脚命名	类型	功能说明
23	OPN2/P2.0	I I/O	OPN2: OP负相输入端 P2.0: 双向IO端口 默认功能: P2.0
24	TCK/OPN1/P2.1	I I I/O	TCK: 编程器时钟引脚 OPN1: OP负相输入端 P2.1: 双向IO端口 默认功能: P2.1
25	TDI/OPN0/P2.2	I I I/O	TDI: 编程器数据输出引脚 OPN0: OP负相输入端 P2.2: 双向IO端口 默认功能: P2.2
26	TMS/OPO/P2.3	I O I/O	TMS: 编程器模式选择引脚 OPO: OP输出端 P2.3: 双向IO端口 默认功能: P2.3
27	TDO/OPP0/P2.4	O I I/O	TDO: 编程器数据输入引脚 OPP0: OP正向输入端 P2.4: 双向IO端口 默认功能: P2.4
28	OPP1/P2.5	I I/O	OPP0: OP正向输入端 P2.5: 双向IO端口 默认功能: P2.5
29	D-/P2.6	I/O I/O	D-: USB数据引脚 P2.6: 双向IO端口 默认功能: P2.6
30	D+/P2.7	I/O I/O	D+: USB数据引脚 P2.7: 双向IO端口 默认功能: P2.7
31	LED_S1/SEG1/P3.0	O O I/O	LED_S1: LED输出信号 SEG1: LCD信号输出引脚 P3.0: 双向IO端口 默认功能: P3.0
32	LED_S2/SEG2/P3.1	O O I/O	LED_S2: LED输出信号 SEG2: LCD信号输出引脚 P3.1: 双向IO端口 默认功能: P3.1
33	ECI1/LED_S3/SEG3/P3.2	I O O I/O	ECI1: PCA1外部时钟输入引脚 LED_S3: LED输出信号 SEG3: LCD信号输出引脚 P3.2: 双向IO端口 默认功能: P3.2



续上表

引脚编号 LQFP64	引脚命名	类型	功能说明
34	P1CEX0/LED_S4/SEG4/P3.3	I/O O O I/O	P1CEX0: PCA1模块0捕捉/比较输出引脚 LED_S4: LED输出信号 SEG4: LCD信号输出引脚 P3.3: 双向IO端口 默认功能: P3.3
35	P1CEX1/LED_S5/SEG5/P3.4	I/O O O I/O	P1CEX1: PCA1模块1捕捉/比较输出引脚 LED_S5: LED输出信号 SEG5: LCD信号输出引脚 P3.4: 双向IO端口 默认功能: P3.4
36	P1CEX2/LED_S6/SEG6/P3.5	I/O O O I/O	P1CEX2: PCA1模块2捕捉/比较输出引脚 LED_S6: LED输出信号 SEG6: LCD信号输出引脚 P3.5: 双向IO端口 默认功能: P3.5
37	ECI2/LED_S7/SEG7/P3.6	I O O I/O	ECI2: PCA2外部时钟输入引脚 LED_S7: LED输出信号 SEG7: LCD信号输出引脚 P3.6: 双向IO端口 默认功能: P3.6
38	P2CEX0/LED_S8/SEG8/P3.7	I/O O O I/O	P2CEX0: PCA2模块0捕捉/比较输出引脚 LED_S8: LED输出信号 SEG8: LCD信号输出引脚 P3.7: 双向IO端口 默认功能: P3.7
39	P2CEX1/SEG9/P4.0	I/O O I/O	P2CEX1: PCA2模块1捕捉/比较输出引脚 SEG9: LCD信号输出引脚 P4.0: 双向IO端口 默认功能: P4.0
40	ECI3/SEG10/P4.1	I O I/O	ECI3: PCA3时钟输入引脚 SEG10: LCD信号输出引脚 P4.1: 双向IO端口 默认功能: P4.1
41	P3CEX0/SEG11/P4.2	I/O O I/O	P3CEX0: PCA3模块0捕捉/比较输出引脚 SEG11: LCD信号输出引脚 P4.2: 双向IO端口 默认功能: P4.2
42	P3CEX1/SEG12/P4.3	I/O O I/O	P3CEX1: PCA3模块1捕捉/比较输出引脚 SEG12: LCD信号输出引脚 P4.2: 双向IO端口 默认功能: P4.3
43	T2EX/SEG13/P4.4	I O I/O	T2EX: Timer2外部触发引脚 SEG13: LCD信号输出引脚 P4.4: 双向IO端口 默认功能: P4.4



续上表

引脚编号 LQFP64	引脚命名	类型	功能说明
44	T2/SEG14/P4.5	O O I/O	T2: Timer2波形输出 SEG14: LCD信号输出引脚 P4.5: 双向IO端口 默认功能: P4.5
45	TXD1/SEG15/P4.6	O O I/O	TXD1: UART1发送引脚 SEG15: LCD信号输出引脚 P4.6: 双向IO端口 默认功能: P4.6
46	RXD1/SEG16/P4.7	I O I/O	RXD1: UART1接收引脚 SEG16: LCD信号输出引脚 P4.7: 双向IO端口 默认功能: P4.7
47	SEG17/INT40/P5.0	O I I/O	SEG17: LCD信号输出引脚 INT40: 外部中断40 P5.0: 双向IO端口 默认功能: P5.0
48	SEG18/INT41/P5.1	O I I/O	SEG18: LCD信号输出引脚 INT41: 外部中断41 P5.1: 双向IO端口 默认功能: P5.1
49	SEG19/INT42/P5.2	O I I/O	SEG19: LCD信号输出引脚 INT42: 外部中断42 P5.2: 双向IO端口 默认功能: P5.2
50	SEG20/INT43/P5.3	O I I/O	SEG20: LCD信号输出引脚 INT43: 外部中断43 P5.3: 双向IO端口 默认功能: P5.3
51	SEG21/INT44/P5.4	O I I/O	SEG21: LCD信号输出引脚 INT44: 外部中断44 P5.4: 双向IO端口 默认功能: P5.4
52	SEG22/INT45/P5.5	O I I/O	SEG22: LCD信号输出引脚 INT45: 外部中断45 P5.5: 双向IO端口 默认功能: P5.5
53	SEG23/INT46/P5.6	O I I/O	SEG23: LCD信号输出引脚 INT46: 外部中断46 P5.6: 双向IO端口 默认功能: P5.6
54	SEG24/INT47/P5.7	O I I/O	SEG24: LCD信号输出引脚 INT47: 外部中断47 P5.7: 双向IO端口 默认功能: P5.7



续上表

引脚编号 LQFP64	引脚命名	类型	功能说明
55	P0CEX1/SEG25/P6.0	I/O O I/O	P0CEX1: PCA0模块1捕捉/比较输出引脚 SEG25: LCD信号输出引脚 P6.0: 双向IO端口 默认功能: P6.0
56	P0CEX0/ SEG26/INT2/P6.1	I/O O I I/O	P0CEX0: PCA0模块0捕捉/比较输出引脚 SEG26: LCD信号输出引脚 INT2: 外部中断2输入引脚 P6.1: 双向IO端口 默认功能: P6.1
57	ECI0/ SEG27/INT3/P6.2	I O I I/O	ECI0: PCA0时钟输入引脚 SEG27: LCD信号输出引脚 INT3: 外部中断3输入引脚 P6.2: 双向IO端口 默认功能: P6.2
58	T3/SEG28/P6.3	O O I/O	T3: Timer3波形输出引脚 SEG28: LCD信号输出引脚 P6.3: 双向IO端口 默认功能: P6.3
59	TXD/SEG29/P6.4	O O I/O	TXD: UART0数据发送引脚 SEG29: LCD信号输出引脚 P6.4: 双向IO端口 默认功能: P6.4
60	RXD/SEG30/P6.5	I O I/O	RXD: UART0数据接收引脚 SEG30: LCD信号输出引脚 P6.5: 双向IO端口 默认功能: P6.5
61	SCL/P6.6	I/O I/O	SCL: TWI时钟引脚 P6.6: 双向IO端口 默认功能: P6.6
62	SDA/P6.7	I/O I/O	SDA: TWI数据引脚 P6.7: 双向IO端口 默认功能: P6.7
63	RESET/P7.0	I I/O	RESET: 系统复位引脚 P7.0: 双向IO端口 默认功能: 由代码选项控制
64	XTAL1/P7.1	I I/O	XTAL1: 外部晶振输入引脚 P7.1: 双向IO端口 默认功能: P7.1



5. 引脚描述

引脚编号	类型	说明
I/O端口		
P0.0 - P0.7	I/O	8位双向I/O端口
P1.0 - P1.7	I/O	8位双向I/O端口
P2.0 - P2.7	I/O	8位双向I/O端口
P3.0 - P3.7	I/O	8位双向I/O端口
P4.0 - P4.7	I/O	8位双向I/O端口
P5.0 - P5.7	I/O	8位双向I/O端口
P6.0 - P6.7	I/O	8位双向I/O端口
P7.0 - P7.4	I/O	6位双向I/O端口
定时器/计数器		
T2	I/O	定时器2
T3	I	定时器3
T2EX	I	定时器2外部事件输入
PCA控制器		
P0CEX0	I/O	PCA0模块0输入/出引脚
P0CEX1	I/O	PCA0模块1输入/出引脚
P1CEX0	I/O	PCA1模块0输入/出引脚
P1CEX1	I/O	PCA1模块1输入/出引脚
P1CEX2	I/O	PCA1模块2输入/出引脚
P2CEX0	I/O	PCA2模块0输入/出引脚
P2CEX1	I/O	PCA2模块1输入/出引脚
P3CEX0	I/O	PCA3模块0输入/出引脚
P3CEX1	I/O	PCA3模块1输入/出引脚
ECI0	I	PCA0外部时钟输入
ECI1	I	PCA1外部时钟输入
ECI2	I	PCA2外部时钟输入
ECI3	I	PCA3外部时钟输入
EUART		
RXD	I	EUART0数据输入引脚
TXD	O	EUART0数据输出引脚
RXD1	I	EUART1数据输入引脚
TXD1	O	EUART1数据输出引脚
ADC		
CREF	O	ADC/DAC内建1.5V/2.5V参考电压外接电容引脚
VREF	I	ADC/DAC外接模拟参考电压引脚
ADC0- ADC11	I	12路ADC输入引脚
DAC		
DACO	O	DAC转换输出引脚
TWI		
SCL	I/O	TWI模块波特率输入/输出引脚
SDA	I/O	TWI模块数据输入/输出引脚



续上表

引脚编号	类型	说明
LCD/LED控制器		
COM1 - COM6	O	LCD COM信号输出引脚
LED_C1 - LED_C10	O	LED COM信号输出引脚
LED_S1 - LED_S8	O	LED Segment信号输出
SEG1 - SEG40	O	LCD Segment信号输出
USB		
D+	I/O	USB数据输入/输出引脚
D-	I/O	USB数据输入/输出引脚
SPI串行接口		
MOSI	I/O	SPI主输出从输入引脚
MISO	I/O	SPI主输入从输出引脚
SCK	I/O	SPI串行时钟引脚
SS	I	SPI从设备选择引脚
运算放大器		
OPP0	I	运算放大器正向输入引脚
OPP1	I	运算放大器正向输入引脚
OPN0	I	运算放大器负向输入引脚
OPN1	I	运算放大器负向输入引脚
OPN2	I	运算放大器负向输入引脚
OPO	O	运算放大器输出引脚
中断&复位&时钟&电源		
INT2、INT3	I	外部中断2、3输入引脚
INT40 - INT47	I	外部中断40 - 47输入引脚
RESET	I	该引脚上保持10 μ s以上的低电平，CPU将复位。由于有内建30k Ω 上拉电阻连接到V _{DD} ，所以仅接一个外部电容即可实现上电复位。
XTAL1	I	32.768kHz/高频外部振荡器输入
XTAL2	O	32.768kHz/高频外部振荡器输出
XTALX1	I	高频外部振荡器X输入
XTALX2	O	高频外部振荡器X输出
GND	P	接地
VDD	P	电源（2.0 - 5.5V）
VDDR	P	电源稳压器输出（3.3V），推荐与GND之间接1 μ F电容
编程器		
TDO	O	调试接口：测试数据输出
TMS	I	调试接口：测试模式选择
TDI	I	调试接口：测试数据输入
TCK	I	调试接口：测试时钟输入

**6. 产品信息****SH88F6161/SH88F6162: LQFP64, TQFP48**

Part Num	RAM (byte)	Flash (byte)	E2 (byte)	EUARTx	LED	OP	ADC (12bit)	DAC (12bit)	PCAx (16bit)	Timerx	ExINT	USB	RC	IO	SPI	LCD	Package
SH88F6161	2816	64K	2048	0,1	10*8	1	12	1	0,1,2,3	2,3	2+8	No	±1%	61	1	4 X 40 5 X 39 6 X 38	LQFP64
SH88F6161	2816	64K	2048	0	10*8	1	8	1	0,1,2,3	3	2+8	No	±1%	45	No	4 X 30 5 X 29 6 X 28	LQFP48
SH88F6162	2816	64K	2048	0,1	10*8	1	12	1	0,1,2,3	2,3	2+8	2.0	±1%	61	1	4 X 40 5 X 39 6 X 38	LQFP64
SH88F6162	2816	64K	2048	0	10*8	1	8	1	0,1,2,3	3	2+8	2.0	±1%	45	No	4 X 30 5 X 29 6 X 28	LQFP48



7. SFR映像

SH88F6161/SH88F6162的SFR有以下几种:

CPU内核寄存器:	ACC, B, PSW, SP, DPL, DPH
CPU内核增强寄存器:	AUXC, DPL1, DPH1, INSCON, XPAGE
电源时钟控制寄存器:	PCON, SUSLO, LPDCON
Flash寄存器:	IB_OFFSET, IB_DATA, IB_CON1, IB_CON2, IB_CON3, IB_CON4, IB_CON5, FLASHCON
数据页面控制寄存器:	XPAGE
看门狗定时器寄存器:	RSTSTAT
系统时钟控制寄存器:	CLKCON, CLKLO, CLKRC0, CLKRC1
PLL寄存器:	PLLCON
中断寄存器:	IEN0, IEN1, IENC, IPH0, IPL0, IPH1, IPL1, EXF0, EXF1, EXCON
I/O口寄存器:	P0, P1, P2, P3, P4, P5, P6, P7, P0CR, P1CR, P2CR, P3CR, P4CR, P5CR, P6CR, P7CR, P0PCR, P1PCR, P2PCR, P3PCR, P4PCR, P5PCR, P6PCR, P7PCR, P6OS
Timer寄存器:	T2CON, T2MOD, TH2, TL2, RCAP2L, RCAP2H, T3CON, TL3, TH3
PCA寄存器:	PCACON, P0TOPL, P0TOPH, P0CMD, P0CF, P0CPM0, P0CPM1, P0CPL0, P0CPH0, P0CPL1, P0CPH1, P1TOPL, P1TOPH, P1CMD, P1CF, P1CPM0, P1CPM1, P1CPM2, P1CPL0, P1CPH0, P1CPL1, P1CPH1, P1CPL2, P1CPH2, P2TOPL, P2TOPH, P2CMD, P2CF, P2CPM0, P2CPM1, P2CPL0, P2CPH0, P2CPL1, P2CPH1, P3TOPL, P3TOPH, P3CMD, P3CF, P3CPM0, P3CPM1, P3CPL0, P3CPH0, P3CPL1, P3CPH1, P0FORCE, P1FORCE, P2FORCE, P3FORCE
LCD寄存器:	DISPCON, DISPCON1, P1SS, P2SS, P3SS, P4SS, P5SS, P6SS, P7SS
EUART寄存器:	SCON, SBUF, SADEN, SADDR, PCON, SBRTL, SBRTH, SFINE, SCON1, SBUF1, SADEN1, SADDR1, PCON1, SBRTL1, SBRTH1, SFINE1
电源稳压器寄存器:	REGCON
运算放大器寄存器:	OPCON, OPIOS
ADC寄存器:	ADCON1, ADCON2, ADT, SCHCON1, SCHCON2, SCHCON3, ADCL, ADCH, ADCGTL, ADCGTH, ADCLTL, ADCLTH
SPI寄存器:	SPCON, SPSTA, SPDAT
DAC寄存器:	DACCON0, DACCON1, DACCAL, DACH, DACL
USB寄存器:	USBCON, USBIF1, USBIF2, USBIE1, USBIE2, USBADDR, EP0CON, EP1CON, EP2CON, IEP0CNT, IEP1CNT, IEP2CNT, OEP0CNT, OEP1CNT, OEP2CNT
TWI寄存器:	TWICON, TWISTA, TWIBR, TWIADR, TWIDAT, TWIAMR, TWTOUR, TWTFREE



SH88F6161/6162

Table 7.1 C51核SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ACC	E0H	累加器	00000000	ACC.7	ACC.6	ACC.5	ACC.4	ACC.3	ACC.2	ACC.1	ACC.0
B	F0H	B寄存器	00000000	B.7	B.6	B.5	B.4	B.3	B.2	B.1	B.0
AUXC	F1H	C寄存器	00000000	C.7	C.6	C.5	C.4	C.3	C.2	C.1	C.0
PSW	D0H	程序状态字	00000000	CY	AC	F0	RS1	RS0	OV	F1	P
SP	81H	堆栈指针	00000111	SP.7	SP.6	SP.5	SP.4	SP.3	SP.2	SP.1	SP.0
DPL	82H	数据指针低位字节	00000000	DPL.7	DPL.6	DPL.5	DPL.4	DPL.3	DPL.2	DPL.1	DPL.0
DPH	83H	数据指针高位字节	00000000	DPH.7	DPH.6	DPH.5	DPH.4	DPH.3	DPH.2	DPH.1	DPH.0
DPL1	84H	数据指针1低位字节	00000000	DPL1.7	DPL1.6	DPL1.5	DPL1.4	DPL1.3	DPL1.2	DPL1.1	DPL1.0
DPH1	85H	数据指针1高位字节	00000000	DPH1.7	DPH1.6	DPH1.5	DPH1.4	DPH1.3	DPH1.2	DPH1.1	DPH1.0
INSCON	86H	数据指针选择	00--00-0	BKS1	BKS0	-	-	DIV	MUL	-	DPS

Table 7.2 电源时钟控制SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON	87H	电源和串行控制	00--0000	SMOD	SSTAT	-	-	GF1	GF0	PD	IDL
SUSLO	8EH	电源控制保护字	00000000	SUSLO.7	SUSLO.6	SUSLO.5	SUSLO.4	SUSLO.3	SUSLO.2	SUSLO.1	SUSLO.0
LPDCON	B3H	低电压检测	0u000000	LPDEN	-	LPDMD	LPDIF	LPDS3	LPDS2	LPDS1	LPDS0

Table 7.3 Flash控制SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_OFF SET	FBH	编程用偏移寄存器	00000000	IB_OFF SET.7	IB_OFF SET.6	IB_OFF SET.5	IB_OFF SET.4	IB_OFF SET.3	IB_OFF SET.2	IB_OFF SET.1	IB_OFF SET.0
IB_DATA	FCH	编程用数据寄存器	00000000	IB_DATA.7	IB_DATA.6	IB_DATA.5	IB_DATA.4	IB_DATA.3	IB_DATA.2	IB_DATA.1	IB_DATA.0
IB_CON1	F2H	Flash操作模式选择寄存器	00000000	IB_CON1.7	IB_CON1.6	IB_CON1.5	IB_CON1.4	IB_CON1.3	IB_CON1.2	IB_CON1.1	IB_CON1.0
IB_CON2	F3H	流程控制寄存器1	----0000	-	-	-	-	IB_CON2.3	IB_CON2.2	IB_CON2.1	IB_CON2.0
IB_CON3	F4H	流程控制寄存器2	----0000	-	-	-	-	IB_CON3.3	IB_CON3.2	IB_CON3.1	IB_CON3.0
IB_CON4	F5H	流程控制寄存器3	----0000	-	-	-	-	IB_CON4.3	IB_CON4.2	IB_CON4.1	IB_CON4.0
IB_CON5	F6H	流程控制寄存器4	----0000	-	-	-	-	IB_CON5.3	IB_CON5.2	IB_CON5.1	IB_CON5.0
XPAGE	F7H	编程扇区选择寄存器	00000000	XPAGE.7	XPAGE.6	XPAGE.5	XPAGE.4	XPAGE.3	XPAGE.2	XPAGE.1	XPAGE.0
FLASHCON	A7H	编程扇区选择寄存器	-----0	-	-	-	-	-	-	-	FAC



SH88F6161/6162

Table 7.4 WDT SFR

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
RSTSTAT	B1H	看门狗定时器控制寄存器	*-***000	WDOF	-	PORF	LVRF	CLRF	WDT.2	WDT.1	WDT.0

注意: *表示不同情况的复位决定RSTSTAT寄存器中的复位值, 详见WDT章节

Table 7.5 时钟控制SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CLKCON	B2H	系统时钟选择	111000--	32k_SPDUP	CLKS1	CLKS0	SCMIF	OSC2ON	FS	-	-
PLLCON	BCH	PLL时钟控制寄存器	-----000	-	-	-	-	-	PLLSTA	PLLON	PLLFS
CLKLO	BDH	内部RC校正控制寄存器	0---0000	CLKRCEN	-	-	-	CLKLO.3	CLKLO.2	CLKLO.1	CLKLO.0
CLKRC0	BEH	内部RC校正寄存器	uuuuuuuu	CLKRC0.7	CLKRC0.6	CLKRC0.5	CLKRC0.4	CLKRC0.3	CLKRC0.2	CLKRC0.1	CLKRC0.0
CLKRC1	BFH	内部RC校正初值寄存器	uuuuuuuu	CLKRC1.7	CLKRC1.6	CLKRC1.5	CLKRC1.4	CLKRC1.3	CLKRC1.2	CLKRC1.1	CLKRC1.0

Table 7.6 中断 SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEN0	A8H	中断允许控制0	00000000	EA	EADC	ET2	ES0	EPCA3	EPCA2	EPCA1	EPCA0
IEN1	A9H	中断允许控制1	00000000	ESCM/ELPD	ES1	EUSB/ETWI	ET3	EX4	EX3	EX2/EDAC	ESPI
IPH0	B4H	中断优先权控制高位0	-0000000	-	PADCH	PT2H	PS0H	PPCA3H	PPCA2H	PPCA1H	PPCA0H
IPL0	B8H	中断优先权控制低位0	-0000000	-	PADCL	PT2L	PS0L	PPCA3L	PPCA2L	PPCA1L	PPCA0L
IPH1	B5H	中断优先权控制高位1	00000000	PSCM/LPDH	PS1H	PUSB/TWIH	PT3H	PX4H	PX3H	PX2DACH	PSPIH
IPL1	B9H	中断优先权控制低位1	00000000	PSCM/LPDL	PS1L	PUSB/TWIL	PT3L	PX4L	PX3L	PX2DACL	PSPIL
EXF0	88H	外部中断寄存器0	00000000	IT4.1	IT4.0	IT3.1	IT3.0	IT2.1	IT2.0	IE3	IE2
EXF1	E8H	外部中断寄存器1	00000000	IF47	IF46	IF45	IF44	IF43	IF42	IF41	IF40
IENC	C3H	中断通道允许寄存器	00000000	EXS47	EXS46	EXS45	EXS44	EXS43	EXS42	EXS41	EXS40
EXCON	C2H	外部中断采样控制寄存器	00000000	EXT4FS.1	EXT4FS.0	I4P.1	I4P.0	EXTFS.1	EXTFS.0	IP.1	IP.0



SH88F6161/6162

Table 7.7 端口SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0	80H (Bank0)	8位端口0	00000000	P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0
P1	90H (Bank0)	8位端口1	00000000	P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0
P2	A0H (Bank0)	8位端口2	00000000	P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0
P3	B0H (Bank0)	8位端口3	00000000	P3.7	P3.6	P3.5	P3.4	P3.3	P3.2	P3.1	P3.0
P4	C0H (Bank0)	8位端口4	00000000	P4.7	P4.6	P4.5	P4.4	P4.3	P4.2	P4.1	P4.0
P5	80H (Bank1)	8位端口5	00000000	P5.7	P5.6	P5.5	P5.4	P5.3	P5.2	P5.1	P5.0
P6	90H (Bank1)	8位端口6	00000000	P6.7	P6.6	P6.5	P6.4	P6.3	P6.2	P6.1	P6.0
P7	A0H (Bank1)	8位端口7	---00000	-	-	-	P7.4	P7.3	P7.2	P7.1	P7.0
P0CR	E1H (Bank0)	端口0输入/输出方向控制	00000000	P0CR.7	P0CR.6	P0CR.5	P0CR.4	P0CR.3	P0CR.2	P0CR.1	P0CR.0
P1CR	E2H (Bank0)	端口1输入/输出方向控制	00000000	P1CR.7	P1CR.6	P1CR.5	P1CR.4	P1CR.3	P1CR.2	P1CR.1	P1CR.0
P2CR	E3H (Bank0)	端口2输入/输出方向控制	00000000	P2CR.7	P2CR.6	P2CR.5	P2CR.4	P2CR.3	P2CR.2	P2CR.1	P2CR.0
P3CR	E4H (Bank0)	端口3输入/输出方向控制	00000000	P3CR.7	P3CR.6	P3CR.5	P3CR.4	P3CR.3	P3CR.2	P3CR.1	P3CR.0
P4CR	E5H (Bank0)	端口4输入/输出方向控制	00000000	P4CR.7	P4CR.6	P4CR.5	P4CR.4	P4CR.3	P4CR.2	P4CR.1	P4CR.0
P5CR	D9H (Bank1)	端口5输入/输出方向控制	00000000	P5CR.7	P5CR.6	P5CR.5	P5CR.4	P5CR.3	P5CR.2	P5CR.1	P5CR.0
P6CR	DAH (Bank1)	端口6输入/输出方向控制	00000000	P6CR.7	P6CR.6	P6CR.5	P6CR.4	P6CR.3	P6CR.2	P6CR.1	P6CR.0
P7CR	DBH (Bank1)	端口7输入/输出方向控制	---00000	-	-	-	P7CR.4	P7CR.3	P7CR.2	P7CR.1	P7CR.0
P0PCR	E9H (Bank0)	端口0内部上拉允许	00000000	P0PCR.7	P0PCR.6	P0PCR.5	P0PCR.4	P0PCR.3	P0PCR.2	P0PCR.1	P0PCR.0
P1PCR	EAH (Bank0)	端口1内部上拉允许	00000000	P1PCR.7	P1PCR.6	P1PCR.5	P1PCR.4	P1PCR.3	P1PCR.2	P1PCR.1	P1PCR.0
P2PCR	EBH (Bank0)	端口2内部上拉允许	00000000	P2PCR.7	P2PCR.6	P2PCR.5	P2PCR.4	P2PCR.3	P2PCR.2	P2PCR.1	P2PCR.0
P3PCR	ECH (Bank0)	端口3内部上拉允许	00000000	P3PCR.7	P3PCR.6	P3PCR.5	P3PCR.4	P3PCR.3	P3PCR.2	P3PCR.1	P3PCR.0
P4PCR	EDH (Bank0)	端口4内部上拉允许	00000000	P4PCR.7	P4PCR.6	P4PCR.5	P4PCR.4	P4PCR.3	P4PCR.2	P4PCR.1	P4PCR.0
P5PCR	E1H (Bank1)	端口5内部上拉允许	00000000	P5PCR.7	P5PCR.6	P5PCR.5	P5PCR.4	P5PCR.3	P5PCR.2	P5PCR.1	P5PCR.0
P6PCR	E2H (Bank1)	端口6内部上拉允许	00000000	P6PCR.7	P6PCR.6	P6PCR.5	P6PCR.4	P6PCR.3	P6PCR.2	P6PCR.1	P6PCR.0
P6OS	A1H (Bank1)	端口P6.6,P6.7开漏允许	00-----	P6OS.7	P6OS.6	-	-	-	-	-	-
P7PCR	E3H (Bank1)	端口7内部上拉允许	---00000	-	-	-	P7PCR.4	P7PCR.3	P7PCR.2	P7PCR.1	P7PCR.0



SH88F6161/6162

Table 7.8 定时器 SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
T2CON	C8H	定时器/计数器2控制寄存器	00--0000	TF2	EXF2	-	-	EXEN2	TR2	C/T2	CP/RL2
T2MOD	C9H	定时器/计数器2模式寄存器	0-----00	TCLKP2	-	-	-	-	-	T2OE	DCEN
RCAP2L	CAH	定时器/计数器2重载/截获低位字节	00000000	RCAP2L.7	RCAP2L.6	RCAP2L.5	RCAP2L.4	RCAP2L.3	RCAP2L.2	RCAP2L.1	RCAP2L.0
RCAP2H	CBH	定时器/计数器2重载/截获高位字节	00000000	RCAP2H.7	RCAP2H.6	RCAP2H.5	RCAP2H.4	RCAP2H.3	RCAP2H.2	RCAP2H.1	RCAP2H.0
TL2	CCH	定时器/计数器2低位字节	00000000	TL2.7	TL2.6	TL2.5	TL2.4	TL2.3	TL2.2	TL2.1	TL2.0
TH2	CDH	定时器/计数器2高位字节	00000000	TH2.7	TH2.6	TH2.5	TH2.4	TH2.3	TH2.2	TH2.1	TH2.0
T3CON	BBH	定时器/计数器3控制	0-00-000	TF3	-	T3PS.1	T3PS.0	-	TR3	T3CLKS.1	T3CLKS.0
TL3	89H	定时器/计数器3低位字节	00000000	TL3.7	TL3.6	TL3.5	TL3.4	TL3.3	TL3.2	TL3.1	TL3.0
TH3	8AH	定时器/计数器3高位字节	00000000	TH3.7	TH3.6	TH3.5	TH3.4	TH3.3	TH3.2	TH3.1	TH3.0

Table 7.9 PCA SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CF	98H	PCA0标志寄存器	0-----00	CF0	-	-	-	-	-	P0CCF1	P0CCF0
P0CMD	99H	PCA0方式寄存器	00---000	ECF0	P0SDEN	-	-	-	P0CPS2	P0CPS1	P0CPS0
P0CPM0	9AH	PCA0模块0捕捉/比较寄存器	00000000	P0SMP0	P0SMN0	P0FSP0	P0FSN0	P0ECOM0	P0TCP0	P0MAT0	P0ECCF0
P0CPM1	9BH	PCA0模块1捕捉/比较寄存器	00000000	P0SMP1	P0SMN1	P0FSP1	P0FSN1	P0ECOM1	P0TCP1	P0MAT1	P0ECCF1
P0TOPL	9EH	PCA0 计数最大值低位字节	11111111	P0TOPL.7	P0TOPL.6	P0TOPL.5	P0TOPL.4	P0TOPL.3	P0TOPL.2	P0TOPL.1	P0TOPL.0
P0TOPH	9FH	PCA0 计数最大值高位字节	11111111	P0TOPH.7	P0TOPH.6	P0TOPH.5	P0TOPH.4	P0TOPH.3	P0TOPH.2	P0TOPH.1	P0TOPH.0
P0CPL0	A4H	PCA0模块0比较捕捉寄存器低位字节	00000000	P0CPL0.7	P0CPL0.6	P0CPL0.5	P0CPL0.4	P0CPL0.3	P0CPL0.2	P0CPL0.1	P0CPL0.0
P0CPH0	A5H	PCA0模块0比较捕捉寄存器高位字节	00000000	P0CPH0.7	P0CPH0.6	P0CPH0.5	P0CPH0.4	P0CPH0.3	P0CPH0.2	P0CPH0.1	P0CPH0.0
P0CPL1	A6H	PCA0模块1比较捕捉寄存器低位字节	00000000	P0CPL1.7	P0CPL1.6	P0CPL1.5	P0CPL1.4	P0CPL1.3	P0CPL1.2	P0CPL1.1	P0CPL1.0
P0CPH1	A7H	PCA0模块1比较捕捉寄存器高位字节	00000000	P0CPH1.7	P0CPH1.6	P0CPH1.5	P0CPH1.4	P0CPH1.3	P0CPH1.2	P0CPH1.1	P0CPH1.0
P1CF	C8H	PCA1标志寄存器	0-----000	CF1	-	-	-	-	P1CCF2	P1CCF1	P1CCF0
P1CMD	C9H	PCA1方式寄存器	00---000	ECF1	P1SDEN	-	-	-	P1CPS2	P1CPS1	P1CPS0
P1CPM0	CAH	PCA1模块0捕捉/比较寄存器	00000000	P1SMP0	P1SMN0	P1FSP0	P1FSN0	P1ECOM0	P1TCP0	P1MAT0	P1ECCF0
P1CPM1	CBH	PCA1模块1捕捉/比较寄存器	00000000	P1SMP1	P1SMN1	P1FSP1	P1FSN1	P1ECOM1	P1TCP1	P1MAT1	P1ECCF1
P1CPM2	D1H	PCA1模块2捕捉/比较寄存器	00000000	P1SMP2	P1SMN2	P1FSP2	P1FSN2	P1ECOM2	P1TCP2	P1MAT2	P1ECCF2
P1TOPL	CEH	PCA1计数最大值低位字节	11111111	P1TOPL.7	P1TOPL.6	P1TOPL.5	P1TOPL.4	P1TOPL.3	P1TOPL.2	P1TOPL.1	P1TOPL.0
P1TOPH	CFH	PCA1计数最大值高位字节	11111111	P1TOPH.7	P1TOPH.6	P1TOPH.5	P1TOPH.4	P1TOPH.3	P1TOPH.2	P1TOPH.1	P1TOPH.0



SH88F6161/6162

续上表

P1CPL0	D2H	PCA1模块0比较捕捉寄存器低位字节	00000000	P1CPL0.7	P1CPL0.6	P1CPL0.5	P1CPL0.4	P1CPL0.3	P1CPL0.2	P1CPL0.1	P1CPL0.0
P1CPH0	D3H	PCA1模块0比较捕捉寄存器高位字节	00000000	P1CPH0.7	P1CPH0.6	P1CPH0.5	P1CPH0.4	P1CPH0.3	P1CPH0.2	P1CPH0.1	P1CPH0.0
P1CPL1	D4H	PCA1模块1比较捕捉寄存器低位字节	00000000	P1CPL1.7	P1CPL1.6	P1CPL1.5	P1CPL1.4	P1CPL1.3	P1CPL1.2	P1CPL1.1	P1CPL1.0
P1CPH1	D5H	PCA1模块1比较捕捉寄存器高位字节	00000000	P1CPH1.7	P1CPH1.6	P1CPH1.5	P1CPH1.4	P1CPH1.3	P1PH1.2	P1CPH1.1	P1CPH1.0
P1CPL2	D6H	PCA1模块2比较捕捉寄存器低位字节	00000000	P1CPL2.7	P1CPL2.6	P1CPL2.5	P1CPL2.4	P1CPL2.3	P1CPL2.2	P1CPL2.1	P1CPL2.0
P1CPH2	D7H	PCA1模块2比较捕捉寄存器高位字节	00000000	P1CPH2.7	P1CPH2.6	P1CPH2.5	P1CPH2.4	P1CPH2.3	P1PH2.2	P1CPH2.1	P1CPH2.0
P2CF	E8H	PCA2标志寄存器	0----00	CF2	-	-	-	-	-	P2CCF1	P2CCF0
P2CMD	E9H	PCA2方式寄存器	00---000	ECF2	P2SDEN	-	-	-	P2CPS2	P2CPS1	P2CPS0
P2CPM0	EAH	PCA2模块0捕捉/比较寄存器	00000000	P2SMP0	P2SMN0	P2FSP0	P2FN0	P2ECOM0	P2TCP0	P2MAT0	P2ECCF0
P2CPM1	EBH	PCA2模块1捕捉/比较寄存器	00000000	P2SMP1	P2SMN1	P2FSP1	P2FSN1	P2ECOM1	P2TCP1	P2MAT1	P2ECCF1
P2TOPL	EEH	PCA2计数最大值低位字节	11111111	P2TOPL.7	P2TOPL.6	P2TOPL.5	P2TOPL.4	P2TOPL.3	P2TOPL.2	P2TOPL.1	P2TOPL.0
P2TOPH	EFH	PCA2计数最大值高位字节	11111111	P2TOPH.7	P2TOPH.6	P2TOPH.5	P2TOPH.4	P2TOPH.3	P2TOPH.2	P2TOPH.1	P2TOPH.0
P2CPL0	E4H	PCA2模块0比较捕捉寄存器低位字节	00000000	P2CPL0.7	P2CPL0.6	P2CPL0.5	P2CPL0.4	P2CPL0.3	P2CPL0.2	P2CPL0.1	P2CPL0.0
P2CPH0	E5H	PCA2模块0比较捕捉寄存器高位字节	00000000	P2CPH0.7	P2CPH0.6	P2CPH0.5	P2CPH0.4	P2CPH0.3	P2CPH0.2	P2CPH0.1	P2CPH0.0
P2CPL1	E6H	PCA2模块1比较捕捉寄存器低位字节	00000000	P2CPL1.7	P2CPL1.6	P2CPL1.5	P2CPL1.4	P2CPL1.3	P2CPL1.2	P2CPL1.1	P2CPL1.0
P2CPH1	E7H	PCA2模块1比较捕捉寄存器高位字节	00000000	P2CPH1.7	P2CPH1.6	P2CPH1.5	P2CPH1.4	P2CPH1.3	P2CPH1.2	P2CPH1.1	P2CPH1.0
P3CF	F8H	PCA3标志寄存器	0----00	CF3	-	-	-	-	-	P3CCF1	P3CCF0
P3CMD	F9H	PCA3方式寄存器	00---000	ECF3	P3SDEN	-	-	-	P3CPS2	P3CPS1	P3CPS0
P3CPM0	FAH	PCA3模块0捕捉/比较寄存器	00000000	P3SMP0	P3SMN0	P3FSP0	P3FSN0	P3ECOM0	P3TCP0	P3MAT0	P3ECCF0
P3CPM1	F2H	PCA3模块1捕捉/比较寄存器	00000000	P3SMP1	P3SMN1	P3FSP1	P3FSN1	P3ECOM1	P3TCP1	P3MAT1	P3ECCF1
P3TOPL	FDH	PCA3计数最大值低位字节	11111111	P3TOPL.7	P3TOPL.6	P3TOPL.5	P3TOPL.4	P3TOPL.3	P3TOPL.2	P3TOPL.1	P3TOPL.0
P3TOPH	FEH	PCA3计数最大值高位字节	11111111	P3TOPH.7	P3TOPH.6	P3TOPH.5	P3TOPH.4	P3TOPH.3	P3TOPH.2	P3TOPH.1	P3TOPH.0
P3CPL0	F3H	PCA3模块0比较捕捉寄存器低位字节	00000000	P3CPL0.7	P3CPL0.6	P3CPL0.5	P3CPL0.4	P3CPL0.3	P3CPL0.2	P3CPL0.1	P3CPL0.0
P3CPH0	F4H	PCA3模块0比较捕捉寄存器高位字节	00000000	P3CPH0.7	P3CPH0.6	P3CPH0.5	P3CPH0.4	P3CPH0.3	P3CPH0.2	P3CPH0.1	P3CPH0.0
P3CPL1	F5H	PCA3模块1比较捕捉寄存器低位字节	00000000	P3CPL1.7	P3CPL1.6	P3CPL1.5	P3CPL1.4	P3CPL1.3	P3CPL1.2	P3CPL1.1	P3CPL1.0
P3CPH1	F6H	PCA3模块1比较捕捉寄存器高位字节	00000000	P3CPH1.7	P3CPH1.6	P3CPH1.5	P3CPH1.4	P3CPH1.3	P3CPH1.2	P3CPH1.1	P3CPH1.0
PCACON	D8H	PCA使能寄存器	---0000	-	-	-	-	PR3	PR2	PR1	PR0
P0FORCE	DCH	PCA0强制输出控制寄存器	--00--00	-	-	P0OSC1	P0OSC0	-	-	P0FCO1	P0FCO0
P1FORCE	DDH	PCA1强制输出控制寄存器	-000-000	-	P1OSC2	P1OSC1	P1OSC0	-	P1FCO2	P1FCO1	P1FCO0
P2FORCE	DEH	PCA2强制输出控制寄存器	--00--00	-	-	P2OSC1	P2OSC0	-	-	P2FCO1	P2FCO0
P3FORCE	DFH	PCA3强制输出控制寄存器	--00--00	-	-	P3OSC1	P3OSC0	-	-	P3FCO1	P3FCO0



SH88F6161/6162

Table 7.10 电源稳压器控制SFR

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
REGCON	8FH	稳压源控制寄存器	-----0	-	-	-	-	-	-	-	REGEN

Table 7.11 USB SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
USBCON	B1H	USB控制寄存器	00000000	ENUSB	SW1CON	SWRST	DPSTA	DMSTA	SW2CON	WKUP	GOSUSP
USBIF1	B0H	USB中断向量寄存器1	00000000	PUPIF	OVERIF	OW	SETUPIF	SOFIF	RESMIF	SUSPIF	USBRSTIF
USBIF2	88H	USB中断向量寄存器2	-000-000	-	OEP2IF	OEP1IF	OEP0IF	-	IEP2IF	IEP1IF	IEP0IF
USBIE1	B2H	USB中断使能寄存器1	00-00000	PUPIE	OVERIE	-	SETUPIE	SOFIE	RESMIE	SUSPIE	PBRSTIE
USBIE2	B3H	USB中断使能寄存器2	-000-000	-	OEP2IE	OEP1IE	OEP0IE	-	IEP2IE	IEP1IE	IEP0IE
USBADDR	BEH	USB设备地址寄存器	-0000000	-	USBADDR6	USBADDR5	USBADDR4	USBADDR3	USBADDR2	USBADDR1	USBADDR0
EP0CON	BH	端点0控制寄存器	00--0000	IEP0DTG	OEP0DTG	-	-	IEP0STL	IEP0RDY	OEP0STL	OEP0RDY
EP1CON	AAH	端点1控制寄存器	00000000	IEP1DTG	OEP1DTG	IEP1BUFSEL	OEP1BUFSEL	IEP1STL	IEP1RDY	OEP1STL	OEP1RDY
EP2CON	ABH	端点2控制寄存器	00000000	IEP2DTG	OEP2DTG	IEP2BUFSEL	OEP2BUFSEL	IEP2STL	IEP2RDY	OEP2STL	OEP2RDY
IEP0CNT	ACH	端点0 输入数据缓冲区长度寄存器	----0000	-	-	-	-	IEP0CNT3	IEP0CNT2	IEP0CNT1	IEP0CNT0
IEP1CNT	ADH	端点1 输入数据缓冲区长度寄存器	---00000	-	-	-	IEP1CNT4	IEP1CNT3	IEP1CNT2	IEP1CNT1	IEP1CNT0
IEP2CNT	AEH	端点2 输入数据缓冲区长度寄存器	-0000000	-	IEP2CNT6	IEP2CNT5	IEP2CNT4	IEP2CNT3	IEP2CNT2	IEP2CNT1	IEP2CNT0
OEP0CNT	AFH	端点0 输出数据缓冲区长度寄存器	----0000	-	-	-	-	OEP0CNT3	OEP0CNT2	OEP0CNT1	OEP0CNT0
OEP1CNT	B6H	端点1 输出数据缓冲区长度寄存器	---00000	-	-	-	OEP1CNT4	OEP1CNT3	OEP1CNT2	OEP1CNT1	OEP1CNT0
OEP2CNT	B7H	端点2 输出数据缓冲区长度寄存器	-0000000	-	OEP2CNT6	OEP2CNT5	OEP2CNT4	OEP2CNT3	OEP2CNT2	OEP2CNT1	OEP2CNT0

Table 7.12 串行外部接口 (SPI) SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SPCON	F9H	SPI控制寄存器	00000000	DIR	MSTR	CPHA	CPOL	SSDIS	SPR2	SPR1	SPR0
SPSTA	F8H	SPI状态寄存器	00000---	SPEN	SPIF	MODF	WCOL	RXOV	-	-	-
SPDAT	FAH	SPI数据寄存器	00000000	SPDAT.7	SPDAT.6	SPDAT.5	SPDAT.4	SPDAT.3	SPDAT.2	SPDAT.1	SPDAT.0



SH88F6161/6162

Table 7.13 运算放大器 SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
OPCON	A1H	运算放大器控制寄存器	0---0000	OPEN	-	-	-	OPPSEL.1	OPPSEL.0	OPNSEL.1	OPNSEL.0
OPIOS	A2H	运算放大器端口配置寄存器	---00000	-	-	-	OPN2IO	OPN1IO	OPN0IO	OPP1IO	OPP0IO

Table 7.14 LCD SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
DISPCON	C4H	LCD/LED控制寄存器	00000000	DISPSEL	DISPON	DUTY1	DUTY0	VOL3	VOL2	VOL1	VOL0
DISPCON1	C5H	LCD控制寄存器1	---00000	-	-	-	RLCD	FCCTL1	FCCTL0	MOD1	MOD0
P1SS	C6H	LCD端口选择寄存器1	00000000	P1S7	P1S6	P1S5	P1S4	P1S3	P1S2	P1S1	P1S0
P2SS	C7H	LCD端口选择寄存器2	00000000	P2S7	P2S6	P2S5	P2S4	P2S3	P2S2	P2S1	P2S0
P3SS	CEH	LCD端口选择寄存器3	00000000	P3S7	P3S6	P3S5	P3S4	P3S3	P3S2	P3S1	P3S0
P4SS	CFH	LCD端口选择寄存器4	00000000	P4S7	P4S6	P4S5	P4S4	P4S3	P4S2	P4S1	P4S0
P5SS	DFH	LCD端口选择寄存器5	00000000	P5S7	P5S6	P5S5	P5S4	P5S3	P5S2	P5S1	P5S0
P6SS	E7H	LCD端口选择寄存器6	00000000	P6S7	P6S6	P6S5	P6S4	P6S3	P6S2	P6S1	P6S0
P7SS	EFH	LCD端口选择寄存器7	-----00	-	-	-	-	-	-	P7S1	P7S0

Table 7.15 TWI SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWICON	C0H	TWI控制寄存器	00000000	TOUT	ENTWI	STA	STO	TWINT	AA	TFREE	EFREE
TWISTA	C1H	TWII状态寄存器	11111000	TWISTA.7	TWISTA.6	TWISTA.5	TWISTA.4	TWISTA.3	CR.1	CR.0	ETOT
TWIBR	C2H	TWI比特率寄存器	00000000	TWIBR.7	TWIBR.6	TWIBR.5	TWIBR.4	TWIBR.3	TWIBR.2	TWIBR.1	TWIBR.0
TWTOUT	C6H	TWII超时检测寄存器	00000000	CNT1	CNT0	-	-	-	-	-	-
TWIDAT	C4H	TWI数据寄存器	00000000	TWIDAT.7	TWIDAT.6	TWIDAT.5	TWIDAT.4	TWIDAT.3	TWIDAT.2	TWIDAT.1	TWIDAT.0
TWIADR	C3H	TWI地址寄存器	00000000	TWA.6	TWA.5	TWA.4	TWA.3	TWA.2	TWA.1	TWA.0	GC
TWIAMR	C5H	TWI地址屏蔽寄存器	0000000-	TWIAMR.7	TWIAMR.6	TWIAMR.5	TWIAMR.4	TWIAMR.3	TWIAMR.2	TWIAMR.1	-
TWTFREE	C7H	TWI高电平超时计数寄存器	00000000	TWTFREE.7	TWTFREE.6	TWTFREE.5	TWTFREE.4	TWTFREE.3	TWTFREE.2	TWTFREE.1	TWTFREE.0



SH88F6161/6162

Table 7.16 EUART SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SCON	98H	串行控制	00000000	SM0/FE	SM1/RXOV	SM2/TXCOL	REN	TB8	RB8	TI	RI
SBUF	99H	串行数据缓冲器	00000000	SBUF.7	SBUF.6	SBUF.5	SBUF.4	SBUF.3	SBUF.2	SBUF.1	SBUF.0
SADEN	9BH	从属地址掩码	00000000	SADEN.7	SADEN.6	SADEN.5	SADEN.4	SADEN.3	SADEN.2	SADEN.1	SADEN.0
SADDR	9AH	从属地址	00000000	SADDR.7	SADDR.6	SADDR.5	SADDR.4	SADDR.3	SADDR.2	SADDR.1	SADDR.0
PCON	87H	电源和串行控制	00--0000	SMOD	SSTAT	-	-	GF1	GF0	PD	IDL
SBRTL	9CH	波特率发生器寄存器	00000000	SBRTEN	SBRT.14	SBRT.13	SBRT.12	SBRT.11	SBRT.10	SBRT.9	SBRT.8
SBRTH	9DH	波特率发生器寄存器	00000000	SBRT.7	SBRT.6	SBRT.5	SBRT.4	SBRT.3	SBRT.2	SBRT.1	SBRT.0
SFINE	9EH	波特率发生器微调寄存器	----0000	-	-	-	-	SFINE.3	SFINE.2	SFINE.1	SFINE.0
SCON1	D8H	串行控制	00000000	SM10/FE1	SM11/RXOV1	SM12/TXCOL1	REN1	TB81	RB81	TI1	RI1
SBUF1	D9H	串行数据缓冲器	00000000	SBUF1.7	SBUF1.6	SBUF1.5	SBUF1.4	SBUF1.3	SBUF1.2	SBUF1.1	SBUF1.0
SADDR1	DAH	从属地址	00000000	SADDR1.7	SADDR1.6	SADDR1.5	SADDR1.4	SADDR1.3	SADDR1.2	SADDR1.1	SADDR1.0
PCON1	D1H	串行控制1	00-----	SMOD1	SSTAT1	-	-	-	-	-	-
SADEN1	DBH	从属地址掩码	00000000	SADEN1.7	SADEN1.6	SADEN1.5	SADEN1.4	SADEN1.3	SADEN1.2	SADEN1.1	SADEN1.0
SBRTL1	DCH	波特率发生器寄存器	00000000	SBRTEN1	SBRT1.14	SBRT1.13	SBRT1.12	SBRT1.11	SBRT1.10	SBRT1.9	SBRT1.8
SBRTH1	DDH	波特率发生器寄存器	00000000	SBRT1.7	SBRT1.6	SBRT1.5	SBRT1.4	SBRT1.3	SBRT1.2	SBRT1.1	SBRT1.0
SFINE1	DEH	波特率发生器微调寄存器	----0000	-	-	-	-	SFINE1.3	SFINE1.2	SFINE1.1	SFINE1.0

Table 7.17 DAC SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
DACCON0	8BH	DAC控制寄存器0	00000000	DACEN	DACSEL.1	DACSEL.0	DACLSEL.1	DACLSEL.0	DACDF	DACIO	DACIF
DACCON1	9FH	DAC控制寄存器1	00-00000	DACCALON	OFFSETSW	-	VREFS	REFSEL	REFON	DACSREF.1	DACSREF.0
DACCAL	A4H	DAC自校准控制寄存器	0-000000	OFFSET SIGN	-	OFFSET DATA.5	OFFSET DATA.4	OFFSET DATA.3	OFFSET DATA.2	OFFSET DATA.1	OFFSET DATA.0
DACH	8DH	DAC数据高位寄存器	----0000	-	-	-	-	DAC.11	DAC.10	DAC.9	DAC.8
DACL	8CH	DAC数据低位寄存器	00000000	DAC.7	DAC.6	DAC.5	DAC.4	DAC.3	DAC.2	DAC.1	DAC.0



SH88F6161/6162

Table 7.18 ADC SFRs

符号	地址	名称	POR/WDT/LVR /PIN复位值	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCON1	91H	ADC控制寄存器1	00000000	ADON	ADCIF	EC	TRE	TRS2	TRS1	TRS0	GO/DONE
ADCON2	8DH	ADC控制寄存器2	0—0000-	ADCIE	-	-	ACLIE	ACGIE	ACLIF	ACGIF	-
ADT	89H	ADC时钟控制寄存器	-0000000	-	TADC2	TADC1	TADC0	TS3	TS2	TS1	TS0
SCHCON1	8AH	ADC通道寄存器1	000-0000	VREF1	VREF0	ALR	-	SCH3	SCH2	SCH1	SCH0
SCHCON2	8BH	ADC通道寄存器2	00000000	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADC1	ADC0
SCHCON3	8CH	ADC通道寄存器3	----0000	-	-	-	-	ADC11	ADC10	ADC9	ADC8
ADCL	92H	ADC结果寄存器低位	00000000	A7	A6	A5	A4	A3	A2	A1	A0
ADCH	93H	ADC结果寄存器高位	00000000	A15	A14	A13	A12	A11	A10	A9	A8
ADCGTL	94H	ADC上限比较寄存器低位	00000000	GT7	GT6	GT5	GT4	GT3	GT2	GT1	GT0
ADCGTH	95H	ADC上限比较寄存器高位	----0000	-	-	-	-	GT11	GT10	GT9	GT8
ADCLTL	96H	ADC下限比较寄存器低位	00000000	LT7	LT6	LT5	LT4	LT3	LT2	LT1	LT0
ADCLTH	97H	ADC下限比较寄存器高位	----0000	-	-	-	-	LT11	LT10	LT9	LT8

注意: -: 保留位。



SFR映像图

Bank0

	可位寻址		不可位寻址						
	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F	
F8H	SPSTA	SPCON	SPDAT	IB_OFFSET	IB_DATA			(Reserved)	FFH
F0H	B	AUXC	IB_CON1	IB_CON2	IB_CON3	IB_CON4	IB_CON5	XPAGE	F7H
E8H	EXF1	P0PCR	P1PCR	P2PCR	P3PCR	P4PCR		P7SS	EFH
E0H	ACC	P0CR	P1CR	P2CR	P3CR	P4CR		P6SS	E7H
D8H	SCON1	SBUF1	SADDR1	SADEN1	SBRTL1	SBRTH1	SFINE1	P5SS	DFH
D0H	PSW	PCON1							D7H
C8H	T2CON	T2MOD	RCAP2L	RCAP2H	TL2	TH2	P3SS	P4SS	CFH
C0H	P4		EXCON	IENC	DISPCON	DISPCON1	P1SS	P2SS	C7H
B8H	IPL0	IPL1		T3CON	PLLCON	CLKLO	CLKRC0	CLKRC1	BFH
B0H	P3	RSTSTAT	CLKCON	LPDCON	IPH0	IPH1			B7H
A8H	IEN0	IEN1							AFH
A0H	P2	OPCON	OPIOS		DACCAL	ISPLO	ISPCON	FLASHCON	A7H
98H	SCON	SBUF	SADDR	SADEN	SBRTL	SBRTH	SFINE	DACCON1	9FH
90H	P1								97H
88H	EXF0	TL3	TH3	DACCON0	DAACL	DACH	SUSLO	REGCON	8FH
80H	P0	SP	DPL	DPH	DPL1	DPH1	INSCON	PCON	87H
	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F	

Bank1

	可位寻址		不可位寻址						
	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F	
F8H	P3CF	P3CMD	P3CPM0			P3TOPL	P3TOPH	(Reserved for Testing)	FFH
F0H	B	AUXC	P3CPM1	P3CPL0	P3CPH0	P3CPL1	P3CPH1	XPAGE	F7H
E8H	P2CF	P2CMD	P2CPM0	P2CPM1			P2TOPL	P2TOPH	EFH
E0H	ACC	P5PCR	P6PCR	P7PCR	P2CPL0	P2CPH0	P2CPL1	P2CPH1	E7H
D8H	PCACON	P5CR	P6CR	P7CR	P0FORCE	P1FORCE	P2FORCE	P3FORCE	DFH
D0H	PSW	P1CPM2	P1CPL0	P1CPH0	P1CPL1	P1CPH1	P1CPL2	P1CPH2	D7H
C8H	P1CF	P1CMD	P1CPM0	P1CPM1			P1TOPL	P1TOPH	CFH
C0H	TWICON	TWISTA	TWIBR	TWIADR	TWIDAT	TWIAMR	TWTOUT	TWTFREE	C7H
B8H	IPL0	IPL1					USBADDR	EP0CON	BFH
B0H	USBIF1	USBCON	USBIE1	USBIE2	IPH0	IPH1	OEP1CNT	OEP2CNT	B7H
A8H	IEN0	IEN1	EP1CON	EP2CON	IEP0CNT	IEP1CNT	IEP2CNT	OEP0CNT	AFH
A0H	P7	P6OS			P0CPL0	P0CPH0	P0CPL1	P0CPH1	A7H
98H	P0CF	P0CMD	P0CPM0	P0CPM1			P0TOPL	P0TOPH	9FH
90H	P6	ADCON1	ADCL	ADCH	ADCGTL	ADCGTH	ADCLTL	ADCLTH	97H
88H	USBIF2	ADT	SCHCON1	SCHCON2	SCHCON3	ADCON2	SUSLO		8FH
80H	P5	SP	DPL	DPH	DPL1	DPH1	INSCON	PCON	87H
	0/8	1/9	2/A	3/B	4/C	5/D	6/E	7/F	

注意:

- (1) 未使用的SFR地址禁止读写。
- (2) Bank0/1寄存器页选择功能需设置INSCON寄存器的BKS1和BKS0位，详细请参考Table 8.2数据指针选择寄存器。



8. 标准功能

8.1 CPU

8.1.1 CPU内核特殊功能寄存器

特性

- CPU内核寄存器: ACC, B, PSW, SP, DPL, DPH

累加器

累加器ACC是一个常用的专用寄存器，指令系统中采用A作为累加器的助记符。

B寄存器

在乘除法指令中，会用到B寄存器。在其它指令中，B寄存器可作为暂存器来使用。

栈指针 (SP)

栈指针SP是一个8位专用寄存器，在执行PUSH、各种子程序调用、中断响应等指令时，SP先加1，再将数据压栈；执行POP、RET、RETI等指令时，数据退出堆栈后SP再减1。堆栈栈顶可以是片上内部RAM (00H-FFH) 的任意地址，系统复位后，SP初始化为07H，使得堆栈事实上由08H地址开始。

程序状态字 (PSW) 寄存器

程序状态字 (PSW) 寄存器包含了程序状态信息。

数据指针 (DPTR)

数据指针DPTR是一个16位专用寄存器，其高位字节寄存器用DPH表示，低位字节寄存器用DPL表示。它们既可以作为一个16位寄存器DPTR来处理，也可以作为2个独立的8位寄存器DPH和DPL来处理。

Table 8.1 PSW寄存器

D0H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PSW	CY	AC	F0	RS1	RS0	OV	F1	P
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	CY	进位标志位 0: 算术或逻辑运算中，没有进位或借位发生 1: 算术或逻辑运算中，有进位或借位发生
6	AC	辅助进位标志位 0: 算数逻辑运算中，没有辅助进位或借位发生 1: 算数逻辑运算中，有辅助进位或借位发生
5	F0	F0标志位 用户自定义标志位
4-3	RS[1:0]	R0-R7寄存器映射选择位 00: 页0 (映射到00H-07H) 01: 页1 (映射到08H-0FH) 10: 页2 (映射到10H-17H) 11: 页3 (映射到18H-1FH)
2	OV	溢出标志位 0: 没有溢出发生 1: 有溢出发生
1	F1	F1标志位 用户自定义标志位
0	P	奇偶校验位 0: 累加器A中值为1的位数为偶数 1: 累加器A中值为1的位数为奇数



8.1.2 CPU增强内核特殊功能寄存器

特性

- 扩展的'MUL'和'DIV'指令：16位*8位，16位/8位
- 双数据指针
- CPU增强内核寄存器：AUXC，DPL1，DPH1，INSCON

SH88F6161/SH88F6162扩展了'MUL'和'DIV'的指令，使用一个新寄存器-AUXC寄存器保存运算数据的高8位，以实现16位运算。在16位乘除法指令中，会用到AUXC寄存器。在其它指令中，AUXC寄存器可作为暂存器来使用。

CPU在复位后进入标准模式，'MUL'和'DIV'的指令操作和标准8051指令操作一致。当INSCON寄存器的相应位置1后，'MUL'和'DIV'指令的16位操作功能被打开。

	操作		结果		
			A	B	AUXC
MUL	INSCON.2 = 0; 8位模式	(A)*(B)	低位字节	高位字节	---
	INSCON.2 = 1; 16位模式	(AUXC A)*(B)	低位字节	中位字节	高位字节
DIV	INSCON.3 = 0; 8位模式	(A)/(B)	商低位字节	余数	---
	INSCON.3 = 1; 16位模式	(AUXC A)/(B)	商低位字节	余数	商高位字节

双数据指针

使用双数据指针能加速数据存储移动。标准数据指针被命名为DPTR而新型数据指针命名为DPTR1。

数据指针DPTR1与DPTR类似，是一个16位专用寄存器，其高位字节寄存器用DPH1表示，低位字节寄存器用DPL1表示。它们既可以作为一个16位寄存器DPTR1来处理，也可以作为2个独立的8位寄存器DPH1和DPL1来处理。

通过对INSCON寄存器中的DPS位置1或清0选择两个数据指针中的一个。所有读取或操作DPTR的相关指令将会选择最近一次选择的数据指针。

8.1.3 寄存器

Table 8.2 数据指针选择寄存器

86H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
INSCON	BKS1	BKS0	-	-	DIV	MUL	-	DPS
读/写	读/写	读/写	-	-	读/写	读/写	-	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	0	0	-	0

位编号	位符号	说明
7-6	BKS[1:0]	特殊功能寄存器页选择位 00: 选择特殊功能寄存器页0 01: 选择特殊功能寄存器页1 1x: 保留
3	DIV	16位/8位除法选择位 0: 8位除法 1: 16位除法
2	MUL	16位/8位乘法选择位 0: 8位乘法 1: 16位乘法
0	DPS	数据指针选择位 0: 数据指针 1: 数据指针1



8.2 随机数据存储器 (RAM)


8.2.1 特性

SH88F6161/SH88F6162为数据存储提供了内部256字节的RAM和外部2816字节的RAM。下列为存储器空间分配：

- 低位128字节的RAM（地址从00H到7FH）可直接或间接寻址
- 高位128字节的RAM（地址从80H到FFH）只能间接寻址
- 特殊功能寄存器（SFR，地址从80H到FFH）只能直接寻址
- 外部2816字节的RAM（地址从00H到AFFH）可通过MOVX指令间接寻址
- 外部40字节的LCD RAM（地址从B00H到B27H）可通过MOVX指令间接寻址
- 外部256字节的USB RAM（地址从B28H到C27H）可通过MOVX指令间接寻址

高位128字节的RAM占用的地址空间和SFR相同，但在物理上与SFR的空间是分离的。当一个指令访问高于地址7FH的内部位置时，CPU可以根据访问的指令类型来区分是访问高位128字节数据RAM还是访问SFR。

注意：未使用的SFR地址禁止读写。



SH88F6161/SH88F6162支持传统的访问外部RAM方法。使用MOVXA, @Ri或MOVX @Ri, A来访问外部低位256字节RAM；用MOVX A, @DPTR或MOVX @DPTR, A来访问外部3112字节RAM。

用户也能用XPAGE寄存器来访问外部RAM，使用MOVX A, @Ri或MOVX @Ri, A指令即可，此时用XPAGE来表示高于256字节的RAM地址。

在Flash SSP模式下，XPAGE也能用作分段选择器（详见SSP章节）。

8.2.2 寄存器

Table 8.3 数据存储页寄存器

F7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
XPAGE	XPAGE.7	XPAGE.6	XPAGE.5	XPAGE.4	XPAGE.3	XPAGE.2	XPAGE.1	XPAGE.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0


位编号	位符号	说明
7-4	XPAGE[7:4]	RAM页选择控制中无意义
3-0	XPAGE[3:0]	RAM页选择控制位



8.3 Flash程序存储器

8.3.1 特性

- Flash 存储器包括 64 X 1KB 扇区，总共 64KB
- 在工作电压范围内都能进行编程和擦除操作
- 在线编程（ICP）操作支持写入、读取和擦除操作
- 支持整体/扇区擦除和编程
- Program Rom 区编程/擦除次数：至少 10,000 次
- EEPROM 区编程/擦除次数：至少 100,000 次
- 数据保存年限：至少 10 年
- 低功耗



SH88F6161/SH88F6162为存储程序代码内置64K可编程Flash程序存储区（Program Memory Block），支持在线编程（ICP）模式、扇区自编程（SSP）和在系统编程（ISP）模式对Flash存储器操作。每个扇区1024字节。

SH88F6161/SH88F6162还内置2048字节的类EEPROM存储区用于存放用户数据。每个扇区256字节，总共8个扇区。

SH88F6161/SH88F6162具有1024字节的引导扇区（BootRom Block），用于在系统编程功能。

Flash操作定义：

在线编程（ICP）模式：通过Flash编程器对Flash存储器进行擦、读、写操作。

扇区自编程（SSP）模式：用户程序代码运行在Program Memory中，对Flash存储器进行擦、读、写操作。

在系统编程（ISP）模式：用户代码运行在BootRom区，对Flash存储器进行擦、读、写操作。目前，BootRom中的程序出厂时已经固化在内，可以配合相应的上位机软件完成通过UART口下载程序到芯片的功能。

Flash存储器支持以下操作：

(1) 代码保护控制模式编程

SH88F6161/SH88F6162的代码保护功能为用户代码提供了高性能的安全措施。每个分区有两种模式可用。

代码保护模式0：允许/禁止任何编程器的写入/读取操作（不包括整体擦除）。

代码保护模式1：允许/禁止在其它扇区中通过MOVC指令进行读取操作，或通过SSP模式进行擦除/写入操作。

用户必须使用下列方式才能完成代码保护控制模式的设定：

Flash编程器在ICP模式设置相应的保护位，以进入所需的保护模式。

SSP模式不支持代码保护控制模式编程。

(2) 整体擦除

无论代码保护控制模式的状态如何，整体擦除操作都将会擦除所有程序，代码选项，代码保护位，但是不会擦除类EEPROM存储区。

用户必须使用下列方式才能完成整体擦除：

Flash编程器在ICP模式发出整体擦除指令，进行整体擦除。

SSP模式不支持整体擦除。

**(3) 扇区擦除**

扇区擦除操作将会擦除所选扇区中内容。用户程序（SSP）和Flash编程器都能执行该操作。

若需用户程序执行该操作，必须禁止所选扇区的代码保护控制模式1。

若需Flash编程器执行该操作，必须禁止所选扇区的代码保护控制模式0。

用户必须使用下列2种方式之一才能完成扇区擦除：

1. Flash编程器在ICP模式发出扇区擦除指令，进行扇区擦除。
2. 通过SSP功能发出扇区擦除指令，进行扇区擦除（详见在扇区自编程章节）。

(4) 类EEPROM存储区擦除

类EEPROM存储区擦除操作将会擦除类EEPROM存储区中的内容。用户程序（SSP）和Flash编程器都能执行该操作。

用户必须使用下列2种方式之一才能完成类EEPROM存储区擦除：

1. Flash编程器在ICP模式发出类EEPROM存储区擦除指令，进行类EEPROM存储区擦除。
2. 通过SSP功能发出类EEPROM存储区擦除指令，进行类EEPROM存储区擦除（详见在扇区自编程章节）。

(5) 写/读代码

读/写代码操作可以将代码从Flash存储器中读出或写入。用户程序（SSP）和Flash编程器都能执行该操作。

若需用户程序执行该操作，必须禁止所选扇区的代码保护控制模式1。不管安全位设置与否，用户程序都能读/写程序自身所在扇区。

若需编程器执行该操作，必须禁止所选扇区的代码保护控制模式0。

用户必须使用下列2种方式之一才能完成写/读代码：

1. Flash编程器在ICP模式发出写/读代码指令，进行写/读代码。
2. 通过SSP功能发出写/读代码指令，进行写/读代码。

(6) 写/读类EEPROM存储区

读/写类EEPROM存储区操作可以将数据从类EEPROM存储区中读出或写入。用户程序（SSP）和Flash编程器都能执行该操作。

用户必须使用下列2种方式之一才能完成写/读类EEPROM存储区：

1. Flash编程器在ICP模式发出写/读类EEPROM存储区指令，进行写/读类EEPROM存储区。
2. 通过SSP功能发出写/读类EEPROM存储区指令，进行写/读类EEPROM存储区。

Flash存储器操作汇总

操作	ICP	SSP
代码保护	支持	不支持
扇区擦除	支持（无安全位）	支持（无安全位）
整体擦除	支持	不支持
类EEPROM存储区擦除	支持	支持
写/读代码	支持（无安全位）	支持（无安全位）
读/写类EEPROM存储区	支持	支持




8.3.2 ICP模式下的Flash操作

ICP模式为通过Flash编程器对MCU进行编程，可以在MCU焊在用户板上以后编程。ICP模式下，用户系统必须关机后Flash编程器才能通过ICP编程接口刷新Flash存储器。ICP编程接口包括6个引脚（V_{DD}，GND，TCK，TDI，TMS，TDO）。

编程器使用4个JTAG引脚（TDO，TDI，TCK，TMS）进入编程模式。只有将特定波形输入4个引脚后，CPU才能进入编程模式。如需详细说明请参考**Flash编程器用户指南**。

在ICP模式中，通过6线接口编程器能完成所有Flash操作。因为编程信号非常敏感，所以使用编程器编程时用户需要先用6个跳线将芯片的编程引脚（V_{DD}，GND，TCK，TDI，TMS，TDO）从应用电路中分离出来，如下图所示。



当采用ICP模式进行操作时，建议按照如下步骤进行操作：

- (1) 在开始编程前断开跳线（jumper），从应用电路中分离编程引脚；
- (2) 将芯片编程引脚连接至 Flash 编程器编程接口，开始编程；
- (3) 编程结束后断开 Flash 编程器接口，连接跳线恢复应用电路。



8.4 扇区自编程（SSP）功能

SH88F6161/SH88F6162支持SSP（扇区自编程）功能。如果所选扇区未被保护，用户代码可以擦除所有扇区或对任何扇区执行编程操作。一旦该扇区被编程，则在该扇区被擦除之前不能被再次编程。

SH88F6161/SH88F6162内建一个复杂控制流程以避免误入SSP模式导致代码被误修改。为进入SSP模式，IB_CON1-5必须满足特定条件。若IB_CON1-5不满足特定条件，则无法进入SSP模式。

8.4.1 寄存器

(1) 擦除/编程用扇区选择和编程用地址偏移量寄存器

此寄存器用来选择待擦除或者待编程扇区的区号，配合IB_OFFSET寄存器来表示待编程字节在扇区内的地址偏移量。

Table 8.4 擦除/编程用扇区选择和地址偏移寄存器

F7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
XPAGE	XPAGE.7	XPAGE.6	XPAGE.5	XPAGE.4	XPAGE.3	XPAGE.2	XPAGE.1	XPAGE.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-2	XPAGE[7:2]	被擦除/编程的存储单元扇区号，000000代表扇区0，依此类推
1-0	XPAGE[1:0]	被擦除/编程的存储单元高2位地址

Table 8.5 编程用地址偏移寄存器

FBH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_OFFSET	IB_OFF SET.7	IB_OFF SET.6	IB_OFF SET.5	IB_OFF SET.4	IB_OFF SET.3	IB_OFF SET.2	IB_OFF SET.1	IB_OFF SET.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	IB_OFFSET[7:0]	被编程的存储单元低8位地址

XPAGE[1:0]和IB_OFFSET[7:0]共10位，可以表示1个程序存储扇区内全部1024个字节的偏移量。



类EEPROM扇区，一个扇区为256字节，共8个扇区，寄存器定义如下：

Table 8.6 擦除/编程用扇区选择寄存器

F7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
XPAGE	XPAGE.7	XPAGE.6	XPAGE.5	XPAGE.4	XPAGE.3	XPAGE.2	XPAGE.1	XPAGE.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-3	XPAGE[7:3]	在擦除/编程扇区时无意义
2-0	XPAGE[2:0]	被擦除/编程的扇区选择位 000: 扇区0 001: 扇区1 010: 扇区2 011: 扇区3 100: 扇区4 101: 扇区5 110: 扇区6 111: 扇区7

类EEPROM块区的访问可通过指令“MOVC A, @A+DPTR”或“MOVC A, @A+PC”实现，注意：需要将FLASHCON寄存器中的FAC位置1。

Table 8.7 编程用地址偏移寄存器

FBH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_OFFSET	IB_OFF SET.7	IB_OFF SET.6	IB_OFF SET.5	IB_OFF SET.4	IB_OFF SET.3	IB_OFF SET.2	IB_OFF SET.1	IB_OFF SET.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	IB_OFFSET[7:0]	被擦除/编程的块单元地址

IB_OFFSET[7:0]共8位，可以表示1个EEPROM块区内全部256个字节的偏移量。



(2) 编程用数据寄存器

Table 8.8 编程用数据寄存器

FCH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_DATA	IB_DATA.7	IB_DATA.6	IB_DATA.5	IB_DATA.4	IB_DATA.3	IB_DATA.2	IB_DATA.1	IB_DATA.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	IB_DATA[7:0]	待编程数据

(3) 操作模式选择寄存器

Table 8.9 SSP操作模式选择寄存器

F2H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON1	IB_CON1.7	IB_CON1.6	IB_CON1.5	IB_CON1.4	IB_CON1.3	IB_CON1.2	IB_CON1.1	IB_CON1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	IB_CON1[7:0]	SSP操作选择 0xE6: 扇区擦除 0x6E: 存储单元编程

(4) SSP流程控制寄存器

Table 8.10 SSP流程控制寄存器1

F3H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON2	-	-	-	-	IB_CON2.3	IB_CON2.2	IB_CON2.1	IB_CON2.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	IB_CON2[3:0]	必须为05H, 否则Flash编程将会终止

Table 8.11 SSP流程控制寄存器2

F4H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON3	-	-	-	-	IB_CON3.3	IB_CON3.2	IB_CON3.1	IB_CON3.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	IB_CON3[3:0]	必须为0AH, 否则Flash编程将会终止

**Table 8.12** SSP流程控制寄存器3

F5H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON4	-	-	-	-	IB_CON4.3	IB_CON4.2	IB_CON4.1	IB_CON4.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	IB_CON4[3:0]	必须为09H，否则Flash编程将会终止


Table 8.13 SSP流程控制寄存器4

F6H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IB_CON5	-	-	-	-	IB_CON5.3	IB_CON5.2	IB_CON5.1	IB_CON5.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	IB_CON5[3:0]	必须为06H，否则Flash编程将会终止



8.4.2 Flash控制流程图





8.4.3 SSP编程注意事项

为确保顺利完成SSP编程，用户软件必须按以下步骤设置：

(1) 用于代码/数据编程：

1. 关闭中断；
2. 按相应的待编程扇区号设置XPAGE、IB_OFFSET；
3. 按编程需要，设置IB_DATA；
4. 按照顺序设置IB_CON1 - 5；
5. 添加4个NOP指令；
6. 开始编程，CPU将进入IDLE模式；编程完成后自动退出IDLE模式；
7. 如需继续写入数据，跳转至第2步；
8. XPAGE寄存器清0，恢复中断设置。

(2) 用于扇区擦除：

1. 关闭中断；
2. 按相应的扇区设置XPAGE；
3. 按照顺序设置IB_CON1 - 5；
4. 添加4个NOP指令；
5. 开始擦除，CPU将进入IDLE模式；擦除完成后自动退出IDLE模式；
6. 更多扇区擦除操作跳转至第2步；
7. 清除XPAGE，恢复中断设置。

(3) 读取：

使用“MOVC A,@A+DPTR”或者“MOVC A,@A+PC”指令。

(4) 对于类EEPROM区域

对于类EEPROM的操作类似于Flash的操作，即类似上述A/B/C部分的描述。区别在于：

1. 在对类EEPROM进行擦除、写或读之前，应首先将FLASHCON寄存器的最低位FAC位置1。
2. 类EEPROM的扇区为256字节，而不是1024字节

注意：当不需要对类EEPROM操作时，必须将FAC位清0。




8.4.4 在系统编程 (ISP)

在系统编程模式是指程序代码运行在引导扇区 (BootRom Block) 内, 对Flash存储器进行擦除和读写操作。

SH88F6161/SH88F6162为支持ISP模式内置了1K字节的引导扇区, 地址位于FC00H - FFFFH。在引导扇区内对程序存储区和客户信息块区的擦除、烧写操作与在程序存储区进行相同操作时的流程类似, 详见扇区自编程 (SSP) 章节。客户信息块区对应XPGAE[3:0]为1000的块, 擦除和烧写时需设置XPGAE[3:0]为1000。客户信息块区的访问可通过指令“MOVC A, @A+DPTR”实现。*注意: 需要将FAC位 (FLASHCON.0) 置1。*

如果客户选择使能ISP功能 (代码选项OP_ISP清0, 详见代码选项章节), 则程序存储区最后1个扇区地址 (FC00H - FFFFH) 将被映射用作引导扇区地址, 不能作为程序存储区使用; 如果客户选择关闭ISP功能 (代码选项OP_ISP置1, 详见代码选项章节), 则程序存储区最后1个扇区 (FC00H - FFFFH) 可以作为程序存储区使用。



当芯片发生上电复位或复位引脚引起的复位时, 如果客户代码选项选择禁止ISP功能, 则程序从0000H处开始运行; 如果客户代码选项选择使能ISP功能, 则有两种可能:

- (1) 代码选项 OP_ISPPIN (详见代码选项章节) 若设置为 0, 程序执行引导扇区内程序, 从 FC00H 地址开始运行。
- (2) 代码选项 OP_ISPPIN (详见代码选项章节) 若设置为 1, 则复位时检测 P3.4 和 P3.5 状态。当 P3.4 和 P3.5 同时为低且持续时间超过 100μs 时, 程序执行引导扇区内程序, 从 FC00H 地址开始运行。若不满足 P3.4 和 P3.5 同时为低, 或 P3.4 和 P3.5 同时为低但持续时间小于 100μs 时, 则程序执行程序存储区内程序, 从 0000H 处开始运行。

使能ISP功能后, 程序运行在程序存储区时, 当ISPCON[7:0]为0AH时, 允许程序跳转至引导扇区; 若ISPCON[7:0]不为0AH时, 执行跳转至引导扇区的指令, 将会发生OVL中断 (详见中断OVL章节)。设置ISPCON必须满足特定条件, 详见ISPCON寄存器。

禁止ISP功能后, 不存在引导扇区。地址FC00H - FFFFH区为程序存储区, 可以自由访问。



寄存器

Table 8.14 ISP辅助寄存器

A5H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ISPLO	ISPLO.7	ISPLO.6	ISPLO.5	ISPLO.4	ISPLO.3	ISPLO.2	ISPLO.1	ISPLO.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	ISPLO[7:0]	ISP辅助寄存器 55H: 允许软件编程ISPCON寄存器 其它: 禁止软件编程ISPCON寄存器

Table 8.15 软件复位标志和指令访问控制寄存器

A7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
FLASHCON	SWRF	-	-	-	-	-	-	FAC
读/写	读/写	-	-	-	-	-	-	读/写
复位值 (POR/WDT/LVR/PIN)	0	-	-	-	-	-	-	0

位编号	位符号	说明
7	SWRF	软件复位标志 只能在发生软件复位后由硬件自动置1; 由软件清除或者其它复位清0。
0	FAC	执行区域选择位 (详见SSP章节) 注: 程序运行在引导扇区, 用MOVC指令访问引导扇区, 应清0 FAC。

Table 8.16 ISP控制寄存器

A6H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ISPCON	ISPCON.7	ISPCON.6	ISPCON.5	ISPCON.4	ISPCON.3	ISPCON.2	ISPCON.1	ISPCON.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	ISPCON[7:0]	ISP控制位 若程序运行在引导扇区时, 设置 ISPCON 为 5AH 后将发生软件复位, 设置 ISPCON 为其它值后 ISPCON 将改变为 0AH。 若程序运行在程序存储区时, 设置 ISPCON 为 0AH 后可从程序存储区跳转进入引导区, 设置 ISPCON 为其它值后 ISPCON 将清 0。

注意:

软件复位功能是为程序由引导扇区返回至程序存储区而设置。

在引导扇区完成程序存储区内程序更新后, 可通过执行软件复位操作, 程序从引导扇区跳至程序存储区0000H地址运行。在引导扇区内加密控制字节修改直接有效。



软件复位引起的操作包含：

- (1) Code Option修改有效
- (2) 直接进入程序存储区执行程序，不允许再进入引导扇区
- (3) SFR初始值等同POR复位值

注意：

(1) 必须首先将 ISPLO 设置成 55H 后，才能设置 ISPCON，并且必须连续设置，中间不能插入其它指令；否则，ISPLO 寄存器都将被清 0，ISPCON 寄存值不变；ISPCON 设置完成后，ISPLO 寄存器将被清 0。

(2) 如果 ISPLO 写入值不等于 55H，则 ISPLO 寄存器都将被清 0，ISPCON 寄存值不变。

通过串口烧写芯片

芯片出厂时已经将引导程序固化在引导扇区内。当设置代码选项OP_ISP为0使能ISP功能时，通过引导程序，结合PC端软件，可以实现不需要编程器，使用串口即可下载用户程序的功能。

SH88F6161/SH88F6162有两个串口，用户使用ISP烧写程序时，请使用TXD(P6.4)和RXD(P6.5)引脚进行烧写。

PC端软件和使用说明可以在www.sinowealth.com处得到。

8.4.5 可读识别码

SH88F6161/SH88F6162每颗芯片在出厂后，都固化一个5Byte的可读识别码，它的每个Byte值为0 - 255的随机值，它是无法擦除的。它可以由程序或编程工具读出。

读识别码时，首先，设FAC位为1，然后给DPTR赋值“127BH - 127FH”，将A清0，再使用“MOVC A, @A+DPTR”来逐个读取。

注意：读完识别码后必须将FAC位清0，否则会影响用户程序读代码区的指令执行。

FLASHCON寄存器的描述如下：

Table 8.17 访问控制寄存器

A7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
FLASHCON	-	-	-	-	-	-	-	FAC
读/写	-	-	-	-	-	-	-	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	-	-	-	0

位编号	位符号	说明
0	FAC	访问控制 0: MOVC指令或者SSP功能访问Main Block区域 1: MOVC指令或者SSP功能访问类EEPROM区域



8.5 系统时钟和振荡器

8.5.1 特性

- 支持5种振荡器类型：32.768kHz晶体谐振器，晶体/陶瓷谐振器，内部12M/128K RC振荡器，锁相环（PLL）振荡器
- 内建12MHz/128K RC振荡器
- 内建32.768kHz加速电路
- 内建系统时钟分频器

8.5.2 时钟定义

SH88F6161/SH88F6162几个内部时钟定义如下表所示：（参见后图）

32KCRYCLK: 从XTAL输入的32.768kHz晶体谐振器的时钟。f_{32KCRY}定义为32KCRYCLK的频率。t_{32KCRY}定义为32KCRYCLK的周期。

CRYCLK: 从XTALX/XTAL输入的2M - 12MHz晶体/陶瓷谐振器的时钟。f_{CRY}定义为CRYCLK的频率。t_{CRY}定义为CRYCLK的周期。

HRCCLK: 内部12MHz RC振荡器时钟。f_{HRC}定义为HRCCLK的频率。t_{HRC}定义为HRCCLK的周期。

LRCCLK: 内部128KHz RC振荡器时钟。f_{LRC}定义为LRCCLK的频率。t_{LRC}定义为LRCCLK的周期。

PLLCLK: 锁相环（PLL）振荡器时钟。f_{PLL}定义为PLLCLK的频率。t_{PLL}定义为PLLCLK的周期。

WDTCLK: 内部的2kHz看门狗RC振荡器时钟。f_{WDT}定义为WDTCLK的频率。t_{WDT}定义为WDTCLK的周期。


SCMCLK: 内部32kHz时钟监控RC振荡器时钟。f_{SCM}定义为SCMCLK的频率。t_{SCM}定义为SCMCLK的周期。

OSC1CLK: 从2种低频时钟源（外部引脚输入的32.768K、内部128K RC）中选中的时钟。

OSC2CLK: 从2种高频时钟源（外部引脚输入的2~12M、内部12M RC）中选中的时钟。

OSCSCLK: 从两种高频时钟源（OSC2CLK、PLL时钟2分频）中选中的时钟。

SYSCLK: 系统时钟。这个时钟为CPU指令周期的时钟。f_{SYS}定义为SYSCLK的频率。t_{SYS}定义为SYSCLK的周期。





8.5.3 概述

SH88F6161/SH88F6162支持5种振荡器类型：32.768kHz晶体谐振器，2M - 12M晶体/陶瓷谐振器，内部12M/128K RC振荡器，PLL振荡器。通过代码选项OP_OSC[3:0]（详见代码选项章节）的设置，可以通过外部4个振荡器引脚，从5种振荡器类型中产生两种时钟分别作为系统的低频（OSC1CLK）时钟源和低频（OSC2CLK）时钟源。通过寄存器CLKCON和PLLCON的设置，可以选择一种作为系统频率（SYSCLK）用以支持CPU及片上外围设备。

时钟源之间可以相互切换，具体操作详见时钟选择示例章节。

使用USB时，OSC2CLK应选择外部12M晶振或内部12M RC。

当CLKLO寄存器中的CLKRCEN = 0时，内部12MRC由芯片出厂后校正，为固定值；当CLKRCEN = 1时，内部12MRC在出厂后校正的基础上由用户软件微调：通过修改CLKRC0寄存器的值调整RC振荡频率，CLKRC1寄存器为出厂校正的初值数据，当调整RC振荡频率偏移较大时，可通过只读寄存器CLKRC1获取校正初值数据。

8.5.4 寄存器

Table 8.18 系统时钟控制寄存器

B2H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CLKCON	32k_SPDUP	CLKS1	CLKS0	SCMIF	OSC2ON	FS	-	-
读/写	读/写	读/写	读/写	只读	读/写	读/写	-	-
复位值 (POR/WDT/LVR/PIN)	1	1	1	0	0	0	-	-

位编号	位符号	说明
7	32k_SPDUP	<p>32.768kHz谐振器加速模式控制位</p> <p>0: 32.768kHz振荡器常规模式，由软件清除。</p> <p>1: 32.768kHz加速模式，由软件或者硬件置起。</p> <p>此位在系统发生任何形式的复位，如上电复位，看门狗复位等时，自动由硬件设置1，用以加速32.768kHz振荡器起振，缩短32.768kHz振荡器的起振时间。</p> <p>如果有需要，本位也可以由软件置1或者清0。比如进入掉电模式（Power-down mode）前，可以将此位置1，掉电模式唤醒后再由软件清0。</p> <p>应该需要注意的是关闭32.768kHz加速模式（此位清0），可以节省系统的耗电。</p> <p>只有代码选项OP_OSC[3:0]为1010, 1101时（选择32.768kHz晶体振荡器，详见代码选项章节），此控制位才有效。</p>
6-5	CLKS[1: 0]	<p>系统时钟预分频器</p> <p>00: $f_{SYS} = f_{OSC}$</p> <p>01: $f_{SYS} = f_{OSC}/2$</p> <p>10: $f_{SYS} = f_{OSC}/4$</p> <p>11: $f_{SYS} = f_{OSC}/12$</p> <p>如果选择OSC1CLK为SYSCLK时钟源，则$f_{SYS} = f_{OSC1}$，与CLKS[1:0]内容无关。</p>
3	OSC2ON	<p>OSC2CLK开关控制寄存器</p> <p>0: 关闭OSC2CLK</p> <p>1: 打开OSC2CLK</p>
2	FS	<p>频率选择位</p> <p>0: 选择OSC1CLK为SYSCLK</p> <p>1: 选择OSC2CLK为SYSCLK</p>



Table 8.19 PLL时钟控制寄存器

BCH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PLLCON	-	-	-	-	-	PLLSTA	PLLON	PLLFS
读/写	-	-	-	-	-	只读	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	-	0	0	0

位编号	位符号	说明
2	PLLSTA	PLL状态位 0: 锁相环没有锁住相位 1: 锁相环锁住相位 锁相环锁住相位后可以输出稳定的时钟
1	PLLON	PLL开关控制位 0: PLL关闭 1: PLL开启 PLL开启必须OSC2ON = 1时才有效
0	PLLFS	PLL系统时钟源控制位 0: PLL不作为OSCCLK 1: PLL的二分频作为OSCCLK PLL的输入时钟必须大于5M

Table 8.20 内部RC校正控制寄存器

BDH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CLKLO	CLKRCEN	-	-	-	CLKLO.3	CLKLO.2	CLKLO.1	CLKLO.0
读/写	读/写	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	-	-	-	0	0	0	0

位编号	位符号	说明
7	CLKRCEN	内部RC软件校正功能控制位 0: 禁止软件校正功能, 此时由硬件自动校正 1: 允许软件校正功能, 此时CLKRC0寄存器的值有效
3-0	CLKLO[3:0]	内部RC软件校正锁定控制位 只有当CLKLO = 0x8A, 才能允许修改CLKRC0校正寄存器

Table 8.21 内部RC校正寄存器

BEH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CLKRC0	CLKRC0.7	CLKRC0.6	CLKRC0.5	CLKRC0.4	CLKRC0.3	CLKRC0.2	CLKRC0.1	CLKRC0.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	u	u	u	u	u	u	u	u

位编号	位符号	说明
7-0	CLKRC0[7:0]	内部RC校正寄存器 只有当CLKLO = 0x8A, 才能允许修改本寄存器的值。并在CLKLO = 0x8A后紧接着给CLKRC0直接赋值, 写入CLKRC0的值才会有效。通过设置本寄存器, 能调整内部RC振荡频率, 每档调节范围约0.25% (0为最低, 256为最高。0-127范围内调小频率, 128-256范围调大频率)。本寄存器的上电/复位初值为内部RC出厂校正后的值。



Table 8.22 内部RC校正初值寄存器

BFH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CLKRC1	CLKRC1.7	CLKRC1.6	CLKRC1.5	CLKRC1.4	CLKRC1.3	CLKRC1.2	CLKRC1.1	CLKRC1.0
读/写	只读	只读	只读	只读	只读	只读	只读	只读
复位值 (POR/WDT/LVR/PIN)	u	u	u	u	u	u	u	u

位编号	位符号	说明
7-0	CLKRC1[7:0]	内部RC校正初值寄存器 本寄存器为只读寄存器，本寄存器所保存的数据为内部12MHz RC出厂校正的初值。

8.5.5 系统时钟选择示例

(1) 时钟由低频时钟切换到高频时钟：

低频时钟：外部32.768KHz晶体振荡器时钟或者内部128KHz RC振荡器时钟

高频时钟：外部2M - 12M晶体振荡器时钟或者内部12M RC振荡器时钟或者PLL时钟

a. 首先打开OSC2CLK，即设置OSC2ON = 1

b. 等待振荡器预热时间（详见**振荡器预热**章节），若切换至PLL，则需等待PLL的输入振荡器预热；若无需PLL，直接执行f

c. 如果切换至PLL，需开启PLL，即PLLON = 1

d. 若开启PLL，等待至少2ms，确保PLLSTA = 1（可输出稳定频率）；

e. 若切换至PLL，设置PLLFS=1，选择PLL CLK作为OSCSCLK

f. 设置FS = 1，选择OSCSCLK为SYSCLK。

(2) 时钟由高频时钟切换到低频时钟：

a. 设置FS = 0，选择OSC1CLK为SYSCLK

b. 若从PLL切换到OSC1CLK，且USB模块未开启，关闭PLL（PLLON=0），降低系统功耗


c. 设置OSC2ON = 0，关闭OSC2CLK，可降低系统功耗

注意：当切换至高频时钟时，先把需要切换至的时钟打开，等待振荡器预热完成后，再开始切换。




8.5.6 振荡器类型


(1) OP_OSC[3:0] = 0011: OSC1CLK为内部128K RC振荡器, OSC2CLK为内部12M RC振荡器
XTAL和XTALX引脚与I/O共享




(2) OP_OSC[3:0] = 1010: OSC1CLK为从XTAL输入的32.768kHz晶体谐振器, OSC2CLK为内部12M RC振荡器
XTALX引脚与I/O共享



(3) OP_OSC[3:0] = 1101: OSC1CLK为从XTAL输入的32.768kHz晶体谐振器, OSC2CLK为从XTALX输入2M - 12M晶体/陶瓷谐振器



(4) OP_OSC[3:0] = 0110: OSC1CLK为内部128K RC, OSC2CLK为从XTAL输入的2M - 12M晶体/陶瓷谐振器





8.5.7 谐振器负载电容选择

XTALX负载电容选择

陶瓷谐振器			备注
频率	C1	C2	
2MHz	21 - 39pF	21 - 39pF	没有内建负载电容的陶瓷谐振器
4MHz	21 - 39pF	21 - 39pF	不同的Model下的参数
	12 - 18pF	12 - 18pF	
	15pF	15pF	
6MHz	21 - 39pF	21 - 39pF	不同的Model下的参数
	12 - 18pF	12 - 18pF	
	15pF	15pF	
8MHz	21 - 39pF	21 - 39pF	不同的Model下的参数
	7 - 13pF	7 - 13pF	
	12 - 18pF	12 - 18pF	
	7.5 - 12.5pF	7.5 - 12.5pF	
	15pF	15pF	
10MHz	7 - 13pF	7 - 13pF	不同的Model下的参数
	15pF	15pF	
12MHz	7 - 13pF	7 - 13pF	不同的Model下的参数
	7.5 - 12.5pF	7.5 - 12.5pF	

XTAL负载电容选择

晶体谐振器			备注
频率	C1	C2	
32.768kHz	15pF	15pF	无
4MHz	8 - 15pF	8 - 15pF	无
8MHz	8 - 15pF	8 - 15pF	无
10MHz	8 - 15pF	8 - 15pF	无
12MHz	8 - 15pF	8 - 15pF	无

注意:

(1) 表中负载电容为设计参考数据!

(2) 以上电容值可通过谐振器基本的起振和运行测试, 并非最优值。

(3) 请注意印制板上的杂散电容, 用户应在超过应用电压和温度的条件下测试谐振器的性能。

在应用陶瓷谐振器/晶体谐振器之前, 用户需向谐振器生产厂要求相关应用参数以获得最佳性能。

**8.6 系统时钟监控 (SCM)**

为了增强系统的可靠性，SH88F6161/SH88F6162含有一个系统时钟监控 (SCM) 模块。如果系统时钟出现故障 (例如：外部振荡器停振等)，内建SCM模块会将SYSCLK自动切换到内部32K时钟监控时钟 (SCMCLK)，同时系统时钟监控标志位 (SCMIF) 被置1。当EA和ESCM位均被置1时，SCM模块将会产生中断。如果系统时钟恢复工作，SCM将会切换SYSCLK到故障之前的时钟，然后SCMIF位自动清0。

注意：如果SCMIF清0，SCM将系统时钟自动切换到系统时钟出故障前的状态。

Table 8.23 系统时钟控制寄存器

B2H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
CLKCON	-	-	-	SCMIF	-	-	-	-
读/写	-	-	-	只读	-	-	-	-
复位值 (POR/WDT/LVR/PIN)	-	-	-	0	-	-	-	-

位编号	位符号	说明
4	SCMIF	系统时钟监控标志位 0: 硬件清0表示系统时钟正常运行 1: 硬件置1表示系统时钟故障



8.7 I/O端口

8.7.1 特性

- 61个双向I/O端口
- I/O端口可与其它功能共享

SH88F6161/SH88F6162提供61个可编程双向I/O端口。端口数据在寄存器Px中。端口控制寄存器（PxCRy）控制端口是作为输入或者输出。当端口作为输入时，每个I/O端口带有由PxPCRy控制的内部上拉电阻（x = 0-7, y = 0-7）。

SH88F6161/SH88F6162的有些I/O引脚能与选择功能共享。当所有功能都允许时，在CPU中存在优先权以避免功能冲突。（详见端口共享章节）。

8.7.2 寄存器

Table 8.24 端口控制寄存器

E1H - E5H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CR (E1H, Bank0)	P0CR.7	P0CR.6	P0CR.5	P0CR.4	P0CR.3	P0CR.2	P0CR.1	P0CR.0
P1CR (E2H, Bank0)	P1CR.7	P1CR.6	P1CR.5	P1CR.4	P1CR.3	P1CR.2	P1CR.1	P1CR.0
P2CR (E3H, Bank0)	P2CR.7	P2CR.6	P2CR.5	P2CR.4	P2CR.3	P2CR.2	P2CR.1	P2CR.0
P3CR (E4H, Bank0)	P3CR.7	P3CR.6	P3CR.5	P3CR.4	P3CR.3	P3CR.2	P3CR.1	P3CR.0
P4CR (E5H, Bank0)	P4CR.7	P4CR.6	P4CR.5	P4CR.4	P4CR.3	P4CR.2	P4CR.1	P4CR.0
P5CR (D9H, Bank1)	P5CR.7	P5CR.6	P5CR.5	P5CR.4	P5CR.3	P5CR.2	P5CR.1	P5CR.0
P6CR (DAH, Bank1)	P6CR.7	P6CR.6	P6CR.5	P6CR.4	P6CR.3	P6CR.2	P6CR.1	P6CR.0
P7CR (DBH, Bank1)	-	-	-	P7CR.4	P7CR.3	P7CR.2	P7CR.1	P7CR.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PxCRy x = 0-7, y = 0-7	端口输入/输出控制寄存器 0: 输入模式 1: 输出模式

Table 8.25 端口上拉电阻控制寄存器

E9H - EDH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0PCR (E9H, Bank0)	P0PCR.7	P0PCR.6	P0PCR.5	P0PCR.4	P0PCR.3	P0PCR.2	P0PCR.1	P0PCR.0
P1PCR (EAH, Bank0)	P1PCR.7	P1PCR.6	P1PCR.5	P1PCR.4	P1PCR.3	P1PCR.2	P1PCR.1	P1PCR.0
P2PCR (EBH, Bank0)	P2PCR.7	P2PCR.6	P2PCR.5	P2PCR.4	P2PCR.3	P2PCR.2	P2PCR.1	P2PCR.0
P3PCR (ECH, Bank0)	P3PCR.7	P3PCR.6	P3PCR.5	P3PCR.4	P3PCR.3	P3PCR.2	P3PCR.1	P3PCR.0
P4PCR (EDH, Bank0)	P4PCR.7	P4PCR.6	P4PCR.5	P4PCR.4	P4PCR.3	P4PCR.2	P4PCR.1	P4PCR.0
P5PCR (E1H, Bank1)	P5PCR.7	P5PCR.6	P5PCR.5	P5PCR.4	P5PCR.3	P5PCR.2	P5PCR.1	P5PCR.0
P6PCR (E2H, Bank1)	P6PCR.7	P6PCR.6	P6PCR.5	P6PCR.4	P6PCR.3	P6PCR.2	P6PCR.1	P6PCR.0
P7PCR (E3H, Bank1)	-	-	-	P7PCR.4	P7PCR.3	P7PCR.2	P7PCR.1	P7PCR.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PxPCRy x = 0-7, y = 0-7	输入端口内部上拉电阻控制 0: 内部上拉电阻关闭 1: 内部上拉电阻开启



Table 8.26 端口数据寄存器

80H, 90H, A0H, B0H, C0H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0 (80H, Bank0)	P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0
P1 (90H, Bank0)	P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0
P2 (A0H, Bank0)	P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0
P3 (B0H, Bank0)	P3.7	P3.6	P3.5	P3.4	P3.3	P3.2	P3.1	P3.0
P4 (C0H, Bank0)	P4.7	P4.6	P4.5	P4.4	P4.3	P4.2	P4.1	P4.0
P5 (80H, Bank1)	P5.7	P5.6	P5.5	P5.4	P5.3	P5.2	P5.1	P5.0
P6 (90H, Bank1)	P6.7	P6.6	P6.5	P6.4	P6.3	P6.2	P6.1	P6.0
P7 (A0H, Bank1)	-	-	-	P7.4	P7.3	P7.2	P7.1	P7.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	Px.y x = 0-7, y = 0-7	端口数据寄存器


Table 8.27 端口模式选择寄存器

A1H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P6OS	P6OS.7	P6OS.6	-	-	-	-	-	-
读/写	读/写	读/写	-	-	-	-	-	-
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	-	-	-	-

位编号	位符号	说明
7-6	P6OS.x x = 7-6	端口0输出模式选择 0: 引脚输出模式为CMOS推挽输出 1: 引脚输出模式为N沟道开漏输出



8.7.3 端口模块图



端口模块图

注意:

- (1) 输入端口读操作直接读引脚电平。
- (2) 输出端口读操作的输入源有两种，一种是从端口数据寄存器读取，另一种是直接读引脚电平。用读取指令来区分：读-修改-写指令是读寄存器，而其它指令读引脚电平。
- (3) 不管端口是否共享为其它功能，对端口写操作都是针对端口数据寄存器。
- (4) 在省电模式时：LQFP64封装需软件将保留端口设置为输出或输入且上拉打开，以免保留端口有漏电流。



8.7.4 端口共享

61个双向I/O端口也能共享作为第二或第三种特殊功能。共享优先级按照外部最高内部最低的规则：

在**引脚配置图**中引脚最外边标注功能享有最高优先级，最里边标注功能享有最低优先级。这意味着一个引脚已经使用较高优先级功能（如果被允许的话），就不能用作较低优先级功能，即使较低优先级功能被允许。只有较高优先级功能由硬件或软件关闭后，相应的引脚才能用作较低优先级功能。上拉电阻也由相同规则控制。

当允许端口复用为其它功能时，用户可以修改PxCR、PxPCR（x = 0-7），但在复用的其它功能被禁止前，这些操作不会影响端口状态。

当允许端口复用为其它功能时，任何对端口的读写操作只会影响到数据寄存器的值，端口引脚值保持不变，直到复用的其它功能关闭。

PORT0:

- SCK/ADC0 (P0.0) : SPI时钟端口/ADC通道0
- SS/ADC1 (P0.1) : SPI主从选择/ADC通道1
- MOSI/ADC2/SEG31 (P0.2) : SPI数据端口/ADC通道2/LCD端口SEG31
- MISO/ADC3/SEG32 (P0.3) : SPI数据端口/ADC通道3/LCD端口SEG32
- ADC4/SEG33 (P0.4) : ADC通道4/LCD端口SEG33
- ADC5/SEG34 (P0.5) : ADC通道5/LCD端口SEG34
- ADC6/LED_C10/SEG35 (P0.6) : ADC通道6/LED端口COM10/LCD端口SEG35
- ADC7/LED_C9/SEG36 (P0.7) : ADC通道7/LED端口COM9/LCD端口SEG35

Table 8.28 PORT0共享功能列表

引脚编号		优先级	功能	允许位
LQFP64	TQFP48			
4	-	1	SCK	SPSTA寄存器的SPEN位置1
		2	ADC0	SCHCON1寄存器的SCH[3:0]位为0000且SCHCON2寄存器第0位置1
		3	P0.0	无上述情况
5	-	1	SS	SPSTA寄存器的SPEN位置1，且SPCON寄存器的SSDIS位清0
		2	ADC1	SCHCON1寄存器的SCH[3:0]位为0001且SCHCON2寄存器第1位置1
		3	P0.1	无上述情况
6	-	1	MOSI	SPSTA寄存器的SPEN位置1
		2	ADC2	SCHCON1寄存器的SCH[3:0]位为0010且SCHCON2寄存器第2位置1
		3	SEG31	DISPCON寄存器的DISPSEL位清0且P4SS寄存器的P4S6位置1
		4	P0.2	无上述情况
7	-	1	MISO	SPSTA寄存器的SPEN位置1
		2	ADC3	SCHCON1寄存器的SCH[3:0]位为0011且SCHCON2寄存器第3位置1
		3	SEG32	DISPCON寄存器的DISPSEL位清0且P4SS寄存器的P4S7位置1
		4	P0.3	无上述情况
8	4	1	ADC4	SCHCON1寄存器的SCH[3:0]位为0100且SCHCON2寄存器第4位置1
		2	SEG33	DISPCON寄存器的DISPSEL位清0且P5SS寄存器的P5S0位置1
		3	P0.4	无上述情况
9	5	1	ADC5	SCHCON1寄存器的SCH[3:0]位为0101且SCHCON2寄存器第5位置1
		2	SEG34	DISPCON寄存器的DISPSEL位清0且P5SS寄存器的P5S1位置1
		3	P0.5	无上述情况



续上表

10	6	1	ADC6	SCHCON1寄存器的SCH[3:0]位为0110且SCHCON2寄存器第6位置1
		2	LED_C10	DISPCON寄存器的DISPSEL位置1且P7SS寄存器的P7S1位置1
		3	SEG35	DISPCON寄存器的DISPSEL位清0且P5SS寄存器的P5S2位置1
		4	P0.6	无上述情况
11	7	1	ADC7	SCHCON1寄存器的SCH[3:0]位为0111且SCHCON2寄存器第7位置1
		2	LED_C9	DISPCON寄存器的DISPSEL位置1且P7SS寄存器的P7S0位置1
		3	SEG36	DISPCON寄存器的DISPSEL位清0且P5SS寄存器的P5S3位置1
		4	P0.7	无上述情况

PORT1:

- ADC8/LED_C8/SEG37 (P1.0) : ADC通道8/LED端口COM8/LCD端口SEG37
- ADC9/LED_C7/SEG38 (P1.1) : ADC通道9/LED端口COM7/LCD端口SEG38
- ADC10/LED_C6/COM6/SEG39 (P1.2) : ADC通道10/LED端口COM6/LCD端口COM6/LCD端口SEG39
- ADC11/LED_C5/COM5/SEG40 (P1.3) : ADC通道11/LED端口COM5/LCD端口COM5/LCD端口SEG40
- Vref/LED_C4/COM4 (P1.4) : ADC参考电压输入/LED端口COM4/LED端口COM4
- Cref/LED_C3/COM3 (P1.5) : 内建参考电压输出/LED端口COM3/LCD端口COM3
- DAC0/LED_C2/COM2 (P1.6) : 数模转换输出/LED端口COM2/LCD端口COM2
- LED_C1/COM1 (P1.7) : LED端口COM1/LCD端口COM1

Table 8.29 PORT1共享功能列表

引脚编号		优先级	功能	允许位
LQFP64	TQFP48			
12	8	1	ADC8	SCHCON1寄存器的SCH[3:0]位为1000且SCHCON3寄存器第0位置1
		2	LED_C8	DISPCON寄存器的DISPSEL位置1且P6SS寄存器的P6S7位置1
		3	SEG37	DISPCON寄存器的DISPSEL位清0且P5SS寄存器的P5S4位置1
		4	P1.0	无上述情况
13	9	1	ADC9	SCHCON1寄存器的SCH[3:0]位为1001且SCHCON3寄存器第1位置1
		2	LED_C7	DISPCON寄存器的DISPSEL位置1且P6SS寄存器的P6S6位置1
		3	SEG38	DISPCON寄存器的DISPSEL位清0且P5SS寄存器的P5S5位置1
		4	P1.1	无上述情况
14	10	1	ADC10	SCHCON1寄存器的SCH[3:0]位为1010且SCHCON3寄存器第2位置1
		2	LED_C6	DISPCON寄存器的DISPSEL位置1且P6SS寄存器的P6S5位置1
		3	COM6	DISPCON寄存器的DISPSEL位清0, DUTY[1:0]位为10且P5SS寄存器的P5S6位置1
		4	SEG39	DISPCON寄存器的DISPSEL位清0, DUTY[1:0]位为00或01且P5SS寄存器的P5S6位置1
		5	P1.2	无上述情况
15	11	1	ADC11	SCHCON1寄存器的SCH[3:0]位为1011且SCHCON3寄存器第3位置1
		2	LED_C5	DISPCON寄存器的DISPSEL位置1且P6SS寄存器的P6S4位置1
		3	COM5	DISPCON寄存器的DISPSEL位清0, DUTY[1:0]位为01或10且P5SS寄存器的P5S7位置1
		4	SEG40	DISPCON寄存器的DISPSEL位清0, DUTY[1:0]位为00且P5SS寄存器的P5S7位置1
		5	P1.3	无上述情况



续上表

16	12	1	Vref	DACCON1寄存器的VREFS位为1
		2	LED_C4	DISPCON寄存器的DISPSEL位置1且P6SS寄存器的P6S3位置1
		3	COM4	DISPCON寄存器的DISPSEL位清0且P6SS寄存器的P6S3位置1
		4	P1.4	无上述情况
17	13	1	Cref	DACCON1寄存器的REFON位为1
		2	LED_C3	DISPCON寄存器的DISPSEL位置1且P6SS寄存器的P6S2位置1
		3	COM3	DISPCON寄存器的DISPSEL位清0且P6SS寄存器的P6S2位置1
		4	P1.5	无上述情况
18	14	1	DACO	DACCON0寄存器的DACIO位置1
		2	LED_C2	DISPCON寄存器的DISPSEL位置1且P6SS寄存器的P6S1位置1
		3	COM2	DISPCON寄存器的DISPSEL位清0且P6SS寄存器的P6S1位置1
		4	P1.6	无上述情况
19	15	1	LED_C1	DISPCON寄存器的DISPSEL位置1且P6SS寄存器的P6S0位置1
		2	COM1	DISPCON寄存器的DISPSEL位清0且P6SS寄存器的P6S0位置1
		3	P1.7	无上述情况

PORT2:

- OPN2 (P2.0) : OP反向输入端2
- TCK/OPN1 (P2.1) : 测试时钟输入/OP反向输入端1
- TDI/OPN0 (P2.2) : 测试数据输入/OP反向输入端0
- TMS/OPO (P2.3) : 测试模式选择/OP输出引脚
- TDO/OPP0 (P2.4) : 测试数据输出/OP正向输入端0
- OPP1 (P2.5) : OP正向输入端1
- D- (P2.6) : USB正向数据端口
- D+ (P2.7) : USB负向数据端口

Table 8.30 PORT2共享功能列表

引脚编号		优先级	功能	允许位
LQFP64	TQFP48			
23	-	1	OPN2	OPIOS寄存器OPN2IO位置1
		2	P2.0	无上述情况
24	19	1	TCK	调试接口, 连接JTAG时
		2	OPN1	OPIOS寄存器OPN1IO位置1
		3	P2.1	无上述情况
25	20	1	TDI	调试接口, 连接JTAG时
		2	OPN0	OPIOS寄存器OPN0IO位置1
		3	P2.2	无上述情况
26	21	1	TMS	调试接口, 连接JTAG时
		2	OPO	OPCON寄存器OPEN位置1
		3	P2.3	无上述情况
27	22	1	TDO	调试接口, 连接JTAG时
		2	OPP0	OPIOS寄存器OPP0IO位置1
		3	P2.4	无上述情况



续上表

28	-	1	OPP1	OPIOS寄存器的OPP1IO位置1
		2	P2.5	无上述情况
29	-	1	D-	USBCON寄存器的ENUSB位置一
		2	P2.6	无上述情况
30	-	1	D+	USBCON寄存器的ENUSB位置一
		2	P2.7	无上述情况

PORT3:

- LED_S1/SEG1 (P3.0) : LED端口SEG1/LCD端口SEG1
- LED_S2/SEG2 (P3.1) : LED端口SEG2/LCD端口SEG2
- ECI1/LED_S3/SEG3 (P3.2) : PCA1时钟输入/LED端口SEG3/LCD端口SEG3
- P1CEX0/LED_S4/SEG4 (P3.3) : PCA1比较捕捉引脚0/LED端口SEG4/LCD端口SEG4
- P1CEX1/LED_S5/SEG5 (P3.4) : PCA1比较捕捉引脚1/LED端口SEG5/LCD端口SEG5
- P1CEX2/LED_S6/SEG6 (P3.5) : PCA1比较捕捉引脚2/LED端口SEG6/LCD端口SEG6
- ECI2/LED_S7/SEG7 (P3.6) : PCA2时钟输入/LED端口SEG7/LCD端口SEG7
- P2CEX0/LED_S8/SEG8 (P3.7) : PCA2比较捕捉引脚0/LED端口SEG8/LCD端口SEG8

Table 8.31 PORT3共享功能列表

引脚编号		优先级	功能	允许位
LQFP64	TQFP48			
31	23	1	LED_S1	DISPCON寄存器的DISPSEL位置1且P1SS寄存器的P1S0位置1
		2	SEG1	DISPCON寄存器的DISPSEL位清0且P1SS寄存器的P1S0位置1
		3	P3.0	无上述情况
32	24	1	LED_S2	DISPCON寄存器的DISPSEL位置一且P1SS寄存器的P1S1位置1
		2	SEG2	DISPCON寄存器的DISPSEL位清0且P1SS寄存器的P1S1位置1
		3	P3.1	无上述情况
33	25	1	ECI1	PCACON寄存器的PR1位置一且P1CMD寄存器的P1CPS[2:0]位为110
		2	LED_S3	DISPCON寄存器的DISPSEL位置一且P1SS寄存器的P1S2位置1
		3	SEG3	DISPCON寄存器的DISPSEL位清0且P1SS寄存器的P1S2位置1
		4	P3.2	无上述情况
34	26	1	P1CEX0	P1CPM寄存器的位P1SMP0: P1SMN0 = 01, P1CPM0寄存器的P1ECOM0位置一且P1TCP0位置一; P1SMP0: P1SMN0 = 其他, P1CPM0寄存器的P1ECOM0置1
		2	LED_S4	DISPCON寄存器的DISPSEL位置一且P1SS寄存器的P1S3位置1
		3	SEG4	DISPCON寄存器的DISPSEL位清0且P1SS寄存器的P1S3位置1
		4	P3.3	无上述情况
35	27	1	P1CEX1	P1CPM寄存器的位P1SMP1: P1SMN1 = 01, P1CPM1寄存器的P1ECOM1位置一且P1TCP1位置一; P1SMP1: P1SMN1 = 其他, P1CPM1寄存器的P1ECOM1置1
		2	LED_S5	DISPCON寄存器的DISPSEL位置一且P1SS寄存器的P1S4位置1
		3	SEG5	DISPCON寄存器的DISPSEL位清0且P1SS寄存器的P1S4位置1
		4	P3.4	无上述情况



续上表

36	28	1	P1CEX2	P1CPM寄存器的位P1SMP2: P1SMN2 = 01, P1CPM2寄存器的P1ECOM2位置一旦P1TCP2位置一; P1SMP2: P1SMN2 = 其他, P1CPM2寄存器的P1ECOM2置1
		2	LED_S6	DISPCON寄存器的DISPSEL位置一旦P1SS寄存器的P1S5位置1
		3	SEG6	DISPCON寄存器的DISPSEL位清0且P1SS寄存器的P1S5位置1
		4	P3.5	无上述情况
37	29	1	ECI2	PCACON寄存器的PR2位置一旦P2CMD寄存器的P2CPS[2:0]位为110
		2	LED_S7	DISPCON寄存器的DISPSEL位置一旦P1SS寄存器的P1S6位置1
		3	SEG7	DISPCON寄存器的DISPSEL位清0且P1SS寄存器的P1S6位置1
		4	P3.6	无上述情况
38	30	1	P2CEX0	P2CPM寄存器的位P2SMP0: P2SMN0 = 01, P2CPM0寄存器的P2ECOM0位置一旦P2TCP0位置一; P2SMP0: P2SMN0 = 其他, P2CPM0寄存器的P2ECOM0位置一
		2	LED_S8	DISPCON寄存器的DISPSEL位置一旦P1SS寄存器的P1S7位置1
		3	SEG8	DISPCON寄存器的DISPSEL位清0且P1SS寄存器的P1S7位置1
		4	P3.7	无上述情况

PORT4:

- P2CEX1/SEG9 (P4.0) : PCA2比较捕捉引脚/LCD端口SEG9
- ECI3/SEG10 (P4.1) : PCA3时钟输入/LCD端口SEG10
- P3CEX0/SEG11 (P4.2) : PCA3比较捕捉引脚0/LCD端口SEG11
- P3CEX1/SEG12 (P4.3) : PCA3比较捕捉引脚1/LCD端口SEG12
- T2EX/SEG13 (P4.4) : TIMER2捕捉输入/LCD端口SEG13
- T2/SEG14 (P4.5) : TIMER2外部时钟输入/LCD端口SEG14
- TXD1/SEG15 (P4.6) : EUART1发送引脚/LCD端口SEG15
- RXD1/SEG16 (P4.7) : EUART1接收引脚/LCD端口SEG16

Table 8.32 PORT4共享功能列表

引脚编号		优先级	功能	允许位
LQFP64	TQFP48			
39	31	1	P2CEX1	P2CPM寄存器的位P2SMP1: P2SMN1 = 01, P2CPM1寄存器的P2ECOM1位置一旦P2TCP1位置一; P2SMP1: P2SMN1 = 其他, P2CPM1寄存器的P2ECOM1置1
		2	SEG9	DISPCON寄存器的DISPSEL位清0且P2SS寄存器的P2S0位置1
		3	P4.0	无上述情况
40	32	1	ECI3	PCACON寄存器的PR3位置一旦P3CMD寄存器的P3CPS[2:0]位为110
		2	SEG10	DISPCON寄存器的DISPSEL位清0且P2SS寄存器的P2S1位置1
		3	P4.1	无上述情况
41	33	1	P3CEX0	P3CPM寄存器的位P3SMP0: P3SMN0 = 01, P3CPM0寄存器的P3ECOM0位置一旦P3TCP0位置一; P3SMP0: P3SMN0 = 其他, P3CPM0寄存器的P3ECOM0置1
		2	SEG11	DISPCON寄存器的DISPSEL位清0且P2SS寄存器的P2S2位置1
		3	P4.2	无上述情况



续上表

42	34	1	P3CEX1	P3CPM寄存器的位P3SMP1: P3SMN1 = 01, P3CPM1寄存器的P3ECOM1位置一且P3TCP1位置一; P3SMP1: P3SMN1 = 其他, P3CPM1寄存器的P3ECOM1置1
		2	SEG12	DISPCON寄存器的DISPSEL位清0且P2SS寄存器的P2S3位置1
		3	P4.3	无上述情况
43	-	1	T2EX	在0, 2方式下T2CON寄存器的EXEN2位置1或在方式1下T2CON寄存器的DCEN位置1或在方式1下DCEN位清0及EXEN2位置1 (自动拉高)
		2	SEG13	DISPCON寄存器的DISPSEL位清0且P2SS寄存器的P2S4位置1
		3	P4.4	无上述情况
44	-	1	T2	T2CON寄存器(自动上拉)的TR2位及C/T2位置1或C/T2位清0且T2MOD寄存器的T2OE位置1
		2	SEG14	DISPCON寄存器的DISPSEL位清0且P2SS寄存器的P2S5位置1
		3	P4.5	无上述情况
45	-	1	TXD1	写SBUF1寄存器
		2	SEG15	DISPCON寄存器的DISPSEL位清0且P2SS寄存器的P2S6位置1
		3	P4.6	无上述情况
46	-	1	RXD1	SCON1寄存器的REN1位置1
		2	SEG16	DISPCON寄存器的DISPSEL位清0且P2SS寄存器的P2S7位置1
		3	P4.7	无上述情况

PORT5:

- SEG17/INT40 (P5.0) : LCD端口SEG17/外部中断40
- SEG18/INT41 (P5.1) : LCD端口SEG18/外部中断41
- SEG19/INT42 (P5.2) : LCD端口SEG19/外部中断42
- SEG20/INT43 (P5.3) : LCD端口SEG20/外部中断43
- SEG21/INT44 (P5.4) : LCD端口SEG21/外部中断44
- SEG22/INT45 (P5.5) : LCD端口SEG22/外部中断45
- SEG23/INT46 (P5.6) : LCD端口SEG23/外部中断46
- SEG24/INT47 (P5.7) : LCD端口SEG24/外部中断47

Table 8.33 PORT5共享功能列表

引脚编号		优先级	功能	允许位
LQFP64	TQFP48			
47	35	1	SEG17	DISPCON寄存器的DISPSEL位清0且P3SS寄存器的P3S0位置1
		2	INT40	IEN1寄存器的EX4位置1, IENC寄存器的EXS40位置1, 并且P5.0输入模式(上拉由软件设置)
		3	P5.0	无上述情况
48	36	1	SEG18	DISPCON寄存器的DISPSEL位清0且P3SS寄存器的P3S1位置1
		2	INT41	IEN1寄存器的EX4位置1, IENC寄存器的EXS41位置1, 并且P5.1输入模式(上拉由软件设置)
		3	P5.1	无上述情况
49	37	1	SEG19	DISPCON寄存器的DISPSEL位清0且P3SS寄存器的P3S2位置1
		2	INT42	IEN1寄存器的EX4位置1, IENC寄存器的EXS42位置1, 并且P5.2输入模式(上拉由软件设置)
		3	P5.2	无上述情况



续上表

50	38	1	SEG20	DISPCON寄存器的DISPSEL位清0且P3SS寄存器的P3S3位置1
		2	INT43	IEN1寄存器的EX4位置1, IENC寄存器的EXS43位置1, 并且P5.3输入模式(上拉由软件设置)
		3	P5.3	无上述情况
51	-	1	SEG21	DISPCON寄存器的DISPSEL位清0且P3SS寄存器的P3S4位置1
		2	INT44	IEN1寄存器的EX4位置1, IENC寄存器的EXS44位置1, 并且P5.4输入模式(上拉由软件设置)
		3	P5.4	无上述情况
52	-	1	SEG22	DISPCON寄存器的DISPSEL位清0且P3SS寄存器的P3S5位置1
		2	INT45	IEN1寄存器的EX4位置1, IENC寄存器的EXS45位置1, 并且P5.5输入模式(上拉由软件设置)
		3	P5.5	无上述情况
53	-	1	SEG23	DISPCON寄存器的DISPSEL位清0且P3SS寄存器的P3S6位置1
		2	INT46	IEN1寄存器的EX4位置1, IENC寄存器的EXS46位置1, 并且P5.6输入模式(上拉由软件设置)
		3	P5.6	无上述情况
54	-	1	SEG24	DISPCON寄存器的DISPSEL位清0且P3SS寄存器的P3S7位置1
		2	INT47	IEN1寄存器的EX4位置1, IENC寄存器的EXS47位置1, 并且P5.7输入模式(上拉由软件设置)
		3	P5.7	无上述情况

PORT6:

- P0CEX1/SEG25 (P6.0) : PCA0比较捕捉引脚1/LCD端口SEG25
- P0CEX0/SEG26/INT2 (P6.1) : PCA0比较捕捉引脚0/LCD端口SEG26/外部中断2输入
- ECI0/SEG27/INT3 (P6.2) : PCA0时钟输入/LCD端口SEG27/外部中断3输入
- T3/SEG28 (P6.3) : TIMER3时钟输入/LCD端口SEG28
- TXD/SEG29 (P6.4) : EUART发送引脚/LCD端口SEG29
- RXD/SEG30 (P6.5) : EUART接收引脚/LCD端口SEG30
- SCL (P6.6) : TWI时钟端口
- SDA (P6.7) : TWI数据端口

Table 8.34 PORT6共享功能列表

引脚编号		优先级	功能	允许位
LQFP64	TQFP48			
55	39	1	P0CEX1	P0CPM寄存器的位P0SMP1: P0SMN1 = 01, P0CPM1寄存器的P0ECOM1位置一旦P0TCP1位置一; P0SMP1: P0SMN1 = 其他, P0CPM1寄存器的P0ECOM1置1
		2	SEG25	DISPCON寄存器的DISPSEL位清0且P4SS寄存器的P4S0位置1
		3	P6.0	无上述情况
56	40	1	P0CEX0	P0CPM寄存器的位P0SMP0: P0SMN0 = 01, P0CPM0寄存器的P0ECOM0位置一旦P0TCP0位置一; P0SMP0: P0SMN0 = 其他, P0CPM0寄存器的P0ECOM0置1
		2	SEG26	DISPCON寄存器的DISPSEL位清0且P4SS寄存器的P4S1位置1
		3	INT2	IEN0寄存器的EX2位置1, P6.1输入模式
		4	P6.1	无上述情况



续上表

57	41	1	ECIO	PCACON寄存器的PR0位置一旦P0CMD寄存器的P0CPS[2:0]位为110
		2	SEG27	DISPCON寄存器的DISPSEL位清0且P4SS寄存器的P4S2位置1
		3	INT3	IEN0寄存器的EX3位置1, P6.2输入模式
		4	P6.2	无上述情况
58	42	1	T3	T3CON寄存器中的TR3位置1, T3CLKS[1:0]设置为01 (自动上拉)
		2	SEG28	DISPCON寄存器的DISPSEL位清0且P4SS寄存器的P4S3位置1
		3	P6.3	无上述情况
59	43	1	TXD	写SBUF寄存器
		2	SEG29	DISPCON寄存器的DISPSEL位清0且P4SS寄存器的P4S4位置1
		3	P6.4	无上述情况
60	44	1	RXD	SCON寄存器的REN位置1
		2	SEG30	DISPCON寄存器的DISPSEL位清0且P4SS寄存器的P4S5位置1
		3	P6.5	无上述情况
61	45	1	SCL	TWICON寄存器的ENTWI为1时, 对TWIDAT进行操作
		2	P6.6	无上述情况
62	46	1	SDA	TWICON寄存器的ENTWI为1时, 对TWIDAT进行操作
		2	P6.7	无上述情况

PORT7:

- RESET (P7.0) : 复位引脚
- XTAL1 (P7.1) : 外部低频/高频振荡器输入
- XTAL2 (P7.2) : 外部低频/高频振荡器输出
- XTALX1 (P7.3) : 外部高频振荡器输入
- XTALX2 (P7.4) : 外部高频振荡器输出

Table 8.35 PORT7共享功能列表

引脚编号		优先级	功能	允许位
LQFP64	TQFP48			
63	47	1	RESET	代码选项OP_RST = 0 (允许硬件复位)
		2	P7.0	无上述情况
64	48	1	XTAL1	OP_OSC[3:0] = 1010/1100/0110 (32.768K晶振/晶振、陶振)
		2	P7.1	无上述情况
1	1	1	XTAL2	OP_OSC[3:0] = 1010/1100/0110 (32.768K晶振/晶振、陶振)
		2	P7.2	无上述情况
2	2	1	XTALX1	OP_OSC[3:0] = 1101 (晶振、陶振)
		2	P7.3	无上述情况
3	3	1	XTALX2	OP_OSC[3:0] = 1101 (晶振、陶振)
		2	P7.4	无上述情况



8.8 定时器/计数器 (TIMER)

8.8.1 特性

- SH88F6161/SH88F6162有2个定时器 (定时器2, 3)
- 定时器2兼容标准的8052, 并可以实现2路8位自重载定时器功能
- 定时器2兼容标准的8052, 且有递增递减计数和可编程输出功能
- 定时器3是16位自动重载定时器, 且可以工作在掉电模式

8.8.2 定时器2

两个数据寄存器 (TH2和TL2) 串联后可作为一个16位寄存器来访问, 由寄存器T2CON和T2MOD控制。设置IEN0寄存器中的ET2位能允许定时器2中断。(详见中断章节)

C/T2选择系统时钟 (定时器) 或外部引脚T2 (计数器) 作为定时器时钟输入。通过所选的引脚设置TR2允许定时器2/计数器2数据寄存器计数。

可配置寄存器T2MOD中的TCLKP2位选择系统时钟或系统时钟的1/12作为定时器2的时钟源。

定时器2方式

定时器2有3种工作方式: 捕获/重载, 带递增或递减计数器的自动重载方式, 可编程时钟输出。

定时器2方式选择


C/T2	T2OE	DCEN	TR2	CP/RL2	方式	
X	0	X	1	1	0	16位捕获
X	0	0	1	0	1	16位自动重载定时器
X	0	1	1	0		
0	1	X	1	X	2	可编程时钟
1	1	X	1	X		不推荐使用
X	X	X	0	X	X	定时器2停止, T2EX通路仍旧允许

方式0: 16位捕获

在捕获方式中, T2CON的EXEN2位有两个选项。

如果EXEN2 = 0, 定时器2作为16位定时器或计数器, 如果ET2被允许的话, 定时器2能设置TF2溢出产生一个中断。

如果EXEN2 = 1, 定时器2执行相同操作, 但是在外部输入T2EX上的下降沿也能引起在TH2和TL2中的当前值分别被捕获到RCAP2H和RCAP2L中, 此外, 在T2EX上的下降沿也能引起在T2CON中的EXF2被设置。如果ET2被允许, EXF2位也像TF2一样也产生一个中断。






方式1：16位自动重载定时器

在16位自动重载方式下，定时器2可以被选为递增计数或递减计数。这个功能通过T2MOD中的DCEN位（递减计数允许）选择。系统复位后，DCEN位复位值为0，定时器2默认递增计数。当设置DCEN时，定时器2递增计数或递减计数取决于T2EX引脚上的电平。

当DCEN = 0，通过在T2CON中的EXEN2位选择两个选项。

如果EXEN2 = 0，定时器2递增到0FFFFH，在溢出后置起TF2位，同时定时器自动将用户软件写好的寄存器RCAP2H和RCAP2L的16位值装入TH2和TL2寄存器。

如果EXEN2 = 1，溢出或在外部输入T2EX上的下降沿都能触发一个16位重载，置起EXF2位。如果ET2被使能，TF2和EXF2位都能产生一个中断。




此时，TIMER2的溢出可以触发ADC (TRS[2: 0] = 100) 或者DAC (IDACLSEL[2: 0] = 001) 开始转换数据。

设置DCEN位允许定时器2递增计数或递减计数。当DCEN = 1时，T2EX引脚控制计数的方向，而EXEN2控制无效。

T2EX置1可使定时器2递增计数。定时器向0FFFFH溢出，然后设置TF2位。溢出也能分别引起RCAP2H和RCAP2L上的16位值重载入定时器寄存器。

T2EX清0可使定时器2递减计数。当TH2和TL2的值等于RCAP2H和RCAP2L的值时，定时器溢出。置起TF2位，同时0FFFFH重载入定时器寄存器。

无论定时器2溢出，EXF2位都被用作结果的第17位。在此工作模式下，EXF2不作为中断标志。



注意：在该模式下并且DCEN = 0，定时器2计数溢出可以出发ADC/DAC开始转换，具体见ADC/DAC描述。




方式2：可编程时钟输出

T2端口可以编程输出50%的占空比时钟周期。清C/T2位和置T2OE位，使定时器2作为时钟发生器。TR2位启动和中止定时器。

在这种方式中，T2输出占空比为50%的时钟：

$$\text{Clock Out Frequency} = \frac{1}{2 \times 2} \times \frac{f_{\text{SYS}}}{65536 - [\text{RCAP2H}, \text{RCAP2L}]}$$

定时器2溢出不产生中断。所以定时器2可以用作时钟输出。



注意：

- (1) TF2和EXF2都能引起定时器2的中断请求，两者有相同的向量地址。
- (2) 当事件发生时或其它任何时间都能由软件设置TF2和EXF2为1，必须软件清0。
- (3) 当EA = 1且ET2 = 1时，设置TF2或EXF2为1能引起定时器2中断。



寄存器

Table 8.36 定时器2控制寄存器

C8H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
T2CON	TF2	EXF2	-	-	EXEN2	TR2	C/T2	CP/RL2
读/写	读/写	读/写	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	0	0	0	0

位编号	位符号	说明
7	TF2	定时器2溢出标志位 0: 无溢出 (必须由软件清0) 1: 溢出 (由硬件设1)
6	EXF2	T2EX引脚外部事件输入 (下降沿) 被检测到的标志位 0: 无外部事件输入 (必须由软件清0) 1: 检测到外部输入 (如果EXEN2 = 1, 由硬件设1)
3	EXEN2	T2EX引脚上的外部事件输入 (下降沿) 用作重载/捕获触发器允许/禁止控制位 0: 忽略T2EX引脚上的事件 1: 检测到T2EX引脚上一个下降沿, 产生一个捕获或重载
2	TR2	定时器2开始/停止控制位 0: 停止定时器2 1: 开始定时器2
1	C/T2	定时器2定时器/计数器方式选定位 0: 定时器方式, T2引脚用作I/O端口 1: 计数器方式, 内部上拉电阻被打开
0	CP/RL2	捕获/重载方式选定位 0: 16位带重载功能的定时器/计数器 1: 16位带捕获功能的定时器/计数器

Table 8.37 定时器2模式控制寄存器

C9H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
T2MOD	TCLKP2	-	-	-	-	-	T2OE	DCEN
读/写	读/写	-	-	-	-	-	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	-	-	-	-	-	0	0

位编号	位符号	说明
7	TCLKP2	分频选择控制位 0: 选择系统时钟的1/12作为定时器2的时钟源 1: 系统时钟作为定时器2的时钟源
1	T2OE	定时器2输出允许位 0: 设置P4.5/T2作为时钟输入或I/O端口 1: 设置P4.5/T2作为时钟输出
0	DCEN	递减计数允许位 0: 禁止定时器2作为递增/递减计数器, 定时器2仅作为递增计数器 1: 允许定时器2作为递增/递减计数器



Table 8.38 定时器2重载/捕获和数据寄存器

CAH-CDH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
RCAP2L	RCAP2L.7	RCAP2L.6	RCAP2L.5	RCAP2L.4	RCAP2L.3	RCAP2L.2	RCAP2L.1	RCAP2L.0
RCAP2H	RCAP2H.7	RCAP2H.6	RCAP2H.5	RCAP2H.4	RCAP2H.3	RCAP2H.2	RCAP2H.1	RCAP2H.0
TL2	TL2.7	TL2.6	TL2.5	TL2.4	TL2.3	TL2.2	TL2.1	TL2.0
TH2	TH2.7	TH2.6	TH2.5	TH2.4	TH2.3	TH2.2	TH2.1	TH2.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	RCAP2L[7:0]	定时器2重载/捕获数据
	RCAP2H[7:0]	
7-0	TL2[7:0]	定时器2高位低位计数器
	TH2[7:0]	



8.8.3 定时器3

定时器3是16位自动重载定时器，通过两个数据寄存器TH3和TL3访问，由T3CON寄存器控制。IEN1寄存器的ET3位置1允许定时器3中断（详见中断章节）。


定时器3只有一个工作方式：16位自动重载计数器/定时器，可以设置预分频比，并可以工作在CPU掉电模式。

定时器3有一个16位计数器/定时器寄存器（TH3，TL3）。当TH3和TL3被写时，用作定时器重载寄存器，当被读时，被用作计数寄存器。TR3位置1使定时器3开始递增计数。定时器在0xFFFF到0x0000溢出并置TF3位为1。溢出同时，定时器重载寄存器的16位数据被重新加载计数寄存器中，TH3写操作也导致重载寄存器的数据重新加载计数寄存器。

TH3和TL3读写操作遵循以下顺序：

写操作：先低位后高位

读操作：先高位后低位



当T3CLKS [1:0] 选为00时，定时器3在掉电模式下不计数。

当T3CLKS [1:0] 选为01时，定时器3可以工作在掉电模式。即使所有振荡器关闭，定时器3依然可以对T3计数。

当T3CLKS [1:0] 选为10时，定时器3可以工作在掉电模式。但是如果在掉电模式下低频振荡器关闭则定时器3不计数。

详见下表：

T3CLKS[1:0]	振荡器状态	普通模式	掉电模式
00	不限	工作	不工作
01	不限	工作	工作
10	低频打开，且掉电模式低频关闭	工作	不工作
	低频打开，且掉电模式低频不关闭	工作	工作

TIMER3的溢出可以触发ADC（TR3[2: 0] = 110）或者DAC（IDACLSEL[2: 0] = 010）开始转换数据。

注意：

(1) 在读或写TH3和TL3时，要确保TR3 = 0。

(2) 当定时器3用T3端口作为时钟源时，TR3由0变为1之后T3的第一个下降沿无效。

(3) 定时器3计数溢出可以出发ADC/DAC开始转换，具体见ADC/DAC描述。



寄存器

Table 8.39 定时器3控制寄存器

BBH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
T3CON	TF3	-	T3PS.1	T3PS.0	-	TR3	T3CLKS.1	T3CLKS.0
读/写	读/写	-	读/写	读/写	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	-	0	0	-	0	0	0

位编号	位符号	说明
7	TF3	定时器3溢出标志位 0: 无溢出 (硬件清0) 1: 溢出 (硬件置1)
5-4	T3PS[1:0]	定时器3预分频比选择位 00: 1/1 01: 1/8 10: 1/64 11: 1/256
2	TR3	定时器3允许控制位 0: 停止定时器3 1: 开始定时器3
1-0	T3CLKS[1:0]	定时器3定时器/计数器方式选定位 00: 系统时钟, T3引脚用作I/O端口 01: T3端口输入外部时钟, 自动上拉 10: 外部32.768kHz晶体谐振器或RC 128kHz (参见代码选项OP_OSC) 11: 保留

Table 8.40 定时器3重载/计数数据寄存器

89H-8AH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TL3	TL3.7	TL3.6	TL3.5	TL3.4	TL3.3	TL3.2	TL3.1	TL3.0
TH3	TH3.7	TH3.6	TH3.5	TH3.4	TH3.3	TH3.2	TH3.1	TH3.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	TL3.x	定时器3低位高位计数器, x = 0 - 7
	TH3.x	



8.9 可编程计数器阵列 (PCAx (x = 0、1、2、3))

8.9.1 特性

- SH88F6161/SH88F6162有4个16位定时器PCA，PCA0、2、3具有两路独立比较捕捉模块，PCA1具有三路独立比较捕捉模块
- 可以实现相位修正，相频修正

说明: (1) 小下标x为PCA序号, 例如PCAx (x = 0、1、2、3), 下文将统一使用PCAx, 不再说明x的值。

(2) 小下标n为比较捕捉模块序号, 例如POCEXn (n = 0、1、2), 下文将统一使用POCEXn, 不再说明n的值。

可编程计数器阵列PCAx提供增强的定时器功能, 与标准8051的计数器/定时器相比, 它需要较少的CPU干预。PCAx由一个专用的16位计数器/定时器和2个16位捕捉/比较模块 (PCA1具有第三个比较/捕捉模块2) 组成, PCAx的原理框图示于图8.9-1, 每个捕捉/比较模块有其自己的I/O线 (PxCEXn (n=0, 1, 2))。


PCAx的计数器/定时器有一个可编程选择时钟源: 系统时钟、系统时钟/4、系统时钟/12、系统时钟/32、外部振荡器时钟/8、定时器2溢出或ECIx输入引脚上的外部时钟信号、32.768KHz晶振/内建128kHzRC, 通过PxCMD寄存器中的PxCPS2-PxCPS0位选择定时器/计数器的时钟源, 如下表所示。

PCAx时钟源选择表

PxCPS2	PxCPS1	PxCPS0	时钟源
0	0	0	系统时钟
0	0	1	系统时钟的4分频
0	1	0	系统时钟的12分频
0	1	1	系统时钟的32分频
1	0	0	定时器2溢出
1	0	1	外部振荡器的8分频
1	1	0	ECIx下降沿 (最大速率 = 系统时钟频率/4)
1	1	1	32.768KHz/内建128kHzRC

注意:

- (1) 外部振荡器8分频与系统时钟同步。
- (2) 系统时钟周期不得低于计数时钟周期的4倍频 (计数时钟为系统时钟时除外), 否则PCAx Counter将不能正确计数。
- (3) 只有当OP_OSC[3:0] = 1010或1101时, 外部32.768KHz晶振作为计数源时钟, 当OP_OSC[3:0] = 0011或0110时, 内建的128KHz作为计数源时钟。



Capture/Compare Cell 2 is only used by PCA1

图8.9-1 PCAx原理框图



16位的PCAx计数器/定时器内部集成16位的计数单元，16位的计数溢出值寄存器由PxTOPH和PxTOPL组成，用户可以自由地配置PxTOP（ $x = 0, 1, 2, 3$ ）寄存器定义计数器的溢出值，PxTOP寄存器上电初始值为0xFFFF。

16位定时器/计数器是PCAx最基本，也是各个模块正常运转必不可少的单元。通过PCACON寄存器的PRx位可以开启/禁止定时器/计数器工作，当PRx设置为逻辑‘0’时，定时器/计数器16位counter也被强制清‘0’。当计时器从0x0000向PxTOP计数溢出（PxTOP到0x0000的同一个系统时钟里，即单斜坡模式）或计数器从PxTOP递减计数为0x0000（PCAx Counter工作在双斜坡模式）时，PxCf寄存器中的溢出标志（CFx）被置为逻辑‘1’并产生一个中断请求（PxCMD中ECF_x位设置为逻辑‘1’即可允许CFx标志产生中断请求）。当CPU转向中断服务程序时，CFx位不能被硬件自动清除，必须用软件清除。这里需要说明的是，当PCAx多个模块工作在不同工作模式（但计数斜坡模式相同），CFx有可能在PCA counter到达PxTOP和0x0000时都会被置为逻辑‘1’。

16位寄存器PxTOPH和PxTOPL、PxCPhn和PxCPLn读写操作遵循以下顺序：

写操作：先高位后低位

读PxTOPH和PxTOPL、PxCPhn和PxCPLn对PCAx计数无影响。

时序图8.9-2为PCAx计数单元时序波形图，图中短横杠表示PxTOP值。图8.9-2-a中计数器从0x0000开始计数到PxTOP溢出称为一个计数周期，溢出周期的结束发生在PxTOP向0x0000清零时刻。图8.9-2-b中计数器递减计数到0x0000溢出称为一个计数周期。此时PCAx中断标志CFx信号会被拉高，若中断允许，系统将转向相应PCAx中断服务子程序，但PCAx的计数不受中断影响而停止计数。




图8.9-2-a PCAx计数器/定时器单斜坡时序波形图




图8.9-2-b PCAx计数器/定时器双斜坡时序波形图

注意：PCA0定时器/计数器溢出可以触发DAC进行转换（当DA_{CLSEL}[1: 0] = 11时）。

PCAx计数器挂载2路捕捉/比较模块均可以实现增强功能（PCA1具有3路比较/捕捉模块）。每个捕捉/比较模块n都可被配置为独立工作，每个模块在系统控制器中都有属于自己的特殊功能寄存器（SFR），这些寄存器用于配置模块的工作方式和与模块交换数据。可以通过配置各自模块PxCPMn寄存器中PxSMPn和PxSMNn两位使能该模块工作在以下4种工作模式之一：边沿触发捕捉、软件定时器、频率输出、PWM输出模式。



工作方式选择如下表所示:

PCAx模式选择表

模式	PxSDEN	PxSMPn	PxSMNn	PxFSPn	PxFSNn	功能说明
Mode0	0	0	0	0	X	正沿触发捕捉 (单斜坡)
				1	0	负沿触发捕捉 (单斜坡)
				1	1	任意沿触发捕捉 (单斜坡)
Mode1	0	0	1	0	X	连续软件定时 (单斜坡)
				1	X	单次软件定时 (单斜坡)
Mode2	0	1	0	X	X	频率输出 (单斜坡)
Mode3	0	1	1	0	0	8位PWM (单斜坡)
				0	1	16位PWM (单斜坡)
				1	0	16位相位修正PWM (双斜坡)
				1	1	16位相频修正PWM (双斜坡)
其他						PCAx Counter正确计数, 但比较/捕捉模块不工作

X: 任意;

当PCAx被设定为两种斜坡中的一种时, 比较捕捉模块的另一种斜坡模式即使被配置也是无效的。

使用比较/捕捉模块时需注意:

(1) 改变PxTOP值必须保证新的PxTOP值不小于所有比较寄存器的数值。

(2) 比较/捕捉模块作为PWM输出功能时, 若PxCPHn等于0x00, 输出一直保持为低电平; 若PxCPHn等于PxTOP, 输出则保持为高电平。引脚取反则输出正好相反;

(3) PCAx的所有比较/捕捉模块只能工作于同一斜坡模式 (例: PCA0的比较/捕捉模块0和比较/捕捉模块1只能工作在同一斜坡模式)。

PxCMPn寄存器用于配置PCAx捕捉/比较模块的工作方式, ‘PCAx模式选择表’概述了模块工作在不同方式时该寄存器相关位的设置情况。置‘1’ PxCMPn寄存器中的PxECFFn位将允许模块的PxCCFn中断。**注意:** 要使单个的PxCCFn中断得到响应, 必须先整体允许PCAx中断。通过将EA位和EPCAx位设置为逻辑‘1’来整体允许PCAx中断。PCAx中断配置的详细信息见图8.9-3。




图8.9-3 PCAx中断原理框图



8.9.2 Mode0: 边沿触发的捕捉模式

在该方式，PxCEXn引脚上出现的电平跳变将捕捉PCAx计数器/定时器的当前计数值并将其装入到对应模块的16位捕捉/比较寄存器（PxCPLn和PxCPhn）中（通过配置PxSMPn: PxSMNn = 00使能该方式）。在此模式下，PCAxCPMn寄存器中的PxFSn和PxFSNn位用于选择触发捕捉的电平变化类型：低电平到高电平（正沿触发PxFSn: PxFSNn = 0X）、高电平到低电平（负沿触发PxFSn: PxFSNn = 10）或任何变化（正沿或负沿触发PxFSn: PxFSNn = 11）。当捕捉发生时，PCAxCF中的捕捉/比较标志（PxCCFn）被置为逻辑‘1’并产生一个中断请求（如果PxCCFn中断被允许）。当CPU转向中断服务程序时，PxCCFn位不能被硬件自动清除，必须用软件清0。如果PxFSn和PxFSNn位都被设置为逻辑‘1’，可以通过读PxCPMn寄存器的PxTCPn位来确定本次捕捉是由上升沿触发还是由下降沿触发。




图8.9-4 PCAx捕捉方式原理框图

注意:

- (1) PxCEXn输入信号必须在高电平或低电平期间至少保持四个系统时钟周期，以保证能够被硬件识别。
- (2) PCA1的比较/捕捉模块0工作在模式0的上升沿捕捉功能时，可以触发ADC开始转换数据（DACSEL[2: 0] = 111）。



8.9.3 Mode1: 软件定时器方式

软件定时器方式也称为比较输出方式（通过配置PxSMPn: PxSMNn = 01使能该方式）。在该方式，PxFSNn: PxFSNn = 0x，可以实现连续软件定时，PCAx将计数器/定时器的计数值与模块的16位捕捉/比较寄存器（PxCPHn和PxCPLn）进行比较。当发生匹配时，PxCFFn中的捕捉/比较标志（PxCCFn）被置为逻辑‘1’（当PxMATn = 1时）并产生一个中断请求（如果PxCCFn中断被允许），并且模块的PxCEXn引脚上的逻辑电平将发生变化（设置PxTCPn位使能该功能）。当CPU转向中断服务程序时，PxCCFn位不能被硬件自动清除，必须用软件清0。




图8.9-5 软件定时器方式原理框图




图8.9-6 软件定时器方式波形图

注意:

- (1) PCA0的比较/捕捉模块0 (TRIS[2: 0] = 011) 工作于该模式时产生匹配时会触发ADC转换，详见ADC功能。
- (2) PCA1的比较/捕捉模块1 (TRIS[2: 0] = 101) 工作于该模式时产生匹配时会触发ADC转换，详见ADC功能。

当PxFSNn: PxFSNn = 1x时，模块将工作于单次触发模式，可以通过设置PxFORCE寄存器PxOSCn位来实现产生单次上升沿或者下降沿。

另外，当模块工作在软件定时器方式时，可通过设置PxFORCE寄存器PxFCOn位强制产生一次比较匹配，但是，这样的匹配并不是真正的匹配，他不会置起比较匹配标志，也不会影响寄存器数值，只是会在PxCEXn引脚产生电平翻转输出（单次触发模式时发生强制匹配会输出相应电平）。当产生一次强制匹配（写PxFCOn为‘1’）生效后，该位会被硬件自动清‘0’。



8.9.4 Mode2: 频率输出方式

频率输出方式可在模块的PxCEXn引脚产生可编程频率的方波（配置PxSMPn:PxSMNn = 10使能该模式，在此模式下，PxCpN寄存器的更新不使用双缓冲机制）。捕捉/比较模块的高字节PxCPHn保持输出电平改变前要计的PCA时钟数。所产生的方波的频率 $F_{PxCEXn} = F_{PCAx} / (2 \times PxCpHn)$

注意：对于该方程，PxCPHn中的值为0x00时，相当于256。

其中：FPCAx是由PCAx方式寄存器（PxCMD）中的PxCPS2-PxCPS0位选择的PCAx时钟的频率。

如下图8.9-7，捕捉/比较模块的低字节PxCPLn与PCAx计数器的低字节PLx进行比较；若两者匹配时，PxCEXn引脚的电平发生改变，同时高字节PxCPHn中的偏移值被加到PxCPLn，PLx继续计数直到再次匹配，PxCEXn引脚的电平改变，周而复始，PxCEXn引脚输出频率由PxCPHn控制。如果PCAx的某个比较/捕捉模块使能该模式，PxTOPL的值固定为0xFF，用户可以配置PxTOPH值来改变计数最大值。




图8.9-7 频率输出方式原理框图



8.9.5 Mode3: PWM模式

PCAx的每个模块都可以被独立地产生脉宽调制（PWM）输出。配置PxSMPn:PxSMNn = 11将使能比较/捕捉模块n工作在PWM模式。在该模式下，通过配置PxFSPn和PxFSNn两位可以使比较/捕捉模块n工作在一下4种PWM功能。

PCAx功能选择表

PxFSPn	PxFSNn	功能说明
0	0	8位PWM（单斜坡）
0	1	16位PWM（单斜坡）
1	0	16位相位修正PWM（双斜坡）
1	1	16位相频修正PWM（双斜坡）

8位脉宽调制器（PWM8）功能

当比较/捕捉模块工作在8位PWM功能时，PCAx Counter低8位PLx从0x00向PxTOPL递增计数（单斜坡模式），当PLx溢出时（从0xFF到0x00），保存在PxCPHn中的值被自动装入到PxCPLn，这个过程不需软件干预（如下图8.9-8 8位脉宽调制器（PWM）方式原理框图）。如果PCAx的某个比较/捕捉模块使能该模式，PxTOPL的值固定为0xFF，用户可以配置PxTOPH值来改变计数最大值，但不影响8位PWM输出周期。





图8.9-8 8位脉宽调制器（PWM）方式原理框图

模块的捕捉/比较寄存器PxCPHn用来改变PWM输出信号的占空比（在此模式下，PxCPn寄存器的更新不使用双缓冲机制）。当PxTCPn = 0时，PCA计数器/定时器的低字节（PLx）与PxCPLn中的值相等时，PxCEXn引脚上的输出被清‘0’；当PLx中的计数值溢出时，PxCEXn输出被置‘1’（见波形图8.9-9）；当PxTCPn = 1时，PxCEXn引脚输出极性相反的波形。8位PWM方式的占空比Duty = (256 - (PxCPHn+1)) / 256。



如下波形图8.9-9，周期1为上电PxCEXn引脚的default值；周期1为PxCPn = 00H时，PxCEXn引脚输出电平；周期2-4分别为PxCPn = 01H、80H、FEH时，PxCEXn引脚相应占空比的波形；周期5为PxCPn = FFH引脚PxCEXn被拉高。



图中短横杠表示PxCPn值，圆点表示PxTOP值

图8.9-9 8位PWM波形图

16位脉宽调制器（PWM16）功能

16位脉宽调制PWM同8位PWM模式类似，都是基于PCAx Counter的单沿计数模式。在该方式下，16位捕捉/比较模块PxCPn用来定义PWM信号低电平时间的PCAx时钟数。当PxTCPn = 0时，PCAx计数器与模块的匹配寄存器PxCPn值匹配时，PxCEXn的输出被置为清‘0’；当计数器溢出时，PxCEXn输出被置‘1’，当PxTCPn = 1时，PxCEXn引脚输出极性相反的波形。实现原理框图如下图8.9-10所示。




图8.9-10 16位PWM模式框图（单沿模式）



16位PWM方式的占空比 $Duty = (65536 - (PxCpN + 1)) / 65536$

输出波形图如下图8.9-11所示，周期1为上电PxCExn引脚的default值；周期1为PxCpN = 0000H时，PxCExn引脚输出电平；周期2 - 4分别为PxCpN = 0001H、8000H、FFFEH时，PxCExn引脚相应占空比的波形；周期5为PxCpN = FFFFH引脚PxCExn被拉高；周期6 - 8为改变PxTOP和PxCpN值时，PxCExn引脚的输出波形。




图8.9-11 16位PWM波形图

16位相位修正脉宽调制器 (XPWM16) 功能

相位修正PWM (XPWM) 功能为用户提供了一个获得高精度的、相位准确的PWM波形的办法。与相位和频率修正模式类似，此模式是基于双斜坡操作。即计时器重复地从0x0000计到PxTOP，然后又从PxTOP倒退回到0x0000。当PxTCPn = 0时，当计时器往PxTOP计数时若PCAx Counter与PxCpN匹配，PxCExn将清零为低电平；而在计时器往0x0000计数时若PCAx Counter与PxCpN匹配，PxCExn将置位为高电平。当PxTCPn = 1时，PxCExn引脚输出极性相反的波形。实现原理框图如下图8.9-12所示。当匹配发生时，匹配标志位PxCCFn被置‘1’ (PxMATn = 1)，若中断允许，则会产生一次PCAx中断响应。当PCAx从PxTOP递减计数回到0x0000溢出时，PCAx中断标志CFx也会被置‘1’，若中断允许，则会产生一次PCAx中断响应。




图8.9-12 16位相位修正模式框图



与单斜坡操作相比，双斜坡操作可获得的最大频率要小。但其对称特性十分适合于电机控制。

相位修正PWM模式的PWM分辨率可由PxTOP定义。最小分辨率为2比特（PxTOP设为0x0003），最大分辨率为16位。PWM分辨率位数 $R_{PxXPWM} = \log(PxTOP+1) / \log(2)$ 。

工作于相位修正PWM模式时，计数器的数值一直累加到PxTOP值，然后改变计数方向。在一个定时器时钟周期里PCAx值等于PxTOP值，然后在下一次计数到来时PxTOP和PxCPn将得到更新。如下图8.9-13所示为16位XPWM波形图，由图中可以看出，PWM周期起始于PxTOP点，也终止于PxTOP点，并且PxTOP和PxCPn寄存器的值在PCAx到达PxTOP值时得到更新。由于为PxTOP和PxCPn寄存器写操作使用的是双缓冲机制，使得在PCAx计数过程中改变这两个寄存器的值将不会影响当前周期的计数最大值和比较捕获值。




图8.9-13 16位XPWM波形图

若要在PCAx运行时改变PxTOP值，最好用相位与频率修正模式代替相位修正模式。若PxTOP保持不变，那么这两种工作模式实际上没有区别。

工作于相位修正模式时PWM频率 $F_{PxXPWM} = fsysclk/2 \times PxTOP$

16位相频修正脉宽调制器（XPPWM16）方式

相位与频率修正PWM(XPPWM)模式以下简称相频修正PWM模式。与相位修正模式类似，该功能也是基于双斜坡操作。XPPWM可以产生高精度的、相位与频率都准确的PWM波形。其实现原理框图如下图XXX所示。计时器重复地从0x0000计到PxTOP，然后又从PxTOP倒数到0x0000。PxTCPn=0时，当计时器往PxTOP计数时若PCAx Counter与PxCPn匹配，PxCEXn将清零为低电平；而在计时器往0x0000计数时若PCAx Counter与PxCPn匹配，PxCEXn将置位为高电平。当PxTCPn = 1时，PxCEXn引脚输出极性相反的波形。当匹配发生时，匹配标志位PxCCFn被置‘1’（PxMATn = 1），若中断允许，则会产生一次PCAx中断响应。当PCAx Counter从PxTOP递减计数回到0x0000溢出时，PCAx中断标志CFx也会被置‘1’，若中断允许，则会产生一次PCAx中断响应。




图8.9-14 16位相频修正模式框图



与单斜坡操作相比，双斜坡操作可获得的最大频率要小。但其对称特性十分适合于电机控制。

相频修正PWM模式与相位修正PWM模式的主要区别在于PxCPn和PxTOP寄存器的更新时间，详见图8.9-13与图8.9-15。相频修正PWM输出的PWM在所有的周期中均为对称的信号，这是由于相位修正PWM是在PxTOP点更新PxCPn和PxTOP寄存器值，而相频修正PWM则是在0x0000点更新PxCPn和PxTOP寄存器的值。因此相频修正PWM一个周期内的上升和下降斜坡的长度始终相等，因此输出的脉冲是绝对对称的，这样就确保了频率的正确性。在PxCPn寄存器通过双缓冲方式得到更新的同一个时钟周期里PCAx溢出标志CFx置位。该中断标志位可用来在每次计数器达到0x0000时产生中断。

具体波形图如下图8.9-15所示。如果XPPWM基频不断变化（通过改变PxTOP值），PxCPn的双缓冲特性使其更适合于这个应用。




图8.9-15 16位XPPWM波形图

相频修正修正PWM模式的PWM分辨率由PxTOP定义。最小分辨率为2比特（PxTOP设为0x0003），最大分辨率为16位（PxTOP设为0xff）。

输出的PWM频率 $F_{PxXPPWM} = f_{sysclk} / 2 \times PxTOP$ 。

输出占空比 $Duty = (PxTOP - PxCPn) / PxTOP$ 。



8.9.6 寄存器

Table 8.41 PCAx标志寄存器

(Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CF (98H)	CF0	-	-	-	-	-	P0CCF1	P0CCF0
P1CF (C8H)	CF1	-	-	-	-	P1CCF2	P1CCF1	P1CCF0
P2CF (E8H)	CF2	-	-	-	-	-	P2CCF1	P2CCF0
P3CF (F8H)	CF3	-	-	-	-	-	P3CCF1	P3CCF0
读/写	读/写	-	-	-	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	-	-	-	-	0	0	0

位编号	位符号	说明
7	CFx	PCAx计数器/定时器溢出标志 当PCAx计数器/定时器从0xFFFF到0x0000溢出时由硬件置位。在计数器/定时器溢出（CFx）中断被允许时，该位置‘1’将导致CPU转向PCAx中断服务程序。该位不能由硬件自动清0，必须用软件清0。
2	P1CCF2	PCA1模块2捕捉/比较标志 在发生一次匹配或捕捉时该位由硬件置位。当P1CCF2中断被允许时，该位置‘1’将导致CPU转向PCA1中断服务程序。该位不能由硬件自动清0必须用软件清0。
1	PxCCF1	PxCCF1: PCAx模块1捕捉/比较标志 在发生一次匹配或捕捉时该位由硬件置位。当PxCCF1中断被允许时，该位置‘1’将导致CPU转向PCAx中断服务程序。该位不能由硬件自动清0必须用软件清0。
0	PxCCF0	PxCCF0: PCAx模块0捕捉/比较标志 在发生一次匹配或捕捉时该位由硬件置位。当PxCCFx中断被允许时，该位置‘1’将导致CPU转向PCAx中断服务程序。该位不能由硬件自动清0必须用软件清0。

Table 8.42 PCA使能寄存器

D8H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCACON	-	-	-	-	PR3	PR2	PR1	PR0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3	PR3	PCA3计数器/定时器运行控制位 0: 禁止PCA3计数器/定时器 1: 允许PCA3计数器/定时器
2	PR2	PCA2计数器/定时器运行控制位 0: 禁止PCA2计数器/定时器 1: 允许PCA2计数器/定时器
1	PR1	PCA1计数器/定时器运行控制位 0: 禁止PCA1计数器/定时器 1: 允许PCA1计数器/定时器
0	PR0	PCA0计数器/定时器运行控制位 0: 禁止PCA0计数器/定时器 1: 允许PCA0计数器/定时器



Table 8.43 PCAx方式寄存器

(Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CMD (99H)	ECF0	P0SDEN	-	-	-	P0CPS2	P0CPS1	P0CPS0
P1CMD (C9H)	ECF1	P1SDEN	-	-	-	P1CPS2	P1CPS1	P1CPS0
P2CMD (E9H)	ECF2	P2SDEN	-	-	-	P2CPS2	P2CPS1	P2CPS0
P3CMD (F9H)	ECF3	P3SDEN	-	-	-	P3CPS2	P3CPS1	P3CPS0
读/写	读/写	读/写	-	-	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	-	0	0	0

位编号	位符号	说明
7	ECF _x	PCA_x计数器/定时器溢出中断允许位 0: 禁止CF _x 中断 1: 当CF _x 被置位时, 允许PCA _x 计数器/定时器溢出的中断请求 该位是PCA _x 计数器/定时器溢出 (CF _x) 中断的屏蔽位
6	PxSDEN	单/双斜坡选择位 0: PCA _x 工作在单沿模式, 此时该PCA _x 其它比较捕捉模块的双斜坡模式均被禁止 1: PCA _x 工作在双沿模式, 此时该PCA _x 其它比较捕捉模块的单斜坡模式均被禁止 当PCA _x 设定为两种斜坡中的一种时, 比较捕捉模块的另一种斜坡模式即使被配置也是无效的。
2	PxCPS2	PCA_x计数器/定时器时钟选择 这些位选择PCA _x 计数器的时钟源。具体请参照“PCA _x 时钟源选择表”
1	PxCPS1	
0	PxCPS0	



Table 8.44 PxCPMn: PCA捕捉/比较寄存器

(Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CPM0(9AH)	P0SMP0	P0SMN0	P0FSP0	P0FSN0	P0ECOM0	P0TCP0	P0MAT0	P0ECCF0
P0CPM1(9BH)	P0SMP1	P0SMN1	P0FSP1	P0FSN1	P0ECOM1	P0TCP1	P0MAT1	P0ECCF1
P1CPM0(CAH)	P1SMP0	P1SMN0	P1FSP0	P1FSN0	P1ECOM0	P1TCP0	P1MAT0	P1ECCF0
P1CPM1(CBH)	P1SMP1	P1SMN1	P1FSP1	P1FSN1	P1ECOM1	P1TCP1	P1MAT1	P1ECCF1
P1CPM2(D1H)	P1SMP2	P1SMN2	P1FSP2	P1FSN2	P1ECOM2	P1TCP2	P1MAT2	P1ECCF2
P2CPM0(EAH)	P2SMP0	P2SMN0	P2FSP0	P2FSN0	P2ECOM0	P2TCP0	P2MAT0	P2ECCF0
P2CPM1(EBH)	P2SMP1	P2SMN1	P2FSP1	P2FSN1	P2ECOM1	P2TCP1	P2MAT1	P2ECCF1
P3CPM0(FAH)	P3SMP0	P3SMN0	P3FSP0	P3FSN0	P3ECOM0	P3TCP0	P3MAT0	P3ECCF0
P3CPM1(F2H)	P3SMP1	P3SMN1	P3FSP1	P3FSN1	P3ECOM1	P3TCP1	P3MAT1	P3ECCF1
读写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	PxSMPn	PCAx模式选择位 00: 捕捉方式 01: 软件定时器 10: 频率输出 11: PWM输出 具体请参列表XXXX
6	PxSMNn	
5	PxFSPn	当PxSMPn: PxSMNn = 00时: 捕捉方式选择位 0X: 比较/捕捉模块n工作在正沿触发方式 10: 比较/捕捉模块n工作在负沿触发方式 11: 比较/捕捉模块n工作在任意沿触发方式 当PxSMPn: PxSMNn = 10时: 捕捉方式选择位 0X: 连续软件定时模式 1X: 单次软件定时模式
4	PxFSNn	当PxSMPn: PxSMNn = 11时: PWM方式选择 00: 选择8位PWM方式 01: 选择16位PWM方式 10: 选择16位相位修正PWM方式 11: 选择16位相频修正PWM方式 当PxSMPn: PxSMNn = 10 (频率输出方式) 时此位才无效
3	PxECOMn	比较/捕捉模块功能使能位 0: 禁止比较/捕捉模块n 1: 使能比较/捕捉模块n
2	PxTCPn	当PxSMPn: PxSMNn = 00时, 该位为捕捉信号边沿指示位 0: PxCEXn引脚为低电平 1: PxCEXn引脚为高电平 当PxSMPn: PxSMNn = 01时, 该位为波形输出控制位 0: PxCEXn引脚不输出软件波形 1: PxCEXn引脚允许软件波形输出 当PxSMPn: PxSMNn = 11时, 该位为PWM输出取反使能位 0: PWM正常输出波形 (Duty为低电平有效) 1: PWM反向输出波形 (Duty为高电平有效)
1	PxMATn	匹配标志控制位 0: 不置起相应模块的匹配标志 1: 置起相应模块的匹配标志
0	PxECCFn	捕捉/比较标志中断允许位 0: 禁止PxCCFn中断 1: 当PxCCFn位被置‘1’时, 允许捕捉/比较标志的中断请求



Table 8.45 PxFORCE强制输出控制寄存器

(Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0FORCE (DCH)	-	-	P0OSC1	P0OSC0	-	-	P0FCO1	P0FCO0
P1FORCE (DDH)	-	P1OSC2	P1OSC1	P1OSC0	-	P1FCO2	P1FCO1	P1FCO0
P2FORCE (DEH)	-	-	P2OSC1	P2OSC0	-	-	P2FCO1	P2FCO0
P3FORCE (DFH)	-	-	P3OSC1	P3OSC0	-	-	P3FCO1	P3FCO0
读写	-	读/写	读/写	读/写	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	0	0	-	0	0	0

位编号	位符号	说明
6	PxOSC2	模块2引脚PxCEX2输出寄存器，该位只有当PxSMPn: PxSMNn = 01且PxFSPn: PxFSNn = 1x时有效 给该位写‘0’，PxCEX2引脚输出高电平，当发生比较匹配时，PxCEX2引脚被清低电平 给该位写‘1’，PxCEX2引脚输出低电平，当发生比较匹配时，PxCEX2引脚被置高电平
5	PxOSC1	模块1引脚PxCEX1输出寄存器，该位只有当PxSMPn: PxSMNn = 01且PxFSPn: PxFSNn = 1x时有效 给该位写‘0’，PxCEX1引脚输出高电平，当发生比较匹配时，PxCEX1引脚被清低电平 给该位写‘1’，PxCEX1引脚输出低电平，当发生比较匹配时，PxCEX1引脚被置高电平
4	PxOSC0	模块0引脚PxCEX0输出寄存器，该位只有当PxSMPn: PxSMNn = 01且PxFSPn: PxFSNn = 1x时有效 给该位写‘0’，PxCEX0引脚输出高电平，当发生比较匹配时，PxCEX0引脚被清低电平 给该位写‘1’，PxCEX0引脚输出低电平，当发生比较匹配时，PxCEX0引脚被置高电平
2	PxFCO2	模块2强制匹配控制位（该位只有当PxSMPn: PxSMNn = 01时有效） 0: 不使能强制匹配 1: 使能强制匹配，匹配后硬件自动清零
1	PxFCO1	模块1强制匹配控制位（该位只有当PxSMPn: PxSMNn = 01时有效） 0: 不使能强制匹配 1: 使能强制匹配，匹配后硬件自动清零
0	PxFCO0	模块0强制匹配控制位（该位只有当PxSMPn: PxSMNn = 01时有效） 0: 不使能强制匹配 1: 使能强制匹配，匹配后硬件自动清零



Table 8.46 PCAx计数最大值低字节

(Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0TOPL (9EH)	P0TOPL.7	P0TOPL.6	P0TOPL.5	P0TOPL.4	P0TOPL.3	P0TOPL.2	P0TOPL.1	P0TOPL.0
P1TOPL (CEH)	P1TOPL.7	P1TOPL.6	P1TOPL.5	P1TOPL.4	P1TOPL.3	P1TOPL.2	P1TOPL.1	P1TOPL.0
P2TOPL (EEH)	P2TOPL.7	P2TOPL.6	P2TOPL.5	P2TOPL.4	P2TOPL.3	P2TOPL.2	P2TOPL.1	P2TOPL.0
P3TOPL (FDH)	P3TOPL.7	P3TOPL.6	P3TOPL.5	P3TOPL.4	P3TOPL.3	P3TOPL.2	P3TOPL.1	P3TOPL.0
读写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	1	1	1	1	1	1	1	1

位编号	位符号	说明
7-0	PxTOPL.y (x = 0-3, y = 0-7)	PxTOPL: PCAx TOP定义低字节 (LSB)

Table 8.47 PCAx计数最大值高字节

(Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0TOPH (9FH)	P0TOPH.7	P0TOPH.6	P0TOPH.5	P0TOPH.4	P0TOPH.3	P0TOPH.2	P0TOPH.1	P0TOPH.0
P1TOPH (CFH)	P1TOPH.7	P1TOPH.6	P1TOPH.5	P1TOPH.4	P1TOPH.3	P1TOPH.2	P1TOPH.1	P1TOPH.0
P2TOPH (EFH)	P2TOPH.7	P2TOPH.6	P2TOPH.5	P2TOPH.4	P2TOPH.3	P2TOPH.2	P2TOPH.1	P2TOPH.0
P3TOPH (FEH)	P3TOPH.7	P3TOPH.6	P3TOPH.5	P3TOPH.4	P3TOPH.3	P3TOPH.2	P3TOPH.1	P3TOPH.0
读写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	1	1	1	1	1	1	1	1

位编号	位符号	说明
7-0	PxTOPH.y (x = 0-3, y = 0-7)	PxTOPH: PCAx TOP定义高字节 (MSB)



Table 8.48 PCAx比较/捕捉模块低字节

(Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CPL0 (A4)	P0CPL0.7	P0CPL0.6	P0CPL0.5	P0CPL0.4	P0CPL0.3	P0CPL0.2	P0CPL0.1	P0CPL0.0
P0CPL1 (A6)	P0CPL1.7	P0CPL1.6	P0CPL1.5	P0CPL1.4	P0CPL1.3	P0CPL1.2	P0CPL1.1	P0CPL1.0
P1CPL0 (D2)	P1CPL0.7	P1CPL0.6	P1CPL0.5	P1CPL0.4	P1CPL0.3	P1CPL0.2	P1CPL0.1	P1CPL0.0
P1CPL1 (D4)	P1CPL1.7	P1CPL1.6	P1CPL1.5	P1CPL1.4	P1CPL1.3	P1CPL1.2	P1CPL1.1	P1CPL1.0
P1CPL2 (D6)	P1CPL2.7	P1CPL2.6	P1CPL2.5	P1CPL2.4	P1CPL2.3	P1CPL2.2	P1CPL2.1	P1CPL2.0
P2CPL0 (E4)	P2CPL0.7	P2CPL0.6	P2CPL0.5	P2CPL0.4	P2CPL0.3	P2CPL0.2	P2CPL0.1	P2CPL0.0
P2CPL1 (E6)	P2CPL1.7	P2CPL1.6	P2CPL1.5	P2CPL1.4	P2CPL1.3	P2CPL1.2	P2CPL1.1	P2CPL1.0
P3CPL0 (F3)	P3CPL0.7	P3CPL0.6	P3CPL0.5	P3CPL0.4	P3CPL0.3	P3CPL0.2	P3CPL0.1	P3CPL0.0
P3CPL1 (F5)	P3CPL1.7	P3CPL1.6	P3CPL1.5	P3CPL1.4	P3CPL1.3	P3CPL1.2	P3CPL1.1	P3CPL1.0
读写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PxCPLn (x = 0-3, n = 0,1)	PxCPLn: PCAx比较/捕捉寄存低字节 PxCPLn寄存器保存16位捕捉模块n的低字节 (LSB)

Table 8.49 PCAx比较/捕捉模块高字节

(Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P0CPH0 (A5H)	P0CPH0.7	P0CPH0.6	P0CPH0.5	P0CPH0.4	P0CPH0.3	P0CPH0.2	P0CPH0.1	P0CPH0.0
P0CPH1 (A5H)	P0CPH1.7	P0CPH1.6	P0CPH1.5	P0CPH1.4	P0CPH1.3	P0CPH1.2	P0CPH1.1	P0CPH1.0
P1CPH0 (D3)	P1CPH0.7	P1CPH0.6	P1CPH0.5	P1CPH0.4	P1CPH0.3	P1CPH0.2	P1CPH0.1	P1CPH0.0
P1CPH1 (D5)	P1CPH1.7	P1CPH1.6	P1CPH1.5	P1CPH1.4	P1CPH1.3	P1CPH1.2	P1CPH1.1	P1CPH1.0
P1CPH2 (D7)	P1CPH2.7	P1CPH2.6	P1CPH2.5	P1CPH2.4	P1CPH2.3	P1CPH2.2	P1CPH2.1	P1CPH2.0
P2CPH0 (E5)	P2CPH0.7	P2CPH0.6	P2CPH0.5	P2CPH0.4	P2CPH0.3	P2CPH0.2	P2CPH0.1	P2CPH0.0
P2CPH1 (E7)	P2CPH1.7	P2CPH1.6	P2CPH1.5	P2CPH1.4	P2CPH1.3	P2CPH1.2	P2CPH1.1	P2CPH1.0
P3CPH0 (F4)	P3CPH0.7	P3CPH0.6	P3CPH0.5	P3CPH0.4	P3CPH0.3	P3CPH0.2	P3CPH0.1	P3CPH0.0
P3CPH1 (E6)	P3CPH1.7	P3CPH1.6	P3CPH1.5	P3CPH1.4	P3CPH1.3	P3CPH1.2	P3CPH1.1	P3CPH1.0
读写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PxCPhn (x = 0-3, n = 0,1)	PxCPhn: PCAx捕捉模块高字节 PxCPhn寄存器保存16位捕捉模块n的高字节 (MSB)



8.10 中断

8.10.1 特性

- 24个中断源
- 4层中断优先级

8.10.2 概述

SH88F6161/SH88F6162有24个中断源：10个外部中断（外部中断2/3/40-47），2个定时器中断（定时器2/3），4个PCA中断（PCA0/1/2/3），1个TWI中断，1个EUART0中断，1个EUART1中断，ADC中断，DAC中断，SPI中断，SCM中断和USB中断。

8.10.3 中断允许

任何一个中断源均可通过对寄存器IEN0和IEN1中相应的位置1或清0，实现单独允许或禁止。IEN0寄存器中还包含了一个全局允许位EA，它是所有中断的总开关。一般在复位后，所有中断允许位设置为0，所有中断被禁止。

Table 8.50 初级中断允许寄存器

A8H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEN0	EA	EADC	ET2	ES0	EPCA3	EPCA2	EPCA1	EPCA0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	EA	所有中断允许位 0: 禁止所有中断 1: 允许所有中断
6	EADC	ADC中断允许位 0: 禁止ADC中断 1: 允许ADC中断
5	ET2	定时器2溢出中断允许位 0: 禁止定时器2溢出中断 1: 允许定时器2溢出中断
4	ES0	EUART0中断允许位 0: 禁止EUART0中断 1: 允许EUART0中断
3	EPCA3	PCA3中断允许位 0: 禁止PCA3中断 1: 允许PCA3中断
2	EPCA2	PCA2中断允许位 0: 禁止PCA2中断 1: 允许PCA2中断
1	EPCA1	PCA1中断允许位 0: 禁止PCA1中断 1: 允许PCA1中断
0	EPCA0	PCA0中断允许位 0: 禁止PCA0中断 1: 允许PCA0中断



Table 8.51 次级中断允许寄存器

A9H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEN1	ESCM/ELPD	ES1	EUSB/TWI	ET3	EX4	EX3	EX2/EDAC	ESPI
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	ESCM/ELPD	SCM/LPD中断允许位 0: 禁止SCM/LPD中断 1: 允许SCM/LPD中断
6	ES1	EUART1中断允许位 0: 禁止EUART1中断 1: 允许EUART1中断
5	EUSB/TWI	USB/TWI中断允许位 0: 禁止USB/TWI中断 1: 允许USB/TWI中断
4	ET3	定时器3溢出中断允许位 0: 禁止定时器3溢出中断 1: 允许定时器3溢出中断
3	EX4	外部中断4允许位 0: 禁止INT4中断 1: 允许INT4中断
2	EX3	外部中断3允许位 0: 禁止INT3中断 1: 允许INT3中断
1	EX2/EDAC	外部中断2/DAC允许位 0: 禁止INT2/DAC中断 1: 允许INT2/DAC中断
0	ESPI	SPI中断允许位 0: 允许SPI中断 1: 禁止SPI中断

Table 8.52 中断通道允许寄存器1

C3H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IENC	EXS47	EXS46	EXS45	EXS44	EXS43	EXS42	EXS41	EXS40
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	EXS4x (x = 0-7)	外部中断4通道选择位 (x = 0-7) 0: 禁止外部中断4x 1: 允许外部中断4x



8.10.4 中断标志

每个中断源都有自己的中断标志，当产生中断时，硬件会置起相应的标志位，在中断汇总表中列出各中断标志位。

外部中断源产生外部中断INT_x (x = 2/3) 时，如果中断为边沿触发，CPU在响应中断后，各中断标志位 (EXF0寄存器的IE2/3位) 被硬件清0；如果中断是低电平触发，外部中断源引脚电平直接控制中断标志，而不是由片上硬件控制。

外部中断INT4产生中断时，EXF1寄存器中的IF4_x标志位 (x = 0-7) 置1，INT4_x共享一个中断向量地址。标志位需要用户软件清除，但是如果INT4为电平触发时，标志位不能被用户软件清0，只受INT4_x中断源引脚所接信号电平直接控制。

SCON寄存器的标志RI或TI置1时，产生EUART0中断，CPU在响应中断后，标志不会被硬件自动清0。事实上，中断服务程序必须判断是收中断还是发中断，标志必须由软件清0。

SCON1寄存器的标志RI1或TI1置1时，产生EUART1中断，CPU在响应中断后，标志不会被硬件自动清0。事实上，中断服务程序必须判断是收中断还是发中断，标志必须由软件清0。

定时器2的计数器溢出时，T2CON寄存器的TF2/EXF2中断标志位置1，产生定时器2中断，CPU在响应中断后，标志不能被硬件清零，用户需要软件清除这些标志位。

定时器3的计数器溢出时，T3CON寄存器的TF3中断标志位置1，产生定时器3中断，CPU在响应中断后，标志不能被硬件清零，用户需要软件清除这些标志位。

PCAx计数器溢出标志CF_x (x = 0、1、2、3) 置1将产生PCAx中断，并且每个比较捕捉模块发生匹配或者触发事件时，比较/捕捉标志PxCCFn (n = 0\1\2) 会被置1并产生PCAx中断，CPU响应中断后，这些标志不能被硬件清零，用户需要软件清除这些标志位。

ADCON1寄存器的ADCIF标志位置1或ADCON2的ACLIF标志置1或ADCON2的ACGIF标志置1时，产生ADC中断。如果中断产生，ADCH/ADCL中的转换结果是有效的，ADCIF、ACLIF、ACGIF中断标志必须由软件清除。

SPSTA寄存器的SPIF标志位或MODF标志位置1时，产生SPI中断，标志必须由软件清0。

SCM寄存器的SCMIF标志位置1时，产生SCM中断，标志必须由硬件清0。

TWICON寄存器的TWINT标志位置1时，产生TWI中断，标志必须由软件清0。

USB相关标志位置1时，产生USB中断，标志必须由软件清0。（相关标志位详见USB章节）

DACCON0寄存器的DACIF标志位置1，产生DAC中断。标志软件清0。

当电源电压低于LPDICON中LPDS[3:0]指定值时，产生LPD中断，LPDIF标志位置1，标志必须由软件清0。

Table 8.53 外部中断标志寄存器0

88H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
EXF0	IT4.1	IT4.0	IT3.1	IT3.0	IT2.1	IT2.0	IE3	IE2
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-6	IT4[1:0]	外部中断4触发模式位 00: 低电平触发 01: 下降沿触发 10: 上升沿触发 11: 双沿触发 IT4[1:0]控制外部中断4各中断源采用同一触发方式
5-4	IT3[1:0]	外部中断3触发模式位 00: 低电平触发 01: 下降沿触发 10: 上升沿触发 11: 双沿触发



续上表

3-2	IT2[1:0]	外部中断2触发模式位 00: 低电平触发 01: 下降沿触发 10: 上升沿触发 11: 双沿触发
1	IE3	外部中断3请求标志位 0: 无中断挂起 1: 中断挂起
0	IE2	外部中断2请求标志位 0: 无中断挂起 1: 中断挂起

Table 8.54 外部中断标志寄存器1

E8H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
EXF1	IF47	IF46	IF45	IF44	IF43	IF42	IF41	IF40
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	IF4x (x = 0-7)	外部中断4请求标志位 0: 无中断请求 1: 有中断请求 IF4x要由软件清0

8.10.5 中断向量

当一个中断产生时，程序计数器内容被压栈，相应的中断向量地址被载入程序计数器。中断向量的地址在**中断汇总表**中详细列出。

8.10.6 中断优先级

每个中断源都可被单独设置为4个中断优先级之一，分别通过清0或置1 IPL0, IPH0, IPL1, IPH1中相应位来实现。

中断优先级服务程序描述如下：

响应一个中断服务程序时，可响应更高优先级的中断，但不能响应同优先级或低优先级的另一个中断。

响应最高级中断服务程序时，不响应其它任何中断。如果不同中断优先级的中断源同时申请中断时，响应较高优先级的中断申请。

如果同优先级的中断源在指令周期开始时同时申请中断，那么内部查询序列确定中断请求响应顺序。

中断优先级		
优先位		中断优先级等级
IPHx	IPLx	
0	0	等级0（最低优先级）
0	1	等级1
1	0	等级2
1	1	等级3（最高优先级）



Table 8.55 中断优先级控制寄存器

B8H, B4H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IPL0	-	PADCL	PT2L	PS0L	PPCA3L	PPCA2L	PPCA1L	PPCA0L
IPH0	-	PADCH	PT2H	PS0H	PPCA3H	PPCA2H	PPCA1H	PPCA0H
读/写	-	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	0	0	0	0	0	0
B9H, B5H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IPL1	PSCM/LPDL	PS1L	PUSB/TWIL	PT3L	PX4L	PX3L	PX2DACL	PSPIL
IPH1	PSCM/LPDH	PS1H	PUSB/TWIH	PT3H	PX4H	PX3H	PX2DACH	PSPIH
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	PxxxL/H	相应中断源xxx优先级选择

8.10.7 中断处理

中断标志在每个机器周期都会被采样获取。所有中断都在时钟的上升沿被采样。如果一个标志被置起，那么CPU捕获到后中断系统调用一个长转移指令（LCALL）调用其中断服务程序，但由硬件产生的LCALL会被下列任何条件阻止：


同级或更高级的优先级中断在运行中。

当前的周期不是执行中指令的最后一个周期。换言之，正在执行的指令完成前，任何中断请求都得不到响应。

正在执行的是一条RETI或者访问专用寄存器IEN0\1或是IPL\H的指令。换言之，在RETI或者读写IEN0\1或是IPL\H之后，不会马上响应中断请求，而至少在执行一条其它指令之后才会响应。

注意：因为更改优先级通常需要2条指令，在此期间，建议关闭相应的中断以避免在修改优先级过程中产生中断。如果当模块状态改变而中断标志不再有效时，将不会响应此中断。每一个轮询周期只查询有效的中断请求。

轮询周期/LCALL次序如下图所示：



由硬件产生的LCALL把程序计数器中的内容压入堆栈（但不保存PSW），然后将相应中断源的向量地址（参照中断向量表）存入程序计数器。

中断服务程序从指定地址开始，到RETI指令结束。RETI指令通知处理器中断服务程序结束，然后把堆栈顶部两字节弹出，重载入程序计数器中，执行完中断服务程序后程序回到原来停止的地方。RET指令也可以返回到原来地址继续执行，但是中断优先级控制系统仍然认为一个同一优先级的中断被响应，这种情况下，当同一优先级或低优先级中断将不会被响应。



8.10.8 中断响应时间

如果检测出一个中断，这个中断的请求标志位就会在被检测后的每个机器周期被置起。内部电路会保持这个值直到下一个机器周期，CPU会在第3个机器周期产生中断。如果响应有效且条件允许，在下一个指令执行的时候硬件LCALL指令将调用请求中断的服务程序，否则中断被挂起。LCALL指令调用程序需要7个机器周期。因而，从外部中断请求到开始执行中断程序至少需要3+7个完整的机器周期。

当请求因前述的三个情况受阻时，中断响应时间会加长。如果同级或更高优先级的中断正在执行，额外的等待时间取决于正执行的中断服务程序的长度。

如果正在执行的指令还没有进行到最后一个周期，假如正在执行RETI指令，则完成正在执行的RETI指令，需要8个周期，加上为完成下一条指令所需的最长时间20个机器周期（如果该指令是16位操作数的DIV，MUL指令），若系统中只有一个中断源，再加上LCALL调用指令7个机器周期，则最长的响应时间是2+8+20+7个机器周期。

所以，中断响应时间一般大于10个机器周期小于37个机器周期。

中断连续采样时钟采用系统时钟。采样次数，连续采样的时钟分频，可以通过设置EXCON寄存器进行调节。

Table 8.56 外部中断采样设置寄存器

C2H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
EXCON	EXT4FS.1	EXT4FS.0	I4P.1	I4P.0	EXTFS.1	EXTFS.0	IP.1	IP.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-6	EXT4FS[1:0]	外部中断INT4x采样时间分频选择位 (x = 0-7) 00: 1 01: 1/4 10: 1/16 11: 1/64
5-4	I4P[1:0]	外部中断INT41x连续采样次数选择位 (x = 0-7) 00: 1 01: 2 10: 3 11: 4
3-2	EXTFS [1:0]	外部中断INT2/3采样时间分频选择位 00: 1 01: 1/4 10: 1/16 11: 1/64
1-0	IP[1:0]	外部中断INT2/3连续采样次数选择位 00: 1 01: 2 10: 3 11: 4



8.10.9 外部中断输入

SH88F6161/SH88F6162有10个外部中断输入。外部中断2-3分别有一个独立的中断源，外部中断4有8个中断源共享一个中断矢量地址。外部中断2/3可以通过设置EXF0寄存器的IT2，IT3位来选择是电平触发或是边沿触发。当ITx = 00 (x = 2, 3) 时，外部中断INTx (x = 2, 3) 引脚为低电平触发；当ITx (x = 2, 3) = 01，外部中断INTx (x = 2, 3) 为下降沿触发，在这个模式中，INTx (x = 2, 3) 引脚上连续采样SN个周期为高电平，而下个周期开始，连续采样SN个周期为低电平 (SN为Sample Num)，TCON寄存器的中断请求标志位置1，发出一个中断请求。由于外部中断引脚每个采样周期采样一次，输入高或低电平应当保持至少SN个采样周期以确保能够被正确采样到。

如果外部中断为下降沿触发，外部中断源应当将中断脚至少保持SN个采样周期高电平，然后至少保持SN个采样周期低电平。这样就确保了边沿能够被检测到以使IEx置1。当调用中断服务程序后，CPU自动将IEx清0。


如果外部中断为低电平触发，外部中断源必须一直保持请求有效，直到产生所请求的中断为止，此过程需要SN个采样周期。如果中断服务完成后而外部中断仍旧维持，则会产生下一次中断。当中断为电平触发时不必清除中断标志IEx (x = 2, 3)，因为中断只与输入口电平有关。

外部中断2/3除了除了上述的中断触发方式外，还有上升沿触发和双沿触发。

外部中断4除了中断个数多于INT2/3以外，触发方式同INT2/3。

当SH88F6161/SH88F6162进入空闲或是掉电模式，外部中断会唤醒处理器继续工作，详见电源管理章节。

注意：外部中断2、3的中断标志位在执行中断服务程序时被自动硬件清0，但外部中断41标志位IF40-47必须要软件清0。



外部中断检测

8.10.10 中断汇总

中断源	向量地址	允许位	标志位	轮询优先级	中断号 (C51)
Reset	0000H	-	-	0 (最高级)	-
PCA0	0003H	EPCA0	CF0/P0CCF0/P0CCF1	1	0
PCA1	000BH	EPCA1	CF1/P1CCF0/P1CCF1/P1CCF2	2	1
PCA2	0013H	EPCA2	CF2/P2CCF0/P2CCF1	3	2
PCA3	001BH	EPCA3	CF3/P3CCF0/P3CCF1	4	3
EUART0	0023H	ES0	RI+TI	5	4
Timer2	002BH	ET2	TF2+EXF2	6	5
ADC	0033H	EADC	ADCIF/ACLIF/ACGIF	7	6
SPI	003BH	ESPI	SPIF	8	7
INT2/DAC	0043H	EX2/EDAC	IE2/DACIF	9	8
INT3	004BH	EX3	IE3	10	9
INT4	0053H	EX4+IENC	IF47-IF40	11	10
Timer3	005BH	ET3	TF3	12	11
USB/TWI	0063H	EUSB/ETWI	USBIF/TWINT	13	12
EUART1	006BH	ES1	RI1/TI1	14	13
SCM/LPD	0073H	ESCM/ELPD	SCMIF/LPDIF	15	14



9. 增强功能


9.1 电源稳压器 (Regulator)

9.1.1 特性

- 稳定的电压输出
- 稳压器输出可关闭

SH88F6162内建一个电源稳压器，输出稳定的3.3V电压提供给片内USB模块。其中VDDR引脚需要外接1uF的电容来保证电源稳压器正常输出。

通过寄存器REGCON中的REGEN位可开启或关闭电源稳压器功能。为保证稳定输出，请确保开启稳压器500us后打开USB模块。在不使用USB的情况下，建议将REGCON中的REGEN清0关闭电源稳压器，以降低系统功耗。



9.1.2 寄存器

Table 9.1 稳压源控制寄存器

8FH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
REGCON	-	-	-	-	-	-	-	REGEN
读/写	-	-	-	-	-	-	-	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	-	-	-	0

位编号	位符号	说明
0	REGEN	电源稳压器控制位 0: 关闭电源稳压器 1: 开启电源稳压器 开启500us后输出稳定3.3V 电源稳压器在进入掉电模式 (Power-Down) 之前必须由软件关闭



9.2 LCD/LED驱动器

9.2.1 特性

- 支持4 X 40、5 X 39、6 X 38的LCD驱动
- 支持10 X 8的LED驱动
- LCD驱动支持1/3 Bias
- 电阻型LCD驱动支持软件对比度调节
- 电阻型LCD驱动支持快速充电模式（Fast Charge Mode）以降低功耗

9.2.2 LCD驱动器

LCD驱动器包含一个控制器，一个占空比发生器及4/5/6个COM输出引脚和40/39/38个Segment输出引脚。由P1SS、P2SS、P3SS、P4SS、P5SS、P6SS寄存器控制，Segment1-40和COM1-COM6脚还可以当作I/O口使用，LCD COM引脚还可以与LED共享。40字节的LCD显示数据RAM存储区的地址为B00H-B27H，如果需要，它们可以作为数据存储使用。

MCU提供传统电阻型LCD显示方式，支持对比度调节，支持1/4占空比1/3偏置电压、1/5占空比1/3偏置电压和1/6占空比1/3偏置电压驱动方式。在LCD驱动前，DISPSEL（DISPCON.7）必须被清0。LCD驱动电压 V_{LCD} 由对比度控制位决定。当高频振荡器做系统时钟时，MCU进入省电模式后，LCD仍可工作（详见电源管理章节）。在上电复位、引脚复位、低电压复位或看门狗复位期间，LCD被关闭。当LCD被关闭时，Common和Segment都输出低电平。

传统电阻型LCD显示方式有以下特性：

- LCD时钟源为外部32.768K晶振或内部128K RC；
- 由DISPCON寄存器的DUTY位选择1/4占空比1/3偏置或1/5占空比1/3偏置或1/6占空比1/3偏置驱动方式；
- LCD帧频 = 64Hz；
- 由DISPCON寄存器的VOL[3:0]位控制16级对比度调节；
- LCD偏置电阻（ R_{LCD} ）偏20K/75K/300K，偏置电阻总和为60K/225K/900K。


由LCDCON1寄存器的MOD[1:0]位控制，可选择为传统电阻型LCD，也可选择为另一种即快速充电模式（Fast Charge Mode）以降低功耗。

选择20k偏置电阻可以得到较好的显示效果，但电流相对会大一些，不适合低功耗的应用。若选择75/300k偏置电阻，虽然可以达到较低的功耗，但LCD显示效果会变得差一些。

因此，SH88F6161/SH88F6162提供了兼顾低功耗和显示效果的显示模式：快速充电模式。设置MOD[1:0] = 10可以选择此种显示方式，在显示数据刷新时刻选择20k偏置电阻，提供较大的驱动电流，在数据保持期间选择75k/300k偏置电阻，提供较小的驱动电流。由DISPCON1寄存器的FCCTL[1:0]位选择充电时间为LCD com周期的1/8、1/16、1/32或1/64。



LCD波形



LCD波形 (1/4占空比, 1/3偏置)



寄存器

Table 9.2 LCD/LED控制寄存器

C4H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
DISPCON	DISPSEL	DISPON	DUTY1	DUTY0	VOL3	VOL2	VOL1	VOL0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	DISPSEL	LCD, LED选择控制位 0: 选择LCD驱动器, LED驱动器无效 1: 选择LED驱动器, LCD驱动器无效
6	DISPON	LCD使能控制位 0: 禁止LCD驱动器 1: 允许LCD驱动器
5-4	DUTY[1:0]	LCD占空比选择位 00: 1/4占空比, 1/3偏置 01: 1/5占空比, 1/3偏置 1X: 1/6占空比, 1/3偏置
3-0	VOL[3:0]	LCD对比度控制位 0000: $V_{LCD} = 0.531V_{DD}$ 0001: $V_{LCD} = 0.563V_{DD}$ 0010: $V_{LCD} = 0.594V_{DD}$ 0011: $V_{LCD} = 0.625V_{DD}$ 0100: $V_{LCD} = 0.656V_{DD}$ 0101: $V_{LCD} = 0.688V_{DD}$ 0110: $V_{LCD} = 0.719V_{DD}$ 0111: $V_{LCD} = 0.750V_{DD}$ 1000: $V_{LCD} = 0.781V_{DD}$ 1001: $V_{LCD} = 0.813V_{DD}$ 1010: $V_{LCD} = 0.844V_{DD}$ 1011: $V_{LCD} = 0.875V_{DD}$ 1100: $V_{LCD} = 0.906V_{DD}$ 1101: $V_{LCD} = 0.938V_{DD}$ 1110: $V_{LCD} = 0.969V_{DD}$ 1111: $V_{LCD} = 1.000V_{DD}$

注意: SH88F6161/SH88F6162兼有LCD驱动和LED驱动, 不可同时有效, 若DISPSEL = 1, LCD驱动无效, 若DISPSEL = 0, LED驱动无效。



Table 9.3 LCD控制寄存器1

C5H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
DISPCON1	-	-	-	RLCD	FCCTL1	FCCTL0	MOD1	MOD0
读/写	-	-	-	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	0	0	0	0	0

位编号	位符号	说明
4	RLCD	LCD偏置电阻选择控制位 0: LCD偏置电阻为225k 1: LCD偏置电阻总和为900k
3-2	FCCTL[1:0]	充电时间控制位 00: 1/8 LCD com周期 01: 1/16 LCD com周期 10: 1/32 LCD com周期 11: 1/64 LCD com周期 充电时间控制位仅在快速充电模式下有效
1-0	MOD[1:0]	驱动模式选择位 00: 传统电阻型模式, 偏置电阻总和为225k/900k 01: 传统电阻型模式, 偏置电阻总和为60k 1X: 快速充电模式, 偏置电阻总和自动在60k和225k/900k之间切换

Table 9.4 LCD端口选择寄存器1

C6H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P1SS	P1S7	P1S6	P1S5	P1S4	P1S3	P1S2	P1S1	P1S0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	P1S7	SEG8选择位 0: P3.7作为I/O 1: P3.7作为SEG8
6	P1S6	SEG7选择位 0: P3.6作为I/O 1: P3.6作为SEG7
5	P1S5	SEG6选择位 0: P3.5作为I/O 1: P3.5作为SEG6
4	P1S4	SEG5选择位 0: P3.4作为I/O 1: P3.4作为SEG5
3	P1S3	SEG4选择位 0: P3.3作为I/O 1: P3.3作为SEG4



续上表

2	P1S2	SEG3选择位 0: P3.2作为I/O 1: P3.2作为SEG3
1	P1S1	SEG2选择位 0: P3.1作为I/O 1: P3.1作为SEG2
0	P1S0	SEG1选择位 0: P3.0作为I/O 1: P3.0作为SEG1

Table 9.5 LCD端口选择寄存器2

C7H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P2SS	P2S7	P2S6	P2S5	P2S4	P2S3	P2S2	P2S1	P2S0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	P2S7	SEG16选择位 0: P4.7作为I/O 1: P4.7作为SEG16
6	P2S6	SEG15选择位 0: P4.6作为I/O 1: P4.6作为SEG15
5	P2S5	SEG14选择位 0: P4.5作为I/O 1: P4.5作为SEG14
4	P2S4	SEG13选择位 0: P4.4作为I/O 1: P4.4作为SEG13
3	P2S3	SEG12选择位 0: P4.3作为I/O 1: P4.3作为SEG12
2	P2S2	SEG11选择位 0: P4.2作为I/O 1: P4.2作为SEG11
1	P2S1	SEG10选择位 0: P4.1作为I/O 1: P4.1作为SEG10
0	P2S0	SEG9选择位 0: P4.0作为I/O 1: P4.0作为SEG9



Table 9.6 LCD端口选择寄存器3

CEH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P3SS	P3S7	P3S6	P3S5	P3S4	P3S3	P3S2	P3S1	P3S0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	P3S7	SEG24选择位 0: P5.7作为I/O 1: P5.7作为SEG24
6	P3S6	SEG23选择位 0: P5.6作为I/O 1: P5.6作为SEG23
5	P3S5	SEG22选择位 0: P5.5作为I/O 1: P5.5作为SEG22
4	P3S4	SEG21选择位 0: P5.4作为I/O 1: P5.4作为SEG21
3	P3S3	SEG20选择位 0: P5.3作为I/O 1: P5.3作为SEG20
2	P3S2	SEG19选择位 0: P5.2作为I/O 1: P5.2作为SEG19
1	P3S1	SEG18选择位 0: P5.1作为I/O 1: P5.1作为SEG18
0	P3S0	SEG17选择位 0: P5.0作为I/O 1: P5.0作为SEG17



Table 9.7 LCD端口选择寄存器4

CFH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P4SS	P4S7	P4S6	P4S5	P4S4	P4S3	P4S2	P4S1	P4S0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	P4S7	SEG32选择位 0: P0.3作为I/O 1: P0.3作为SEG32
6	P4S6	SEG31选择位 0: P0.2作为I/O 1: P0.2作为SEG31
5	P4S5	SEG30选择位 0: P6.5作为I/O 1: P6.5作为SEG30
4	P4S4	SEG29选择位 0: P6.4作为I/O 1: P6.4作为SEG29
3	P4S3	SEG28选择位 0: P6.3作为I/O 1: P6.3作为SEG28
2	P4S2	SEG27选择位 0: P6.2作为I/O 1: P6.2作为SEG27
1	P4S1	SEG26选择位 0: P6.1作为I/O 1: P6.1作为SEG26
0	P4S0	SEG25选择位 0: P6.0作为I/O 1: P6.0作为SEG25



Table 9.8 LCD端口选择寄存器5

DFH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P5SS	P5S7	P5S6	P5S5	P5S4	P5S3	P5S2	P5S1	P5S0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	P5S7	COM5/SEG40选择位 0: P1.3作为I/O 1: P1.3作为COM5/SEG40 P5S7 = 1时, P1.3作为COM5还是SEG40取决于DUTY[1:0]位: DUTY[1:0] = 00: P1.3做Segment40 DUTY[1:0] = 01: P1.3做Common5 DUTY[1:0] = 1X: P1.3做Common5
6	P5S6	COM6/SEG39选择位 0: P1.2作为I/O 1: P1.2作为COM6/SEG39 P5S6 = 1时, P1.2作为COM6还是SEG39取决于DUTY[1:0]位: DUTY[1:0] = 00: P1.2做Segment39 DUTY[1:0] = 01: P1.2做Segment39 DUTY[1:0] = 1X: P1.2做Common6
5	P5S5	SEG38选择位 0: P1.1作为I/O 1: P1.1作为SEG38
4	P5S4	SEG37选择位 0: P1.0作为I/O 1: P1.0作为SEG37
3	P5S3	SEG36选择位 0: P0.7作为I/O 1: P0.7作为SEG36
2	P5S2	SEG35选择位 0: P0.6作为I/O 1: P0.6作为SEG35
1	P5S1	SEG34选择位 0: P0.5作为I/O 1: P0.5作为SEG34
0	P5S0	SEG33选择位 0: P0.4作为I/O 1: P0.4作为SEG33



Table 9.9 LCD端口选择寄存器6

E7H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P6SS	-	-	-	-	P6S3	P6S2	P6S1	P6S0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3	P6S3	COM4选择位 0: P1.4作为I/O 1: P1.4作为COM4
2	P6S2	COM3选择位 0: P1.5作为I/O 1: P1.5作为COM3
1	P6S1	COM2选择位 0: P1.6作为I/O 1: P1.6作为COM2
0	P6S0	COM1选择位 0: P1.7作为I/O 1: P1.7作为COM1

**LCD RAM配置****LCD 1/4占空比, 1/3偏置 (COM1 - 4, SEG1 - 40)**

地址	7	6	5	4	3	2	1	0
	-	-	-	-	COM4	COM3	COM2	COM1
B00H	-	-	-	-	SEG1	SEG1	SEG1	SEG1
B01H	-	-	-	-	SEG2	SEG2	SEG2	SEG2
B02H	-	-	-	-	SEG3	SEG3	SEG3	SEG3
B03H	-	-	-	-	SEG4	SEG4	SEG4	SEG4
B04H	-	-	-	-	SEG5	SEG5	SEG5	SEG5
B05H	-	-	-	-	SEG6	SEG6	SEG6	SEG6
B06H	-	-	-	-	SEG7	SEG7	SEG7	SEG7
B07H	-	-	-	-	SEG8	SEG8	SEG8	SEG8
B08H	-	-	-	-	SEG9	SEG9	SEG9	SEG9
B09H	-	-	-	-	SEG10	SEG10	SEG10	SEG10
B0AH	-	-	-	-	SEG11	SEG11	SEG11	SEG11
B0BH	-	-	-	-	SEG12	SEG12	SEG12	SEG12
B0CH	-	-	-	-	SEG13	SEG13	SEG13	SEG13
B0DH	-	-	-	-	SEG14	SEG14	SEG14	SEG14
B0EH	-	-	-	-	SEG15	SEG15	SEG15	SEG15
B0FH	-	-	-	-	SEG16	SEG16	SEG16	SEG16
B10H	-	-	-	-	SEG17	SEG17	SEG17	SEG17
B11H	-	-	-	-	SEG18	SEG18	SEG18	SEG18
B12H	-	-	-	-	SEG19	SEG19	SEG19	SEG19
B13H	-	-	-	-	SEG20	SEG20	SEG20	SEG20
B14H	-	-	-	-	SEG21	SEG21	SEG21	SEG21
B15H	-	-	-	-	SEG22	SEG22	SEG22	SEG22
B16H	-	-	-	-	SEG23	SEG23	SEG23	SEG23
B17H	-	-	-	-	SEG24	SEG24	SEG24	SEG24
B18H	-	-	-	-	SEG25	SEG25	SEG25	SEG25
B19H	-	-	-	-	SEG26	SEG26	SEG26	SEG26
B1AH	-	-	-	-	SEG27	SEG27	SEG27	SEG27
B1BH	-	-	-	-	SEG28	SEG28	SEG28	SEG28
B1CH	-	-	-	-	SEG29	SEG29	SEG29	SEG29
B1DH	-	-	-	-	SEG30	SEG30	SEG30	SEG30
B1EH	-	-	-	-	SEG31	SEG31	SEG31	SEG31
B1FH	-	-	-	-	SEG32	SEG32	SEG32	SEG32
B20H	-	-	-	-	SEG33	SEG33	SEG33	SEG33
B21H	-	-	-	-	SEG34	SEG34	SEG34	SEG34
B22H	-	-	-	-	SEG35	SEG35	SEG35	SEG35
B23H	-	-	-	-	SEG36	SEG36	SEG36	SEG36
B24H	-	-	-	-	SEG37	SEG37	SEG37	SEG37
B25H	-	-	-	-	SEG38	SEG38	SEG38	SEG38
B26H	-	-	-	-	SEG39	SEG39	SEG39	SEG39
B27H	-	-	-	-	SEG40	SEG40	SEG40	SEG40

**LCD 1/5占空比, 1/3偏置 (COM1 - 5, SEG1 - 39)**

地址	7	6	5	4	3	2	1	0
	-	-	-	COM5	COM4	COM3	COM2	COM1
B00H	-	-	-	SEG1	SEG1	SEG1	SEG1	SEG1
B01H	-	-	-	SEG2	SEG2	SEG2	SEG2	SEG2
B02H	-	-	-	SEG3	SEG3	SEG3	SEG3	SEG3
B03H	-	-	-	SEG4	SEG4	SEG4	SEG4	SEG4
B04H	-	-	-	SEG5	SEG5	SEG5	SEG5	SEG5
B05H	-	-	-	SEG6	SEG6	SEG6	SEG6	SEG6
B06H	-	-	-	SEG7	SEG7	SEG7	SEG7	SEG7
B07H	-	-	-	SEG8	SEG8	SEG8	SEG8	SEG8
B08H	-	-	-	SEG9	SEG9	SEG9	SEG9	SEG9
B09H	-	-	-	SEG10	SEG10	SEG10	SEG10	SEG10
B0AH	-	-	-	SEG11	SEG11	SEG11	SEG11	SEG11
B0BH	-	-	-	SEG12	SEG12	SEG12	SEG12	SEG12
B0CH	-	-	-	SEG13	SEG13	SEG13	SEG13	SEG13
B0DH	-	-	-	SEG14	SEG14	SEG14	SEG14	SEG14
B0EH	-	-	-	SEG15	SEG15	SEG15	SEG15	SEG15
B0FH	-	-	-	SEG16	SEG16	SEG16	SEG16	SEG16
B10H	-	-	-	SEG17	SEG17	SEG17	SEG17	SEG17
B11H	-	-	-	SEG18	SEG18	SEG18	SEG18	SEG18
B12H	-	-	-	SEG19	SEG19	SEG19	SEG19	SEG19
B13H	-	-	-	SEG20	SEG20	SEG20	SEG20	SEG20
B14H	-	-	-	SEG21	SEG21	SEG21	SEG21	SEG21
B15H	-	-	-	SEG22	SEG22	SEG22	SEG22	SEG22
B16H	-	-	-	SEG23	SEG23	SEG23	SEG23	SEG23
B17H	-	-	-	SEG24	SEG24	SEG24	SEG24	SEG24
B18H	-	-	-	SEG25	SEG25	SEG25	SEG25	SEG25
B19H	-	-	-	SEG26	SEG26	SEG26	SEG26	SEG26
B1AH	-	-	-	SEG27	SEG27	SEG27	SEG27	SEG27
B1BH	-	-	-	SEG28	SEG28	SEG28	SEG28	SEG28
B1CH	-	-	-	SEG29	SEG29	SEG29	SEG29	SEG29
B1DH	-	-	-	SEG30	SEG30	SEG30	SEG30	SEG30
B1EH	-	-	-	SEG31	SEG31	SEG31	SEG31	SEG31
B1FH	-	-	-	SEG32	SEG32	SEG32	SEG32	SEG32
B20H	-	-	-	SEG33	SEG33	SEG33	SEG33	SEG33
B21H	-	-	-	SEG34	SEG34	SEG34	SEG34	SEG34
B22H	-	-	-	SEG35	SEG35	SEG35	SEG35	SEG35
B23H	-	-	-	SEG36	SEG36	SEG36	SEG36	SEG36
B24H	-	-	-	SEG37	SEG37	SEG37	SEG37	SEG37
B25H	-	-	-	SEG38	SEG38	SEG38	SEG38	SEG38
B26H	-	-	-	SEG39	SEG39	SEG39	SEG39	SEG39
B27H	-	-	-	-	-	-	-	-



LCD 1/6占空比, 1/3偏置 (COM1 - 6, SEG1 - 38)

地址	7	6	5	4	3	2	1	0
	-	-	COM6	COM5	COM4	COM3	COM2	COM1
B00H	-	-	SEG1	SEG1	SEG1	SEG1	SEG1	SEG1
B01H	-	-	SEG2	SEG2	SEG2	SEG2	SEG2	SEG2
B02H	-	-	SEG3	SEG3	SEG3	SEG3	SEG3	SEG3
B03H	-	-	SEG4	SEG4	SEG4	SEG4	SEG4	SEG4
B04H	-	-	SEG5	SEG5	SEG5	SEG5	SEG5	SEG5
B05H	-	-	SEG6	SEG6	SEG6	SEG6	SEG6	SEG6
B06H	-	-	SEG7	SEG7	SEG7	SEG7	SEG7	SEG7
B07H	-	-	SEG8	SEG8	SEG8	SEG8	SEG8	SEG8
B08H	-	-	SEG9	SEG9	SEG9	SEG9	SEG9	SEG9
B09H	-	-	SEG10	SEG10	SEG10	SEG10	SEG10	SEG10
B0AH	-	-	SEG11	SEG11	SEG11	SEG11	SEG11	SEG11
B0BH	-	-	SEG12	SEG12	SEG12	SEG12	SEG12	SEG12
B0CH	-	-	SEG13	SEG13	SEG13	SEG13	SEG13	SEG13
B0DH	-	-	SEG14	SEG14	SEG14	SEG14	SEG14	SEG14
B0EH	-	-	SEG15	SEG15	SEG15	SEG15	SEG15	SEG15
B0FH	-	-	SEG16	SEG16	SEG16	SEG16	SEG16	SEG16
B10H	-	-	SEG17	SEG17	SEG17	SEG17	SEG17	SEG17
B11H	-	-	SEG18	SEG18	SEG18	SEG18	SEG18	SEG18
B12H	-	-	SEG19	SEG19	SEG19	SEG19	SEG19	SEG19
B13H	-	-	SEG20	SEG20	SEG20	SEG20	SEG20	SEG20
B14H	-	-	SEG21	SEG21	SEG21	SEG21	SEG21	SEG21
B15H	-	-	SEG22	SEG22	SEG22	SEG22	SEG22	SEG22
B16H	-	-	SEG23	SEG23	SEG23	SEG23	SEG23	SEG23
B17H	-	-	SEG24	SEG24	SEG24	SEG24	SEG24	SEG24
B18H	-	-	SEG25	SEG25	SEG25	SEG25	SEG25	SEG25
B19H	-	-	SEG26	SEG26	SEG26	SEG26	SEG26	SEG26
B1AH	-	-	SEG27	SEG27	SEG27	SEG27	SEG27	SEG27
B1BH	-	-	SEG28	SEG28	SEG28	SEG28	SEG28	SEG28
B1CH	-	-	SEG29	SEG29	SEG29	SEG29	SEG29	SEG29
B1DH	-	-	SEG30	SEG30	SEG30	SEG30	SEG30	SEG30
B1EH	-	-	SEG31	SEG31	SEG31	SEG31	SEG31	SEG31
B1FH	-	-	SEG32	SEG32	SEG32	SEG32	SEG32	SEG32
B20H	-	-	SEG33	SEG33	SEG33	SEG33	SEG33	SEG33
B21H	-	-	SEG34	SEG34	SEG34	SEG34	SEG34	SEG34
B22H	-	-	SEG35	SEG35	SEG35	SEG35	SEG35	SEG35
B23H	-	-	SEG36	SEG36	SEG36	SEG36	SEG36	SEG36
B24H	-	-	SEG37	SEG37	SEG37	SEG37	SEG37	SEG37
B25H	-	-	SEG38	SEG38	SEG38	SEG38	SEG38	SEG38
B26H	-	-	-	-	-	-	-	-
B27H	-	-	-	-	-	-	-	-



9.2.3 LED驱动器

LED驱动器包含一个控制器，一个占空比发生器及10个COM输出引脚和8个Segment输出引脚。支持1/10占空比电压驱动方式。通过DISPSEL位对驱动模式进行选择。控制器由显示数据RAM存储区和一个占空比发生器组成。

LED SEG1-SEG8脚还可以当作I/O口使用。当DISPSEL位置1时，LED功能有效，LCD功能无效。P2SS - P5SS寄存器设置无效，P1SS用于控制LED_SEG1-8和I/O端口模式的选择，P6SS和P7SS[1:0]用于控制LED_C1 - LED_C10和I/O端口模式的选择。

LED驱动器采用共阴极驱动方式，即LED COM只能Sink电流，LED SEG只能Drive电流。当驱动数码管时只能使用共阴极数码管。驱动LED驱动器不支持共阳极驱动方式。


LED RAM的某个bit为1时，对应SEG输出高电平；LED RAM的某个bit为0时，对应SEG输出低电平。

在使用LED驱动前，DISPSEL必须被置1。

LED和LCD时钟同为外部32.768K晶振或内部128K RC，帧频同为64Hz。

在上电复位、引脚复位、低电压复位或看门狗复位期间，LED被关闭。当LED被关闭时，Common和Segment都输出低电平。

LED波形



注意： t_{ol} 为LED Common信号间的不重叠时间，取值范围：20 μ s-40 μ s。

寄存器

Table 9.10 LCD/LED控制寄存器

C4H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
DISPCON	DISPSEL	DISPON	-		-	-	-	-
读/写	读/写	读/写	-		-	-	-	-
复位值 (POR/WDT/LVR/PIN)	0	0	-		-	-	-	-

位编号	位符号	说明
7	DISPSEL	LCD, LED选择控制位 0: 选择LCD驱动器, LED驱动器无效 1: 选择LED驱动器, LCD驱动器无效
6	DISPON	LED使能控制位 0: 禁止LED驱动器 1: 允许LED驱动器

注意：SH88F6161/SH88F6162 兼有LCD驱动和LED驱动，不可同时有效，若DISPSEL = 1, LCD驱动无效，若DISPSEL = 0, LED驱动无效。



Table 9.11 LED端口选择寄存器1

C6H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P1SS	P1S7	P1S6	P1S5	P1S4	P1S3	P1S2	P1S1	P1S0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	P1S7	LED_S8选择位 0: P3.7作为I/O 1: P3.7作为LED_S8
6	P1S6	LED_S7选择位 0: P3.6作为I/O 1: P3.6作为LED_S7
5	P1S5	LED_S6选择位 0: P3.5作为I/O 1: P3.5作为LED_S6
4	P1S4	LED_S5选择位 0: P3.4作为I/O 1: P3.4作为LED_S5
3	P1S3	LED_S4选择位 0: P3.3作为I/O 1: P3.3作为LED_S4
2	P1S2	LED_S3选择位 0: P3.2作为I/O 1: P3.2作为LED_S3
1	P1S1	LED_S2选择位 0: P3.1作为I/O 1: P3.1作为LED_S2
0	P1S0	LED_S1选择位 0: P3.0作为I/O 1: P3.0作为LED_S1



Table 9.12 LED端口选择寄存器6

E7H, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P6SS	P6S7	P6S6	P6S5	P6S4	P6S3	P6S2	P6S1	P6S0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	P6S7	LED_C8选择位 0: P1.0作为I/O 1: P1.0作为LED_C8
6	P6S6	LED_C7选择位 0: P1.1作为I/O 1: P1.1作为LED_C7
5	P6S5	LED_C6选择位 0: P1.2作为I/O 1: P1.2作为LED_C6
4	P6S4	LED_C5选择位 0: P1.3作为I/O 1: P1.3作为LED_C5
3	P6S3	LED_C4选择位 0: P1.4作为I/O 1: P1.4作为LED_C4
2	P6S2	LED_C3选择位 0: P1.5作为I/O 1: P1.5作为LED_C3
1	P6S1	LED_C2选择位 0: P1.6作为I/O 1: P1.6作为LED_C2
0	P6S0	LED_C1选择位 0: P1.7作为I/O 1: P1.7作为LED_C1



Table 9.13 LED端口选择寄存器7

EFH, Bank0	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
P7SS	-	-	-	-	-	-	P7S1	P7S0
读/写	-	-	-	-	-	-	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	-	-	0	0

位编号	位符号	说明
1	P7S1	LED_C10选择位 0: P0.6作为I/O 1: P0.6作为LED_C10
0	P7S0	LED_C9选择位 0: P0.7作为I/O 1: P0.7作为LED_C9

LED RAM配置

LED 1/8占空比 (LED_C1 - 10, LED_S1 - 8)

地址		7	6	5	4	3	2	1	0
B00H	COM1	SEG8	SEG7	SEG6	SEG5	SEG4	SEG3	SEG2	SEG1
B01H	COM2	SEG8	SEG7	SEG6	SEG5	SEG4	SEG3	SEG2	SEG1
B02H	COM3	SEG8	SEG7	SEG6	SEG5	SEG4	SEG3	SEG2	SEG1
B03H	COM4	SEG8	SEG7	SEG6	SEG5	SEG4	SEG3	SEG2	SEG1
B04H	COM5	SEG8	SEG7	SEG6	SEG5	SEG4	SEG3	SEG2	SEG1
B05H	COM6	SEG8	SEG7	SEG6	SEG5	SEG4	SEG3	SEG2	SEG1
B06H	COM7	SEG8	SEG7	SEG6	SEG5	SEG4	SEG3	SEG2	SEG1
B07H	COM8	SEG8	SEG7	SEG6	SEG5	SEG4	SEG3	SEG2	SEG1
B08H	COM9	SEG8	SEG7	SEG6	SEG5	SEG4	SEG3	SEG2	SEG1
B09H	COM10	SEG8	SEG7	SEG6	SEG5	SEG4	SEG3	SEG2	SEG1



9.3 TWI串行通讯接口


9.3.1 特性

- 两线模式，简单快捷
- 支持主机模式（Master）和从机模式（Slave）
- 允许发送数据（Transmitter）和接收数据（Receiver）
- 支持多主机通讯的仲裁功能
- 具有低电平总线超时判断（Timeout）
- 空闲模式下可唤醒系统
- 地址可编程

TWI串行总线采用两根线（SDA和SCL）在总线和装置之间传递信息。SH88F6161/SH88F6162完全符合TWI总线规范，自动对字节传输进行处理，并对串行通讯进行跟踪。

TWI时钟为系统时钟。

典型TWI通讯如下图所示，最高支持128个不同的器件进行通讯。



9.3.2 数据传输格式

数据传输格式


数据传输中数据线上每一位的传输均需要时钟线上一个脉冲。在时钟高电平时数据线应保持恒定。但发送起始条件和终止条件时不需要遵守此规则。

和I2C通讯协议相似，TWI定义了两个特殊的波形：起始条件和终止条件。在时钟线为高电平时数据线的下降沿定义为起始条件；在时钟线为高电平时数据线的上升沿定义为终止条件。起始条件和终止条件均由主机发出。


主机可以发起和终结一次传输。当主机发送一个起始条件时开始一次传输，发送一个终止条件时结束本次传输。在起始条件和终止条件之间，总线定义为“忙碌”状态。其它主机不应该去试图发起传输。在“忙碌”状态下，如果主机再次发送起始条件，则定义为“重复起始条件”，表示主机希望不放弃总线的情况下开始一次新的传输。发送重复起始条件后，总线仍处于“忙碌”状态，一直到总线出现终止条件。鉴于重复起始条件和起始条件性质完全一致，除非特别声明，本文中采用起始条件来代替两者。

所有数据包（包括地址包）均有9位组成，包括1个字节和一个应答位。主机负责发出时钟和起始及终止条件，接收者负责给出应答信号。接收者通过在第九个时钟脉冲处将数据线拉低发出“应答（ACK）”信号；或维持第九个脉冲处维持高电平表示“不应答（NACK）”信号。当接收方接收到最后一个字节，或因某种原因无法继续接收数据时，应回应“不应答（NACK）”信号。TWI采用从高到低逐位进行传输。

一次传输通常包括一个起始条件，地址+读/写，一个或多个数据包和一个终止条件。仅包含起始条件和终止条件的数据格式是不合通讯规则的。值得注意的是“线与”结构给主机和从机之间的握手信号提供了方便。当主机相对太快或从机需要处理其它事务时，从机可以通过拉低时钟线来拉长时钟线的低电平时间，从而降低通讯频率。从机可以拉长时钟线的低电平周期但不会影响到时钟线高电平的周期。




在产生应答信号时，SH88F6161/SH88F6162拉低SDA信号线。中断标志位置起期间，SH88F6161/SH88F6162拉低SCL信号线，释放SDA信号线。中断处理完毕后清除TWINT标志，释放SCL信号线。



时钟同步

当多个主机同时希望控制总线时，总线将依据“线与”原则决定时钟线高低电平。对于所有参与传输的主机来说，定义清楚每一个时钟脉冲的起始是相当重要的。

时钟线电平的由高到低跳变将导致所有参与传输的器件开始低电平计时。每一个器件计时达到自己低电平要求时释放时钟线，在时钟线变为高电平之前进入高电平等待期；当所有器件均计满低电平周期时，时钟线才变为高电平。之后所有器件开始对高电平进行计时，第一个计满高电平周期的器件将拉低时钟线，进入下一个时钟周期。





数据仲裁

主机只有在总线处于“空闲”状态时才能开始一次传输。两个或多个主机可能在最小保持时间 ($t_{HOLD:STA}$) 内同时发送起始条件，从而在总线上只看到一个起始条件。

由于发送起始条件的主机无法知道是否有其它主机在竞争总线，只能靠时钟高电平时对数据线的仲裁判断哪个主机占用总线。当有主机传输低电平时，传输高电平的主机将失去仲裁，必须放弃总线。


失去仲裁的主机将继续发送时钟，直到当前传输字节发送完毕。当两个主机同时访问一个从机时，可能会顺利通过地址阶段，在传输数据时将继续进行仲裁。这种机制要求所有TWI器件在进行数据传输时可以检测数据线上的真实状态。

如果该主机同时开启了从机模式，在发送地址阶段失去仲裁后应检测线上的地址是否与自己相匹配；如果是对自己的访问，应立即切换到从机模式，接收信息。

每次传输中，仍要检测线上的“重复起始条件”，当检测到并非自己发出的“重复起始条件”时，应立即退出当前传输。


仲裁不应发生在如下情况：

- (1) 重复起始条件和数据
- (2) 终止条件和数据
- (3) 重复起始条件和终止条件



9.3.3 功能描述

下图描述了TWI通讯模块的详细结构。





总线接口单元

总线接口单元包括数据和地址移位寄存器（TWIDAT），开始/终止条件控制器，仲裁和总线超时检测单元。

寄存器TWIDAT存储了即将发送的数据或地址和接收到的数据和地址。

开始/终止条件控制器负责发送和检测总线上的开始条件，重复开始条件和终止条件。

如果SH88F6161/SH88F6162已经作为主机开始一次传输，仲裁单元将始终检测是否有仲裁发生。当失去仲裁时，控制单元可以进行合适的动作，并产生相应的状态码。

SH88F6161/SH88F6162在传输数据/地址时，必须在SCL由低跳高前维持数据稳定。

SH88F6161/SH88F6162在传输ACK/NACK时，在SCL由低跳高后产生TWINT中断，并在SCL由高跳低时拉低SCL，在TWINT中断清零时释放SCL。

SH88F6161/SH88F6162在传输ACK/NACK信号时，若TWINT已被清零，SCL仍为高电平时，SDA产生跳变，则重新产生TWINT中断，状态为00H。SH88F6161/SH88F6162当前通讯终止，该状态与普通00H状态处理一致。

SH88F6161/SH88F6162在传输ACK/NACK信号时，若TWINT未被清零，SCL仍为高电平时，SDA产生跳变，则状态直接切换到00H，不会再次产生中断。SH88F6161/SH88F6162作为从机进入该状态，则当前通讯终止，可发生STA开始主机传输，或重新接受STA+ADR对自己地址的访问。SH88F6161/SH88F6162作为主机进入该状态，则当前通讯终止，可发生STA开始主机传输，或重新接受STA+ADR对自己的访问。

SH88F6161/SH88F6162在当前通讯终止后，不会再参与当前传输。SH88F6161/SH88F6162若作为主机存在，请开启EFREE功能，防止进入逻辑死区。

SH88F6161/SH88F6162规定总线维持高电平超过 $T_{FREE} = T_{SYS} * TWTFREE * 256$ （必须保证 T_{FREE} 大于 $t_{SCL}/2$ （ t_{SCL} 为时钟线的周期））所定义的系统时钟个数时为“空闲”状态，释放总线。该功能仅适用于一个数据包传输过程中（8+1个位）。SH88F6161/SH88F6162处于从机发送模式，且所传输的第一个字节为低电平时适用该功能。起始条件（STA、RSTA）不适用于该功能。SH88F6161/SH88F6162产生中断，寄存器TWICON中的TFREE会被置位（如果控制位EFREE已置位）。

如果时钟线SCL被从机拉低时，通讯会暂时中止；而主机也没有办法将时钟线拉高。为解决此问题，TWI协议规定参与传输的所有器件，将时钟线维持低电平超过 $N * T_{SYS}$ （N值由TWITOUT寄存器决定）所定义的时钟个数时为“总线超时”，寄存器TWICON中的TOUT会被置位（如果控制位ETOT已置位）。

频率生成单元

在主机模式下，可通过寄存器TWICON的CR[1:0]分频系数及TWIBR寄存器来设定通讯频率。SCL频率为 $f_{SYS}/(16+2*CR*TWIBR)$ 。

地址匹配单元

地址匹配单元检验所收到的地址是否与寄存器TWIADR中的7位地址相匹配。如果通用地址使能位GC被置位，也将检测是否与通用地址00H相匹配。当地址匹配时，控制单元将产生合适的动作及相应的状态码。

控制单元

控制单元监视TWI总线，并依据控制寄存器TWICON的设置进行相应的回应。当TWI总线有需要应用层注意的事件时，TWI中断标志被置起，标明当前事件的状态码会被写入状态寄存器TWISTA。状态寄存器TWISTA只表示TWI通讯中断产生时的通讯状态信息；其它情况下状态寄存器内是一个用于表示没有有效状态码的状态码。在中断清除之前，时钟线将维持低电平。应用软件可在处理完任务后才允许TWI通讯继续。

9.3.4 传输模式

TWI通讯是以字节为基础和中断驱动的通讯总线。诸如接收到一个字节或发送一个开始条件的所有总线事件均会产生一个中断。所以在字节传输期间，应用软件可以进行其它的操作。需注意的是，控制寄存器TWICON中的TWI使能位ENTWI和中断控制寄存器IEN0中的所有中断控制位EA和TWI中断控制位ETWI将共同决定TWI中断标志TWINT被置位时是否会产生中断。如果ETWI或EA未置位，应用软件必须对TWINT标志进行枚举检测才能知道是否有TWI事件发生。

当TWINT位置起时，表示一次TWI传输已完成，等待应用软件的回应，此时状态寄存器TWISTA包含了当前的状态。应用软件可通过寄存器TWICON和TWISTA决定TWI进行哪种通讯。

下面将分别介绍TWI通讯的四种主要模式，并对所有可能的状态码进行了描述。下图中有如下缩写：

- | | | | |
|----|----------|-----------|--------|
| S | : 开始条件 | \bar{A} | : 无应答位 |
| Rs | : 重复开始条件 | DATA | : 8位数据 |
| R | : 读控制位 | P | : 终止条件 |
| W | : 写控制位 | SLA | : 从机地址 |
| A | : 应答位 | | |

圆形用于表示中断标志已被置起。其中的数字表示当前状态寄存器TWISTA中被掩去低三位的状态码。在TWINT被清除之前，TWI通讯会暂停，应用软件必须决定是继续通讯还是终止当前传输。对每一个状态码，所需要的软件动作和随后的传输细节均有描述。



主机发送模式


主机发送模式中,主机发送一系列数据到从机。为进入主机发送模式,一个开始条件,随后一个从机地址+写控制字(SLA+W)地址包表示进入主机发送模式(MT)。

通过设置控制寄存器TWICON中的ENTWI和STA,清除STO和TWINT,TWI逻辑将检测TWI总线并在允许时发出一个开始条件(STA)。当开始条件(STA)传输完毕,通讯中断(TWINT)被置起,状态寄存器(TWISTA)为08H,中断服务程序应将 从机地址和写控制字(SLA+W)写入数据寄存器TWIDAT。在开启下一个传输前清除TWINT标志。

当从机地址和写控制字传输完毕并收到一个“应答”信息时,中断(TWINT)被置起,状态寄存器TWISTA中有几个可能的状态:对主机模式有18H,20H和38H,对从机模式有68H,78H和B0H。

主机发送模式状态码

状态码	TWI总线和硬件接口状态	应用软件响应				TWI执行的下一个动作	
		读/写数据寄存器 TWIDAT操作	控制位操作				
			STA	STO	TWINT		AA
08H	已发送开始条件	写入SLA+W	X	0	0	X	发送SLA+W,接收ACK或NACK
10H	已发送重复开始条件	写入SLA+W	X	0	0	X	发送SLA+W,接收ACK或NACK
		写入SLA+R	X	0	0	X	发送SLA+R,TWI将切换到主机接收模式
18H	已发送SLA+W; 已接收ACK	写入数据字节	0	0	0	X	发送数据,接收ACK或NACK
		无TWIDAT动作	1	0	0	X	发送重复开始条件
			0	1	0	X	发送终止条件;清除STO标志
			1	1	0	X	发送终止条件,之后发送起始条件;STO被清除
20H	已发送SLA+W; 已接收NACK	写入数据字节	0	0	0	X	发送数据,接收ACK或NACK
		无TWIDAT动作	1	0	0	X	发送重复开始条件
			0	1	0	X	发送终止条件;清除STO标志
			1	1	0	X	发送终止条件,之后发送起始条件;STO被清除
28H	已发送 TWIDAT 中数据; 已接收ACK	写入数据字节	0	0	0	X	发送数据,接收ACK或NACK
		无TWIDAT动作	1	0	0	X	发送重复开始条件
			0	1	0	X	发送终止条件;清除STO标志
			1	1	0	X	发送终止条件,之后发送起始条件;STO被清除
30H	已发送 TWIDAT 中数据; 已接收NACK	写入数据字节	0	0	0	X	发送数据,接收ACK或NACK
		无TWIDAT动作	1	0	0	X	发送重复开始条件
			0	1	0	X	发送终止条件;清除STO标志
			1	1	0	X	发送终止条件,之后发送起始条件;STO被清除
38H	在SLA+W或数据 传输中丢失仲裁位	无TWIDAT动作	0	0	0	X	TWI总线被释放;进入非寻址从机模式
			1	0	0	X	在总线空闲时发送开始条件





主机接收模式


主机接收模式中，主机从从机接收一系列数据。为进入主机接收模式，一个开始条件，随后一个从机地址+读控制字（SLA+R）地址包表示进入主机接受模式（MR）。

通过设置控制寄存器TWICON中的ENTWI和STA，清除STO和TWINT，TWI逻辑将检测TWI总线并在允许时发出一个开始条件（STA）。当开始条件（STA）传输完毕，通讯中断（TWINT）被置起，状态寄存器（TWISTA）为08H，中断服务程序应将 从机地址和读控制字（SLA+R）写入数据寄存器TWIDAT。在开启下一个传输前清除TWINT标志。

当从机地址和写控制字传输完毕并收到一个“应答”信息时，中断（TWINT）被置起，状态寄存器TWISTA中有几个可能的状态：对主机模式有40H，48H和38H，对从机模式有68H，78H和B0H。

主机接收模式状态码

状态码	TWI总线和硬件接口状态	应用软件响应				TWI执行的下一个动作	
		读/写数据寄存器TWIDAT操作	控制位操作				
			STA	STO	TWINT		AA
08H	已发送开始条件	写入SLA+R	X	0	0	X	发送SLA+R，接收ACK或NACK
10H	已发送重复开始条件	写入SLA+R	X	0	0	X	发送SLA+R，接收ACK或NACK
		写入SLA+W	X	0	0	X	发送SLA+W，TWI将切换到主机发送模式
38H	发送SLA+R或NACK时失去仲裁	无TWIDAT动作	0	0	0	X	TWI总线被释放；进入非寻址从机模式
			1	0	0	X	在总线空闲时发送开始条件
40H	已发送SLA+R；已接收ACK	无TWIDAT动作	0	0	0	0	接收数据，返回NACK
			0	0	0	1	接收数据，返回ACK
48H	已发送SLA+R；已接收NACK	无TWIDAT动作	1	0	0	X	发送重复开始条件
			0	1	0	X	发送终止条件；清除STO标志
			1	1	0	X	发送终止条件，之后发送起始条件；STO被清除
50H	数据已接收；已回应ACK	读取数据	0	0	0	0	接收数据，返回NACK
			0	0	0	1	接收数据，返回ACK
58H	数据已接收；已回应NACK	读取数据	1	0	0	X	发送重复开始条件
			0	1	0	X	发送终止条件；清除STO标志
			1	1	0	X	发送终止条件，之后发送起始条件；STO被清除





从机发送模式


从机发送模式中，从机发送一系列数据到主机。为初始化从机发送模式，必须对控制寄存器TWICON和地址寄存器TWIADR进行初始化：置位控制寄存器TWICON中的ENTWI和AA，清除STA、STO和TWINT；地址寄存器TWIADR中高7位为SH88F6161/SH88F6162准备相应的地址。如果GC置位，SH88F6161/SH88F6162也将响应通用地址（00H）；否则将不响应通用地址。

在TWIADR和TWICON初始化后，SH88F6161/SH88F6162将等待总线对自己地址或通用地址（如果GC被置位）的响应。如果方向标志位是“读”，则TWI进入从机发送模式，否则将进入从机接收模式。在地址和读标志位接收完毕后，中断标志（TWINT）置位，状态寄存器TWISTA有效。

在传输中，如果将应答使能位“AA”清零，TWI将传送最后一个字节，并依据主机接收方发送的应答或不应答信息位进入C0H或C8H状态。总线将切换到非地址从机模式，不在响应主机传输。从而主机接收方将接收到一串“1”。最后一个字节发送完毕后，如果主机仍需额外的数据（传输“应答”信号），则进入C8H状态。

从机发送模式状态码

状态码	TWI总线和硬件接口状态	应用软件响应				TWI执行的下一个动作	
		读/写数据寄存器TWIDAT操作	控制位操作				
			STA	STO	TWINT		AA
A8H	已收到自己SLA+R；已经回应ACK	写入数据字节	X	0	0	0	发送最后数据；等待ACK或NACK回应
			X	0	0	1	发送数据；等待ACK或NACK回应
B0H	作为主机发送SLA+R/W时失去仲裁，收到主机SLA+R；已回应ACK	写入数据字节	X	0	0	0	发送最后数据；等待ACK或NACK回应
			X	0	0	1	发送数据；等待ACK或NACK回应
B8H	已发送TWIDAT数据；已接收ACK回应	写入数据字节	X	0	0	0	发送最后数据；等待ACK或NACK回应
			X	0	0	1	发送数据；等待ACK或NACK回应
C0H	已发送TWIDAT数据；已接收NACK回应	无TWIDAT动作	0	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址
			0	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置
			1	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址；总线空闲时发送“开始条件”
			1	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置；总线空闲时发送“开始条件”
C8H	已发送最后一个TWIDAT数据(AA=0)；已接收ACK回应	无TWIDAT动作	0	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址
			0	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置
			1	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址；总线空闲时发送“开始条件”
			1	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置；总线空闲时发送“开始条件”



从机接收模式

从机接收模式中，从机从主机接收一系列数据。为初始化从机接收模式，必须对控制寄存器TWICON和地址寄存器TWIADR进行初始化：置位控制寄存器TWICON中的ENTWI和AA，清除STA、STO和TWINT；地址寄存器TWIADR中高7位为SH88F6161/SH88F6162准备相应的地址。如果GC置位，SH88F6161/SH88F6162也将响应通用地址（00H）；否则将不响应通用地址。

在TWIADR和TWICON初始化后，SH88F6161/SH88F6162将等待总线对自己地址或通用地址（如果GC被置位）的响应。如果方向标志位是“写”，则TWI进入从机接收模式，否则将进入从机发送模式。在地址和写标志位接收完毕后，中断标志（TWINT）置位，状态寄存器TWISTA有效。

在传输中，如果将应答使能位“AA”清零，TWI将接收最后一个字节并回应“不应答”信息。回应“不应答”可以表示当前从机无法接收更多字节。当AA = 0时，SH88F6161/SH88F6162无法回应对自己地址的访问；但仍然监视总线状态，并可以通过AA = 1恢复对自己地址的相应。可以通过AA = 0暂时将SH88F6161/SH88F6162从总线隔离。


从机接收模式状态码

状态码	TWI总线和硬件接口状态	应用软件响应				TWI执行的下一个动作	
		读/写数据寄存器 TWIDAT操作	控制位操作				
			STA	STO	TWINT		AA
60H	已收到自己SLA+W；已回应ACK	无TWIDAT动作	X	0	0	0	接收数据；发送NACK回应
			X	0	0	1	接收数据；发送ACK回应
68H	作为主机发送SLA+R/W时失去仲裁，收到主机SLA+W；已回应ACK	无TWIDAT动作	X	0	0	0	接收数据；发送NACK回应
			X	0	0	1	接收数据；发送ACK回应
70H	收到主机发送通用地址；已回应ACK	无TWIDAT动作	X	0	0	0	接收数据；发送NACK回应
			X	0	0	1	接收数据；发送ACK回应
78H	作为主机发送SLA+R/W时失去仲裁，收到主机发送通用地址；已回应ACK	无TWIDAT动作	X	0	0	0	接收数据；发送NACK回应
			X	0	0	1	接收数据；发送ACK回应



续上表

80H	处于已寻址状态； 已收到数据； 已回应ACK	读取数据	X	0	0	0	接收数据；发送NACK回应
			X	0	0	1	接收数据；发送ACK回应
88H	处于已寻址状态； 已收到数据； 已回应NACK	读取数据	0	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址
			0	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置
			1	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址；总线空闲时发送“开始条件”
			1	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置；总线空闲时发送“开始条件”
90H	处于通用地址已寻址状态；已收到数据；已回应ACK	读取数据	X	0	0	0	接收数据；发送NACK回应
			X	0	0	1	接收数据；发送ACK回应
98H	处于通用地址已寻址状态；已收到数据；已回应NACK	读取数据	0	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址
			0	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置
			1	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址；总线空闲时发送“开始条件”
			1	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置；总线空闲时发送“开始条件”
A0H	作为从机时收到终止条件或重复开始条件	无TWIDAT动作	0	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址
			0	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置
			1	0	0	0	切换至非寻址从机模式；不响应自己地址和通用地址；总线空闲时发送“开始条件”
			1	0	0	1	切换至非寻址从机模式；响应自己地址，是否响应通用地址依赖于寄存器TWIADR中GC的设置；总线空闲时发送“开始条件”



其它模式

除上述状态码外，两个状态码没有明确的TWI状态。状态0F8H表示由于中断标志TWINT未置起，没有相应的状态信息。当中断TWINT未置起，即在清除一个状态后到一个新状态建立前均由0F8H进行填充。

状态00H表示在TWI总线通讯中有错误发生，即传输中有非法的开始条件或终止条件发生。例如在传输地址，数据或回应ACK应答时有起始条件或终止条件发生。当总线扰乱了内部逻辑时也会产生00H状态。当非法状态出现时，会置起中断标志位TWINT。可通过置起STO并清除TWINT标志恢复到正常通讯，SH88F6161/SH88F6162将进入非寻址从机模式，并自动清除STO标志。数据线和时钟线将被释放，线上无终止条件传送。

其它模式状态码

状态码	TWI总线和硬件接口状态	应用软件响应				TWI执行的下一个动作	
		读/写数据寄存器 TWIDAT操作	控制位操作				
			STA	STO	TWINT		AA
F8H	没有有效状态码；TWINT=0	无TWIDAT动作	无TWICON动作				等待或处理当前传输
00H	在主机或寻址从机模式下有非法开始条件或终止条件发送；接口导致TWI内部逻辑混乱	无TWIDAT动作	0	1	0	x	只有内部硬件受影响；释放总线；切换到非寻址从机模式；清除STO



9.3.5 寄存器

Table 9.14 TWI控制寄存器

C0H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWICON	TOUT	ENTWI	STA	STO	TWINT	AA	TFREE	EFREE
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	TOUT	总线超时标志位 0: 无超时发生 1: 当TWI总线低电平超过 $N \cdot T_{sys}$ 时置位。必须由软件清除 N值由TWITOUT寄存器决定
6	ENTWI	TWI使能位 0: 关闭TWI功能 1: 开启TWI功能
5	STA	起始位 0: 不会发送起始条件 1: 当总线空闲时发送起始条件
4	STO	终止位 0: 不会发送终止条件 1: 作为主机时发送终止条件；作为从机时不向总线发送终止条件，但状态恢复到非寻址从机状态。硬件将自动清除该标志位
3	TWINT	TWI串行中断标志位 0: 没有TWI串行中断发生 1: 产生TWI通讯状态中除0F8H之外的状态时置位，必须由软件清除
2	AA	声明应答标志 0: 回复“不应答”信号（SDA高电平） 1: 回复“应答”信号（SDA低电平）
1	TFREE	SCL高电平超时标志位 0: 无超时发生 1: 参与总线传输时，如时钟线高电平超过 $T_{FREE} = T_{sys} \cdot TWTFREE \cdot 256$ 所定义的系统时钟个数时置位。必须由软件清除。 注意： 必须保证 T_{FREE} 大于总线的 $t_{SCL}/2$ (t_{SCL} 为时钟线的周期)
0	EFREE	SCL高电平超时使能位 0: 禁止SCL总线高电平超时判断 1: 允许SCL总线高电平超时判断

特别提示：TOUT，TWINT，TFREE均将触发TWI中断，三者共享一个中断向量。



Table 9.15 TWI总线超时计数寄存器

C6H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWTOUT	CNT1	CNT0	-	-	-	-	-	-
读/写	读/写	读/写	-	-	-	-	-	-
复位值 (POR/WDT/LVR)	0	0	-	-	-	-	-	-

位编号	位符号	说明
7-6	CNT[1:0]	总线超时计数控制位 00: N = 25000 01: N = 50000 10: N = 100000 11: N = 200000 N的值在总线超时功能中使用

Table 9.16 TWI状态寄存器

C1H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWISTA	TWISTA.7	TWISTA.6	TWISTA.5	TWISTA.4	TWISTA.3	CR.1	CR.0	ETOT
读/写	读	读	读	读	读	读/写	读/写	读/写
复位值 (POR/WDT/LVR)	1	1	1	1	1	0	0	0

位编号	位符号	说明
7-3	TWISTA [7:3]	TWI串行通讯状态位 参见相应的状态描述
2-1	CR[0:1]	TWI分频系数 00: 64 01: 16 10: 4 11: 1 CR[1:0]的值在发送波特率的计算公式中使用，详见频率生成单元
0	ETOT	总线超时使能位 0: 禁止总线超时判断 1: 使能总线超时判断

Table 9.17 TWI高电平超时计数寄存器

C7H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWTFREE	TWTFREE.7	TWTFREE.6	TWTFREE.5	TWTFREE.4	TWTFREE.3	TWTFREE.2	TWTFREE.1	TWTFREE.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	TWTFREE[7:0]	TWTFREE超时检测配置位



Table 9.18 TWI比特率寄存器

C2H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWIBR	TWIBR.7	TWIBR.6	TWIBR.5	TWIBR.4	TWIBR.3	TWIBR.2	TWIBR.1	TWIBR.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	TWIBR[7:0]	TWI比特率配置位

Table 9.19 TWI地址寄存器

C3H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWIADR	TWA.6	TWA.5	TWA.4	TWA.3	TWA.2	TWA.1	TWA.0	GC
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-1	TWIADR[6:0]	TWI地址配置位 配置SH88F6161/SH88F6162作为从机时的地址
0	GC	通用地址使能位 0: 禁止响应通用地址 1: 允许响应通用地址

Table 9.20 TWI数据寄存器

C4H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWIDAT	TWIDAT.7	TWIDAT.6	TWIDAT.5	TWIDAT.4	TWIDAT.3	TWIDAT.2	TWIDAT.1	TWIDAT.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	TWIDAT[7:0]	TWI通讯数据寄存器

Table 9.21 TWI地址屏蔽寄存器

C5H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
TWIAMR	TWIAMR.7	TWIAMR.6	TWIAMR.5	TWIAMR.4	TWIAMR.3	TWIAMR.2	TWIAMR.1	-
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	-
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	-

位编号	位符号	说明
7-1	TWIAMR[7:1]	TWIAMR寄存器的每一位可屏蔽TWIADR地址寄存器中相应的地址位。如果屏蔽位置1，地址匹配逻辑忽略输入的地址位与TWIADR中的相应地址位的比较结果；如果屏蔽位置0，不忽略相应位的比较结果。




9.4 串行外部设备接口 (SPI)

9.4.1 特性

- 全双工，三线同步传输
- 主从机操作
- 8个可编程主时钟频率
- 极性相位可编程的串行时钟
- 带MCU中断的主模式故障出错标志
- 写入冲突标志保护
- 可选择LSB或MSB传输

串行外部设备接口 (SPI) 是一种高速串行通信接口，允许 MCU 与外围设备 (包括其它 MCU) 进行全双工，同步串行通讯。

下图所示即为典型的由一个主设备和若干从属外部设备组成的SPI总线网络，主设备通过3条线连接所有从设备，主设备控制连接从属设备SS引脚的4个并行端口来选中其中一个从属设备进行通讯。



9.4.2 信号描述

主输出从输入 (MOSI)

该路信号连接主设备和从设备。数据通过MOSI从主设备串行传送到从设备，主设备输出，从设备输入。

主输入从输出 (MISO)

该路信号连接从设备和主设备。数据通过MISO从从设备串行传送到主设备，从设备输出，主设备输入。当SPI配置为从设备并未被选中 (\overline{SS} 引脚为高电平)，从设备的MISO引脚处于高阻状态。

SPI串行时钟 (SCK)

SCK信号用作控制MOSI和MISO线上输入输出数据的同步移动。每8时钟周期线上传送一个字节。如果从设备未被选中 (\overline{SS} 引脚为高电平)，SCK信号被此从设备忽略。

从设备选择引脚 (\overline{SS})

每个从属外围设备由一个从选择引脚 (\overline{SS} 引脚) 选择，当引脚信号为低电平时，表明该从设备被选中。主设备可以通过软件控制连接于从设备 \overline{SS} 引脚的端口电平选择每个从设备，很明显，只有一个主设备可以驱动通讯网络。为了防止MISO总线冲突，同一时间只允许一个从设备与主设备通讯。在主设备模式中，当 \overline{SS} 引脚状态变为低电平时，SPI状态寄存器SPSTA中MODF标志位置1，以防止多个主设备驱动MOSI和SCK。

下列情况， \overline{SS} 引脚可以作为普通端口或其它功能使用：

(1) 设备作为主设备，SPI控制寄存器SPCON寄存器的SSDIS位置1。这种配置仅仅存在于通讯网络中只有一个主设备的情况，因此，SPI状态寄存器SPSTA中MODF标志位不会被置1。

(2) 设备配置为从设备，SPI控制寄存器SPCON的CPHA位和SSDIS位置1。这种配置情况存在于只有一个主设备一个从设备的通讯网络中，因此，设备总是被选中的，主设备也不需要控制从设备的 \overline{SS} 引脚选择其作为通讯目标。

注意：对于从设备，当CPHA = '0' 时， \overline{SS} 引脚产生下降沿才能启动正确发送，即将写入SPDAT的数据发送出去。




9.4.3 波特率

在主模式下，SPI的波特率有八种可选择的频率，分别是内部时钟的2，4，8，16，32，64，128或256分频，可以通过设定SPCON寄存器的SPR[2:0]位进行选择。

9.4.4 功能描述

下图所示是SPI模块的详细结构。



SPI模块框图




9.4.5 工作模式

SPI 可配置为主模式或从模式中的一种。SPI 模块的配置和初始化通过设置 SPCON 寄存器（串行外围设备控制寄存器）来完成。配置完成后，通过设置 SPSTA（串行外围设备状态寄存器）和 SPDAT（串行外围设备数据寄存器）来完成数据传送。

在SPI通讯期间，数据同步地被串行的移进移出。串行时钟线（SCK）使两条串行数据线（MOSI和MISO）上数据的移动和采样保持同步。从设备选择线（ \overline{SS} ）可以独立地选择SPI从属设备；如果从设备没有被选中，则不能参与SPI总线上的活动。

当SPI主设备通过MOSI线传送数据到从设备时，从设备通过MISO线发送数据到主设备作为响应，这就实现了在同一时钟下数据发送和接收的同步全双工传输。发送移位寄存器和接收移位寄存器使用相同的特殊功能器地址，对SPI数据寄存器SPDAT进行写操作将写入发送移位寄存器，对SPDAT寄存器进行读操作将获得接收移位寄存器的数据。



全双工主从互联网

主模式

(1) 模式启动

SPI主设备控制SPI总线上所有数据传送的启动。当SPCON寄存器中的MSTR位置1时，SPI在主模式下运行，只有一个主设备可以启动传送。

(2) 发送

在SPI主模式下，写一个字节数据到SPI数据寄存器SPDAT，数据将会写入发送移位缓冲器。如果发送移位寄存器已经存在一个数据，那么主SPI产生一个WCOL信号以表明写入太快。但是在发送移位寄存器中的数据不会受到影响，发送也不会中断。另外如果发送移位寄存器为空，那么主设备立即按照SCK上的SPI时钟频率串行地移出发送移位寄存器中的数据到MOSI线上。当传送完毕，SPSTA寄存器中的SPIF位被置1。如果SPI中断被允许，当SPIF位置1时，也会产生一个中断。

(3) 接收

当主设备通过MOSI线传送数据给从设备时，相对应的从设备同时也通过MISO线将其发送移位寄存器的内容传送给主设备的接收移位寄存器，实现全双工操作。因此，SPIF标志位置1即表示传送完成也表示接收数据完毕。从设备接收的数据按照MSB或LSB优先的传送方向存入主设备的接收移位寄存器。当一个字节的数据完全被移入接收寄存器时，处理器可以通过读SPDAT寄存器获得该数据。如果发生超限（SPIF标志未被清0，又发送一个字节数据），RXOV位置1，表示发生数据超限，此时接收移位寄存器保持原有数据并且SPIF位置1，这样直到SPIF位被清0，SPI主设备将不会接收任何数据。当接收到一个字节的数后，但在软件已清除SPIF标志的情况下，后一字节数据在完整接收结束的时间点才会去破坏前一字节数据。

从模式

(1) 模式启动

当SPCON寄存器中的MSTR位清0，SPI在从模式下运行。在数据传送之前，从设备的 \overline{SS} 引脚必须被置低，而且必须保持低电平直到一个字节数据传送完毕。

(2) 发送与接收

从属模式下，按照主设备控制的SCK信号，数据通过MOSI引脚移入，MISO引脚移出。一个位计数器记录SCK的边沿数，当接收移位寄存器移入8位数据（一个字节）同时发送移位寄存器移出8位数据（一个字节），SPIF标志位被置1。数据可以通过读取SPDAT寄存器获。如果SPI中断被允许，当SPIF置1时，也会产生一个中断。


为防止超限，SPI从设备在向接收移位寄存器移入数据之前也必须软件清零SPIF标志位，否则RXOV位置1，表示发生数据超限。此时接收移位寄存器保持原有数据并且SPIF位置1，这样SPI从设备将不会接收任何数据直到SPIF清0。

SPI从设备不能启动数据传送，所以SPI从设备必须在主设备开始一次新的数据传送之前将要传送的数据写入发送移位寄存器。如果从设备在第一次开始发送之前未写入数据，从设备将传送“0x00”字节给主设备。如果写SPDAT操作发生在传送过程中，那么SPI从设备的WCOL标志位置1，即如果传送移位寄存器已经含有数据，SPI从设备的WCOL位置1，表示写SPDAT冲突。但是移位寄存器的数据不受影响，传送也不会被中断。




9.4.6 传送形式

通过软件设置SPCON寄存器的CPOL位和CPHA位，用户可以选择SPI时钟极性和相位的四种组合方式。CPOL位定义时钟的极性，即空闲时的电平状态，它对SPI传输格式影响不大。CPHA位定义时钟的相位，即定义允许数据采样移位的时钟边沿。在主从通讯的两个设备中，时钟极性相位的设置应一致。




数据传送形式 (CPHA = 0)

如果CPHA = 0，SCK的第一个沿捕获数据，从设备必须在SCK的第一个沿之前将数据准备好，因此，SS引脚的下降沿从设备开始发送数据。SS引脚在每次传送完一个字节之后必须被拉高，在发送下一个字节之前重新设置为低电平，因此当CPHA = 0，SSDIS不起作用。



数据发送形式 (CPHA = 1)

如果CPHA = 1，主设备在SCK的第一个沿将数据输出到MOSI线上，从设备把SCK的第一个沿作为开始发送信号。用户必须在第一个SCK的两个沿内完成写SPDAT的操作。SS引脚在每个字节数据的传送过程始终保持低电平。这种数据传输形式是一个主设备一个从设备之间通信的首选形式。



CPHA/SS时序

注意：当SPI用作从设备模式，且SPCON寄存器的CPOL位清0，PX.X/SCK端口必须设置为输入模式，并在SPEN位置1前打开上拉电阻。



9.4.7 出错检测

SPSTA寄存器中的标志位表示在SPI通讯中的出错情况:

(1) 模式故障 (MODF)

SPI主模式下的模式故障出错表明 \overline{SS} 引脚上的电平状态与实际的设备模式不一致。SPSTA寄存器中MODF位置1后,表明系统控制存在多主设备冲突的问题。这种情况下, SPI系统受到如下影响:

- 产生 SPI 接收/错误 CPU 中断请求;
- SPSTA 寄存器的 SPEN 位清 0, SPI 被禁止;
- SPCON 寄存器的 MSTR 位清 0。

当SPCON寄存器的 \overline{SS} 引脚禁止位(SSDIS)清0, \overline{SS} 引脚信号为低时, MODF标志位置1。然而, 对于只有一个主设备的系统来说, 主设备的 \overline{SS} 引脚被拉低, 那决不是另外一个主设备试图驱动网络。这种情况下, 为防止MODF置1, 可使SPCON寄存器中的SSDIS位置1, \overline{SS} 引脚作为普通I/O口或是其它功能引脚。

重新启动串行通信时, 用户必须将MODF位软件清0, 将SPCON寄存器中的MSTR位和SPSTA寄存器的SPEN位置1, 重新启动主模式。

(2) 写冲突 (WCOL)

在发送数据序列期间写入SPDAT寄存器会引起的写冲突, SPSTA寄存器中的WCOL位置1。WCOL位置1不会引起中断, 发送也不会中止。WCOL位需由软件清0。

(3) 超限情况 (RXOV)


主设备或从设备尚未清除SPIF位, 主或从设备又发送一个字节数据时, 超限情况发生。在这种情况下, 接收移位寄存器保持原有数据, 同样SPI设备直到SPIF被清除后才会再接收数据。在SPIF位被清除之前继续调用中断, 发送也不会中止。RXOV位置1不会引起中断, RXOV位需由软件清0。

9.4.8 中断

两种SPI状态标志SPIF & MODF能产生一个CPU中断请求。

串行外围设备数据发送标志, SPIF: 完成一个字节发送后由硬件置1。

模式故障标志, MODF: 该位被置1表示 \overline{SS} 引脚上的电平与SPI模式不一致的。SSDIS位为0并且MODF置1将产生SPI接收器/出错CPU中断请求。当SSDIS置1时, 无MODF中断请求产生。



SPI中断请求的产生



9.4.9 寄存器

Table 9.22 SPI控制寄存器

F9H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SPCON	DIR	MSTR	CPHA	CPOL	SSDIS	SPR2	SPR1	SPR0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	DIR	传送方向选择位 0: MSB 优先发送 1: LSB 优先发送
6	MSTR	SP 设备选择位 0: 配置 SPI 作为从属设备 1: 配置 SPI 作为主设备
5	CPHA	时钟相位控制位 0: SCK 周期的第一沿采集数据 1: SCK 周期的第二沿采集数据
4	CPOL	时钟极性控制位 0: 在 Idle 状态下 SCK 处于低电平 1: 在 Idle 状态下 SCK 处于高电平
3	SSDIS	SS引脚控制位 0: 在主和从属模式下, 打开 \overline{SS} 引脚 1: 在主和从属模式下, 关闭 \overline{SS} 引脚 如果 SSDIS 置 1, 不产生 MODF 中断请求。 在从属模式下, 如果 CPHA = 0, 该位不起作用。
2-0	SPR[2:0]	串行外部设备时钟速率选择位 000: $f_{SYS}/2$ 001: $f_{SYS}/4$ 010: $f_{SYS}/8$ 011: $f_{SYS}/16$ 100: $f_{SYS}/32$ 101: $f_{SYS}/64$ 110: $f_{SYS}/128$ 111: $f_{SYS}/256$



Table 9.23 SPI状态寄存器

F8H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SPSTA	SPEN	SPIF	MODF	WCOL	RXOV	-	-	-
读/写	读/写	读/写	读/写	读/写	读/写	-	-	-
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	-	-	-

位编号	位符号	说明
7	SPEN	SPI控制位 0: 关闭SPI 1: 打开SPI接口
6	SPIF	串行外部设备数据传送标志位 0: 由软件清0 1: 表明已完成数据传输, 由硬件置1
5	MODF	模式故障位 0: 由软件清0 1: 表明SS引脚电平与SPI模式不一致, 由硬件置1
4	WCOL	写入冲突标志位 0: 由软件清0, 表明已处理写入冲突 1: 由硬件置1, 表明检测到一个冲突
3	RXOV	接收超限位 0: 表明已处理接收超限, 由软件清0 1: 表明已检测到接收超限, 由硬件置1

Table 9.24 SPI数据寄存器

FAH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SPDAT	SPDAT7	SPDAT6	SPDAT5	SPDAT4	SPDAT3	SPDAT2	SPDAT1	SPDAT0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SPDAT[7:0]	写入SPDAT的数据被放置到发送移位寄存器中。 读取SPDAT时将获得接收移位寄存器的数据。

注意: 当关闭SPI功能后, 读取SPI数据寄存器SPDAT的数据无效。



9.5 增强型通用异步收发器 (EUART0/EUART1)

9.5.1 特性

- SH88F6161/SH88F6162带有2个EUART，兼容传统8051
- EUART0/EUART1自带波特率发生器，波特率可选择系统时钟分频或自带波特率发生器溢出率的1/16
- 增强功能包括帧出错检测及自动地址识别
- EUART0/EUART1都有四种工作方式

9.5.2 EUART0

EUART0工作方式

EUART0有4种工作方式。在通信之前用户必须先初始化SCON，选择方式和波特率。

在所有四种方式中，任何将SBUF作为目标寄存器的写操作都会启动发送。在方式0中由条件RI = 0和REN = 1初始化接收。这会在TXD引脚上产生一个时钟信号，然后在RXD引脚上移8位数据。在其它方式中由输入的起始位初始化接收（如果RI = 0和REN = 1）。外部发送器通信以发送起始位开始。

EUART0工作方式列表


SM0	SM1	方式	类型	波特率	帧长度	起始位	停止位	第9位
0	0	0	同步	$f_{sys}/(4或12)$	8位	无	无	无
0	1	1	异步	自带波特率发生器的溢出率/16	10位	1	1	无
1	0	2	异步	$f_{sys}/(32或64)$	11位	1	1	0, 1
1	1	3	异步	自带波特率发生器的溢出率/16	11位	1	1	0, 1

方式0: 同步，半双工通讯

方式0支持与外部设备的同步通信。在RXD引脚上收发串行数据，TXD引脚发送移位时钟。SH88F6161/SH88F6162提供TXD引脚上的移位时钟，因此这种方式是串行通信的半双工方式。在这个方式中，每帧收发8位，低位先接收或发送。


通过置SM2位（SCON.5）为0或1，波特率固定为系统时钟的1/12或1/4。当SM2位等于0时，串行端口以系统时钟的1/12运行。当SM2位等于1时，串行端口以系统时钟的1/4运行。与标准8051唯一不同的是，SH88F6161/SH88F6162在方式0中有可变波特率。

功能块框图如下图所示。数据通过RXD引脚移入和移出串行端口，移位时钟由TXD引脚输出。






任何将SBUF作为目标寄存器的写操作都会启动发送。下一个系统时钟TX控制块开始发送。数据转换发生在移位时钟的下降沿，移位寄存器的内容逐次从左往右移位，空位置0。当移位寄存器中的所有8位都发送后，TX控制模块停止发送操作，然后在下一个系统时钟的上升沿将TI置位（SCON.1）。



Send Timing of Mode 0


REN（SCON.4）置1和RI（SCON.0）清0初始化接收。下一个系统时钟启动接收，在移位时钟的上升沿锁存数据，接收转换寄存器的内容逐次向左移位。当所有8位数据都移到移位寄存器中后，RX控制块停止接收，在下一个系统时钟的上升沿RI置位，直到被软件清零才允许下一次接收。



Receive Timing of Mode 0


方式1：8位EUART，可变波特率，异步全双工

方式1提供10位全双工异步通信，10位由一个起始位（逻辑0），8个数据位（低位为第一位）和一个停止位（逻辑1）组成。在接收时，这8个数据位存储在SBUF中而停止位存储在RB8（SCON.2）中。方式1中的波特率固定为自带波特率发生器溢出率的1/16。功能块框图如下图所示。





任何将SBUF作为目标寄存器的写操作都会启动发送，实际上发送是从16分频计数器中的下一次跳变之后的系统时钟开始的，因此位时间与16分频计数器是同步的，与对SBUF的写操作不同步。起始位首先在TXD引脚上移出，然后是8位数据位。在发送移位寄存器中的所有8位数据都发送完后，停止位在TXD引脚上移出，在停止位发出的同时TI标志置位。




Send Timing of Mode 1

只有REN置位时才允许接收。当RXD引脚检测到下降沿时串行口开始接收串行数据。为此，CPU对RXD不断采样，采样速率为波特率的16倍。当检测下降沿时，16分频计数器立即复位，这有助于16分频计数器与RXD引脚上的串行数据位同步。16分频计数器把每一位的时间分为16个状态，在第7、8、9状态时，位检测器对RXD端的电平进行采样。为抑制噪声，在这3个状态采样中至少有2次采样值一致数据才被接收。如果所接收的第一位不是0，说明这位不是一帧数据的起始位，该位被忽略，接收电路被复位，等待RXD引脚上另一个下降沿的到来。若起始位有效，则移入移位寄存器，并接着移入其它位到移位寄存器。8个数据位和1个停止位移入之后，移位寄存器的内容被分别装入SBUF和RB8中，RI置位，但必须满足下列条件：

- (1) RI = 0
- (2) SM2 = 0或者接收的停止位 = 1

如果这些条件被满足，那么停止位装入RB8，8个数据位装入SBUF，RI被置位。否则接收的帧会丢失。这时，接收器将重新去探测RXD端是否另一个下降沿。用户必须用软件清零RI，然后才能再次接收。




Receive Timing of Mode 1




方式2: 9位EUART, 固定波特率, 异步全双工

这个方式使用异步全双工通信中的11位。一帧由一个起始位（逻辑0），8个数据位（低位为第一位），一个可编程的第9数据位和一个停止位（逻辑1）组成。方式2支持多机通信和硬件地址识别（详见**多机通讯**章节）。在数据传送时，第9数据位（SCON中的TB8）可以写0或1，例如，可写入PSW中的奇偶位P，或用作多机通信中的数据/地址标志位。当接收到数据时，第9数据位移入RB8而停止位不保存。PCON中的SMOD位选择波特率为系统工作频率的1/32或1/64。功能块框图如下所示。



任何将SBUF作为目标寄存器的写操作都会启动发送，同时也将TB8载入到发送移位寄存器的第9位中。实际上发送是从16分频计数器中的下一次跳变之后的系统时钟开始的，因此位时间与16分频计数器是同步的，与对SBUF的写操作不同步。起始位首先在TXD引脚上移出，然后是9位数据。在发送转换寄存器中的所有9位数据都发送完后，停止位在TXD引脚上移出，在停止位开始发送时TI标志置位。




Send Timing of Mode 2



只有REN置位时才允许接收。当RXD引脚检测到下降沿时串行口开始接收串行数据。为此，CPU对RXD不断采样，采样速率为波特率的16倍。当检测下降沿时，16分频计数器立即复位。这有助于16分频计数器与RXD引脚上的串行数据位同步。16分频计数器把每一位的时间分为16个状态，在第7、8、9状态时，位检测器对RXD端的电平进行采样。为抑制噪声，在这3个状态采样中至少有2次采样值一致数据才被接收。如果所接收的第一位不是0，说明这位不是一帧数据的起始位，该位被忽略，接收电路被复位，等待RXD引脚上另一个下降沿的到来。若起始位有效，则移入移位寄存器，并接着移入其它位到移位寄存器。9个数据位和1个停止位移入之后，移位寄存器的内容被分别装入SBUF和RB8中，RI置位，但必须满足下列条件：

- (1) RI = 0
- (2) SM2 = 0或者接收的第9位= 1，且接收的字节符合约定从机地址


如果这些条件被满足，那么第9位移入RB8，8位数据移入SBUF，RI被置位。否则接收的数据帧会丢失。在停止位的当中，接收器回到寻找RXD引脚上的另一个下降沿。用户必须用软件清除RI，然后才能再次接收。



Receive Timing of Mode 2

方式3：9位EUART，可变波特率，异步全双工


方式3使用方式2的传输协议以及方式1的波特率产生方式。





波特率

EUART0自带一个波特率发生器，它实质上就是一个15位递增计数器。



由图得到，波特率发生器的溢出率为

$$SBRT_{overflowrate} = \frac{F_{sys}}{32768 - SBRT}, \quad SBRT = [SBRTH, SBRTL]$$

因此，EUART0在各模式下的波特率计算公式如下。

在方式0中，波特率可编程为系统时钟的1/12或1/4，由SM2位决定。当SM2为0时，串行端口在系统时钟的1/12下运行。当SM2为1时，串行端口在系统时钟的1/4下运行。

在方式1和方式3中，波特率可微调，精度为一个系统时钟，公式如下：

$$BaudRate = \frac{F_{sys}}{16 \times (32768 - SBRT) + BFINE}$$

例如：F_{sys} = 8MHz，需要得到115200Hz的波特率，SBRT和SFINE值计算方法如下：

$$8000000/16/115200 = 4.34$$

$$SBRT = 32768 - 4 = 32764$$

$$115200 = 8000000/(16 \times 4 + BFINE)$$

$$BFINE = 5.4 \approx 5$$

此微调方式计算出的实际波特率为115942，误差为0.64%；以往方式计算出的波特率误差为8.5%。

在方式2中，波特率固定为系统时钟的1/32或1/64，由SMOD位（PCON.7）中决定。当SMOD位为0时，EUART0以系统时钟的1/64运行。当SMOD位为1时，EUART0以系统时钟的1/32运行。

$$BaudRate = 2^{SMOD} \times \left(\frac{f_{SYS}}{64}\right)$$



多机通讯

软件地址识别

方式2和方式3具有适用于多机通讯功能。在这两个方式下，接收的是9位数据，第9位移入RB8中，之后是停止位。可以这样设定EUART0：当接收到停止位，且RB8 = 1时，串行口中断有效（请求标志RI置位）。此时置位SCON寄存器的SM2，EUART0工作在多机通讯模式。

在多机通讯系统中，按如下所述来使用这一功能。当主机要发送一数据块给几个从机中的一个时，先发送一地址字节，以寻址目标从机。地址字节与数据字节可用第9数据位来区别，地址字节的第9位为1，数据字节的第9位为0。

如果从机SM2为1，则不会响应数据字节中断。地址字节可以使所有从机产生中断，每一个从机都检查所接收到的地址字节，以判别本机是不是目标从机。被寻到的从机对SM2位执行清零操作，并准备接收即将到来的数据字节。当接收完毕时，从机再一次将SM2置位。没有被寻址的从机，则保持SM2位为1，不响应数据字节。

注意：在方式0中，SM2用来2倍频波特率。在方式1中，SM2用来检测停止位是否有效，如果SM2 = 1，接收中断不会响应直到接收到一个有效的停止位。

自动（硬件）地址识别

在方式2和方式3中，SM2置位，EUART0运行状态如下：接收到停止位，RB8的第9位为1（地址字节），且接收到的数据字节符合EUART0的从机地址，EUART0产生一个中断。从机将SM2清零，接收后续数据字节。

第9位为1表明该字节是地址而非数据。当主机要发送一组数据给几个从机中的一个时，必须先发送目标从机地址。所有从机等待接收地址字节，为了确保仅在接收地址字节时产生中断，SM2位必须置位。自动地址识别的特点是只有地址匹配的从机才能产生中断，硬件完成地址比较。

中断产生后，地址匹配的从机清零SM2，继续接收数据字节。地址不匹配的从机不受影响，将继续等待接收和它匹配的地址字节。全部信息接收完毕后，地址匹配的从机应该再次把SM2置位，忽略所有传送的非地址字节，直到接收到下一个地址字节。

使用自动地址识别功能时，主机可以通过调用给定的从机地址选择与一个或多个从机通信。主机使用广播地址可以寻址所有从机。有两个特殊功能寄存器，从机地址（SADDR）和地址屏蔽（SADEN）。从机地址是一个8位的字节，存于SADDR寄存器中。SADEN用于定义SADDR各位的有效与否，如果SADEN中某一位为0，则SADDR中相应位被忽略，如果SADEN中某一位置位，则SADDR中相应位将用于产生约定地址。这可以使用户在不改变SADDR寄存器中的从机地址的情况下灵活地寻址多个从机。

	从机1	从机2
SADDR	10100100	10100111
SADEN（为0的位被忽略）	11111010	11111001
约定地址	10100x0x	10100xx1
广播地址（SADDR或SADEN）	1111111x	11111111

从机1和从机2的约定地址最低位是不同的。从机1忽略了最低位，而从机2的最低位是1。因此只与从机1通讯时，主机必须发送最低位为0的地址（10100000）。类似地，从机1的第1位为0，从机2的第1位被忽略。因此，只与从机2通讯时，主机必须发送第1位为1的地址（10100011）。如果主机需要同时与两从机通讯，则第0位为1，第1位为0，第2位被两从机都忽略，两个不同的地址用于选定两个从机（1010 0001和1010 0101）。

主机可以通过广播地址与所有从机同时通讯。这个地址等于SADDR和SADEN的位或，结果中的0表示该位被忽略。多数情况下，广播地址为0xFFh，该地址可被所有从机应答。

系统复位后，SADDR和SADEN两个寄存器初始化为0，这两个结果设定了约定地址和广播地址为XXXXXXXX（所有位都被忽略）。这有效地去除了多从机通讯的特性，禁止了自动寻址方式。这样的EUART0将对任何地址都产生应答，兼容了不支持自动地址识别的8051控制器。用户可以按照上面提到的方法实现软件地址识别的多机通讯。



帧出错检测

当寄存器PCON中的SSTAT位为逻辑1时，帧出错检测功能才有效。3个错误标志位被置位后，只能通过软件清零，尽管后续接收的帧没有任何错误也不会自动清零。

注意：SSTAT位必须为逻辑1是访问状态位（FE，RXOV和TXCOL），SSTAT位为逻辑0时是访问方式选择位（SM0，SM1和SM2）。

发送冲突

如果在一个发送正在进行时，用户软件写数据到SBUF寄存器时，发送冲突位（SCON寄存器中的TXCOL位）置位。如果发生了冲突，新数据会被忽略，不能被写入发送缓冲器。

接收溢出

如果在接收缓冲器中的数据未被读取之前，RI清零，又有新的数据存入接收缓冲器，那么接收溢出位（SCON寄存器中的RXOV位）置位。如果发生了接收溢出，接收缓冲器中原来的数据将丢失。

帧出错

如果检测到一个无效（低）停止位，那么帧出错位（寄存器SCON中的FE）置位。

注意：在发送之前TXD，引脚必须被设置为输出高电平。

寄存器

Table 9.25 电源控制寄存器

87H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON	SMOD	SSTAT	-	-	GF1	GF0	PD	IDL
读/写	读/写	读/写	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	0	0	0	0

位编号	位符号	说明
7	SMOD	波特率加倍器 0: 在方式2中，波特率为系统时钟的1/64 1: 在方式2中，波特率为系统时钟的1/32
6	SSTAT	SCON[7:5]功能选择 0: SCON[7:5]工作方式作为SM0，SM1，SM2 1: SCON[7:5]工作方式作为FE，RXOV，TXCOL
3-2	GF[1:0]	用于软件的通用标志位
1	PD	掉电模式控制位
0	IDL	空闲模式控制位



Table 9.26 EUART0控制及状态寄存器

98H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SCON	SM0 /FE	SM1 /RXOV	SM2 /TXCOL	REN	TB8	RB8	TI	RI
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-6	SM[0:1]	EUART0串行方式控制位, SSTAT = 0 00: 方式0, 同步方式, 固定波特率 01: 方式1, 8位异步方式, 可变波特率 10: 方式2, 9位异步方式, 固定波特率 11: 方式3, 9位异步方式, 可变波特率
7	FE	EUART0帧出错标志位, 当FE位被读时, SSTAT位必须被置位 0: 无帧出错, 由软件清零 1: 帧出错, 由硬件置位
6	RXOV	EUART0接收溢出标志位, 当RXOV位被读时, SSTAT位必须被置位 0: 无接收溢出, 由软件清零 1: 接收溢出, 由硬件置位
5	SM2	EUART0多处理机通讯允许位 (第9位“1”校验器), SSTAT = 0 0: 在方式0下, 波特率是系统时钟的1/12 在方式1下, 禁止停止位确认检验, 任何停止位都会置位RI 在方式2和3下, 任何字节都会置位RI 1: 在方式0下, 波特率是系统时钟的1/4 在方式1下, 允许停止位确认检验, 只有有效的停止位 (1) 才能置位RI 在方式2和3下, 只有地址字节 (第9位 = 1) 才能置位RI
5	TXCOL	EUART0发送冲突标志位, 当TXCOL位被读时, SSTAT位必须被置位 0: 无发送冲突, 由软件清零 1: 发送冲突, 由硬件置位
4	REN	EUART0接收器允许位 0: 接收禁止 1: 接收允许
3	TB8	在EUART0的方式2和3下发送的第9位, 由软件置位或清零
2	RB8	在EUART0的方式1, 2和3下接收的第9位 在方式0下, 不使用RB8 在方式1下, 如果接收中断发生, 停止位移入RB8 在方式2和3下, 接收第9位
1	TI	EUART0的传送中断标志位 0: 由软件清零 1: 由硬件置位
0	RI	EUART0的接收中断标志位 0: 由软件清零 1: 由硬件置位



Table 9.27 EUART0数据缓冲器寄存器

99H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SBUF	SBUF.7	SBUF.6	SBUF.5	SBUF.4	SBUF.3	SBUF.2	SBUF.1	SBUF.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
位编号	位符号	说明						
7-0	SBUF[7:0]	这个寄存器寻址两个寄存器：一个移位寄存器和一个接收锁存寄存器 SBUF的写入将发送字节到移位寄存器中，然后开始传输 SBUF的读取返回接收锁存器中的内容						

Table 9.28 EUART0从机地址及地址屏蔽寄存器

9AH-9BH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SADDR (9AH)	SADDR.7	SADDR.6	SADDR.5	SADDR.4	SADDR.3	SADDR.2	SADDR.1	SADDR.0
SADEN (9BH)	SADEN.7	SADEN.6	SADEN.5	SADEN.4	SADEN.3	SADEN.2	SADEN.1	SADEN.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
位编号	位符号	说明						
7-0	SADDR[7:0]	寄存器SADDR定义了EUART0的从机地址						
7-0	SADEN[7:0]	寄存器SADEN是一个位屏蔽寄存器，决定SADDR的哪些位被检验 0: SADDR中的相应位被忽略 1: SADDR中的相应位对照接收到的地址被检验						

Table 9.29 EUART0波特率发生器寄存器

9CH-9DH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SBRTH (9DH)	SBRTEN	SBRT.14	SBRT.13	SBRT.12	SBRT.11	SBRT.10	SBRT.9	SBRT.8
SBRTL (9CH)	SBRT.7	SBRT.6	SBRT.5	SBRT.4	SBRT.3	SBRT.2	SBRT.1	SBRT.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
位编号	位符号	说明						
7	SBRTEN	EUART0波特率发生器使能控制位 0: 关闭 (默认) 1: 打开						
6-0, 7-0	SBRT[14:0]	EUART0波特率发生器计数器高7位和低8位寄存器						

Table 9.30 EUART0波特率发生器微调寄存器

9EH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SFINE	-	-	-	-	SFINE.3	SFINE.2	SFINE.1	SFINE.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0
位编号	位符号	说明						
3-0	SFINE[3:0]	EUART0波特率发生器微调数据寄存器						



9.5.3 EUART1

EUART1工作方式

EUART1有4种工作方式。在通信之前用户必须先初始化SCON1，选择方式和波特率。

在所有四种方式中，任何将SBUF1作为目标寄存器的写操作都会启动发送。在方式0中由条件RI1= 0和REN1= 1初始化接收。这会在TXD1引脚上产生一个时钟信号，然后在RXD1引脚上移8位数据。在其它方式中由输入的起始位初始化接收（如果RI1 = 0和REN1 = 1）。外部发送器通信以发送起始位开始。

EUART1工作方式列表


SM0	SM1	方式	类型	波特率	帧长度	起始位	停止位	第9位
0	0	0	同步	$f_{sys}/(4或12)$	8位	无	无	无
0	1	1	异步	自带波特率发生器的溢出率/16	10位	1	1	无
1	0	2	异步	$f_{sys}/(32或64)$	11位	1	1	0, 1
1	1	3	异步	自带波特率发生器的溢出率/16	11位	1	1	0, 1

方式0: 同步, 半双工通讯

方式0支持与外部设备的同步通信。在RXD1引脚上收发串行数据，TXD1引脚发送移位时钟。SH88F6161/SH88F6162提供TXD1引脚上的移位时钟，因此这种方式是串行通信的半双工方式。在这个方式中，每帧收发8位，低位先接收或发送。


通过置SM12位（SCON1.5）为0或1，波特率固定为系统时钟的1/12或1/4。当SM12位等于0时，串行端口以系统时钟的1/12运行。当SM12位等于1时，串行端口以系统时钟的1/4运行。与标准8051唯一不同的是，SH88F6161/SH88F6162在方式0中有可变波特率。

功能块框图如下图所示。数据通过RXD1引脚移入和移出串行端口，移位时钟由TXD1引脚输出。






任何将SBUF1作为目标寄存器的写操作都会启动发送。下一个系统时钟TX控制块开始发送。数据转换发生在移位时钟的下降沿，移位寄存器的内容逐次从左往右移位，空位置0。当移位寄存器中的所有8位都发送后，TX控制模块停止发送操作，然后在下一个系统时钟的上升沿将TI1置位（SCON1.1）。




REN1（SCON1.4）置1和RI1（SCON1.0）清0初始化接收。下一个系统时钟启动接收，在移位时钟的上升沿锁存数据，接收转换寄存器的内容逐次向左移位。当所有8位数据都移到移位寄存器中后，RX控制块停止接收，在下一个系统时钟的上升沿RI1置位，直到被软件清零才允许下一次接收。




方式1：8位EUART1，可变波特率，异步全双工

方式1提供10位全双工异步通信，10位由一个起始位（逻辑0），8个数据位（低位为第一位）和一个停止位（逻辑1）组成。在接收时，这8个数据位存储在SBUF1中而停止位储存在RB81（SCON1.2）中。方式1中的波特率固定为自带波特率发生器溢出率的1/16。功能框图如下图所示。






任何将SBUF1作为目标寄存器的写操作都会启动发送，实际上发送是从16分频计数器中的下一次跳变之后的系统时钟开始的，因此位时间与16分频计数器是同步的，与对SBUF1的写操作不同步。起始位首先在TXD1引脚上移出，然后是8位数据位。在发送移位寄存器中的所有8位数据都发送完后，停止位在TXD1引脚上移出，在停止位发出的同时TI1标志置位。



只有REN1置位时才允许接收。当RXD1引脚检测到下降沿时串行口开始接收串行数据。为此，CPU对RXD1不断采样，采样速率为波特率的16倍。当检测下降沿时，16分频计数器立即复位，这有助于16分频计数器与RXD1引脚上的串行数据位同步。16分频计数器把每一位的时间分为16个状态，在第7、8、9状态时，位检测器对RXD1端的电平进行采样。为抑制噪声，在这3个状态采样中至少有2次采样值一致数据才被接收。如果所接收的第一位不是0，说明这位不是一帧数据的起始位，该位被忽略，接收电路被复位，等待RXD1引脚上另一个下降沿的到来。若起始位有效，则移入移位寄存器，并接着移入其它位到移位寄存器。8个数据位和1个停止位移入之后，移位寄存器的内容被分别装入SBUF1和RB81中，RI1置位，但必须满足下列条件：

- (1) RI1 = 0
- (2) SM12 = 0或者接收的停止位 = 1


如果这些条件被满足，那么停止位装入RB81，8个数据位装入SBUF1，RI1被置位。否则接收的帧会丢失。这时，接收器将重新去探测RXD1端是否另一个下降沿。用户必须用软件清零RI1，然后才能再次接收。






方式2: 9位EUART1, 固定波特率, 异步全双工

这个方式使用异步全双工通信中的11位。一帧由一个起始位(逻辑0), 8个数据位(低位为第一位), 一个可编程的第9数据位和一个停止位(逻辑1)组成。方式2支持多机通信和硬件地址识别(详见多机通讯章节)。在数据传送时, 第9数据位(SCON1中的TB81)可以写0或1, 例如, 可写入PSW中的奇偶位P, 或用作多机通信中的数据/地址标志位。当接收到数据时, 第9数据位移入RB81而停止位不保存。PCON1中的SMOD1位选择波特率为系统工作频率的1/32或1/64。功能块框图如下所示。



任何将SBUF1作为目标寄存器的写操作都会启动发送, 同时也将TB81载入到发送移位寄存器的第9位中。实际上发送是从16分频计数器中的下一次跳变之后的系统时钟开始的, 因此位时间与16分频计数器是同步的, 与对SBUF1的写操作不同步。起始位首先在TXD1引脚上移出, 然后是9位数据。在发送转换寄存器中的所有9位数据都发送完后, 停止位在TXD1引脚上移出, 在停止位开始发送时TI1标志置位。



Send Timing of Mode 2




只有REN1置位时才允许接收。当RXD1引脚检测到下降沿时串行口开始接收串行数据。为此，CPU对RXD1不断采样，采样速率为波特率的16倍。当检测下降沿时，16分频计数器立即复位。这有助于16分频计数器与RXD1引脚上的串行数据位同步。16分频计数器把每一位的时间分为16个状态，在第7、8、9状态时，位检测器对RXD1端的电平进行采样。为抑制噪声，在这3个状态采样中至少有2次采样值一致数据才被接收。如果所接收的第一位不是0，说明这位不是一帧数据的起始位，该位被忽略，接收电路被复位，等待RXD1引脚上另一个下降沿的到来。若起始位有效，则移入移位寄存器，并接着移入其它位到移位寄存器。9个数据位和1个停止位移入之后，移位寄存器的内容被分别装入SBUF1和RB81中，RI1置位，但必须满足下列条件：

- (1) RI1 = 0
- (2) SM12 = 0或者接收的第9位 = 1，且接收的字节符合约定从机地址


如果这些条件被满足，那么第9位移入RB81，8位数据移入SBUF1，RI1被置位。否则接收的数据帧会丢失。

在停止位的当中，接收器回到寻找RXD1引脚上的另一个下降沿。用户必须用软件清除RI1，然后才能再次接收。



方式3：9位EUART1，可变波特率，异步全双工


方式3使用方式2的传输协议以及方式1的波特率产生方式。





可微调波特率

EUART1自带一个波特率发生器，它实质上就是一个15位递增计数器。



由图得到，波特率发生器的溢出率为

$$SBRT_{overflowrate} = \frac{F_{sys}}{32768 - SBRT1}, \quad SBRT1 = [SBRTH1, SBRTL1]$$

因此，EUART1在各模式下的波特率计算公式如下。

$$BaudRate = \frac{F_{sys}}{16 \times (32768 - SBRT1) + SFINE1}$$

例如：Fsys = 8MHz，需要得到115200Hz的波特率，SBRT1和SFINE1值计算方法如下：

$$8000000/16/115200 = 4.34$$

$$SBRT1 = 32768 - 4 = 32764$$

$$115200 = 8000000/(16 \times 4 + SFINE1)$$

$$SFINE1 = 5.4 \approx 5$$

此微调方式计算出的实际波特率为115942，误差为0.64%；以往方式计算出的波特率误差为8.5%。

在方式2中，波特率固定为系统时钟的1/32或1/64，由SMOD1位（PCON1.7）中决定。当SMOD1位为0时，EUART1以系统时钟的1/64运行。当SMOD1位为1时，EUART1以系统时钟的1/32运行。

$$BaudRate = 2^{SMOD1} \times \left(\frac{f_{SYS}}{64}\right)$$



多机通讯

软件地址识别

方式2和方式3具有适用于多机通讯功能。在这两个方式下，接收的是9位数据，第9位移入RB81中，之后是停止位。可以这样设定EUART1：当接收到停止位，且RB81 = 1时，串行口中断有效（请求标志RI1置位）。此时置位SCON1寄存器的SM12，EUART1工作在多机通讯模式。

在多机通讯系统中，按如下所述来使用这一功能。当主机要发送一数据块给几个从机中的一个时，先发送一地址字节，以寻址目标从机。地址字节与数据字节可用第9数据位来区别，地址字节的第9位为1，数据字节的第9位为0。

如果从机SM12为1，则不会响应数据字节中断。地址字节可以使所有从机产生中断，每一个从机都检查所接收到的地址字节，以判别本机是不是目标从机。被寻到的从机对SM12位执行清零操作，并准备接收即将到来的数据字节。当接收完毕时，从机再一次将SM12置位。没有被寻址的从机，则保持SM12位为1，不响应数据字节。

注意：在方式0中，SM12用来2倍频波特率。在方式1中，SM12用来检测停止位是否有效，如果SM12 = 1，接收中断不会响应直到接收到一个有效的停止位。

自动（硬件）地址识别

在方式2和方式3中，SM12置位，EUART1运行状态如下：接收到停止位，RB81的第9位为1（地址字节），且接收到的数据字节符合EUART1的从机地址，EUART1产生一个中断。从机将SM12清零，接收后续数据字节。

第9位为1表明该字节是地址而非数据。当主机要发送一组数据给几个从机中的一个时，必须先发送目标从机地址。所有从机等待接收地址字节，为了确保仅在接收地址字节时产生中断，SM12位必须置位。自动地址识别的特点是只有地址匹配的从机才能产生中断，硬件完成地址比较。

中断产生后，地址匹配的从机清零SM12，继续接收数据字节。地址不匹配的从机不受影响，将继续等待接收和它匹配的地址字节。全部信息接收完毕后，地址匹配的从机应该再次把SM12置位，忽略所有传送的非地址字节，直到接收到下一个地址字节。

使用自动地址识别功能时，主机可以通过调用给定的从机地址选择与一个或多个从机通信。主机使用广播地址可以寻址所有从机。有两个特殊功能寄存器，从机地址（SADDR1）和地址屏蔽（SADEN1）。从机地址是一个8位的字节，存于SADDR1寄存器中。SADEN1用于定义SADDR1各位的有效与否，如果SADEN1中某一位为0，则SADDR1中相应位被忽略，如果SADEN1中某一位置位，则SADDR1中相应位将用于产生约定地址。这可以使用户在不改变SADDR1寄存器中的从机地址的情况下灵活地寻址多个从机。

	从机1	从机2
SADDR1	10100100	10100111
SADEN1（为0的位被忽略）	11111010	11111001
约定地址	10100x0x	10100xx1
广播地址（SADDR1或SADEN1）	1111111x	11111111

从机1和从机2的约定地址最低位是不同的。从机1忽略了最低位，而从机2的最低位是1。因此只与从机1通讯时，主机必须发送最低位为0的地址（10100000）。类似地，从机1的第1位为0，从机2的第1位被忽略。因此，只与从机2通讯时，主机必须发送第1位为1的地址（10100011）。如果主机需要同时与两从机通讯，则第0位为1，第1位为0，第2位被两从机都忽略，两个不同的地址用于选定两个从机（1010 0001和1010 0101）。

主机可以通过广播地址与所有从机同时通讯。这个地址等于SADDR1和SADEN1的位或，结果中的0表示该位被忽略。多数情况下，广播地址为0xFFh，该地址可被所有从机应答。

系统复位后，SADDR1和SADEN1两个寄存器初始化为0，这两个结果设定了约定地址和广播地址为XXXXXXXX（所有位都被忽略）。这有效地去除了多从机通讯的特性，禁止了自动寻址方式。这样的EUART1将对任何地址都产生应答，兼容了不支持自动地址识别的8051控制器。用户可以按照上面提到的方法实现软件地址识别的多机通讯。



帧出错检测

当寄存器PCON1中的SSTAT1位为逻辑1时，帧出错检测功能才有效。3个错误标志位被置位后，只能通过软件清零，尽管后续接收的帧没有任何错误也不会自动清零。

注意：SSTAT1位必须为逻辑1是访问状态位（FE1，RXOV1和TXCOL1），SSTAT1位为逻辑0时是访问方式选择位（SM10，SM11和SM12）。

发送冲突

如果在一个发送正在进行时，用户软件写数据到SBUF1寄存器时，发送冲突位（SCON1寄存器中的TXCOL1位）置位。如果发生了冲突，新数据会被忽略，不能被写入发送缓冲器。

接收溢出

如果在接收缓冲器中的数据未被读取之前，RI1清零，又有新的数据存入接收缓冲器，那么接收溢出位（SCON1寄存器中的RXOV1位）置位。如果发生了接收溢出，接收缓冲器中原来的数据将丢失。

帧出错

如果检测到一个无效（低）停止位，那么帧出错位（寄存器SCON1中的FE1）置位。

注意：在发送之前TXD1引脚必须被设置为输出高电平。

寄存器

Table 9.31 EUART1数据缓冲器寄存器

87H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON1	SMOD1	SSTAT1	-	-	-	-	-	-
读/写	读/写	读/写	-	-	-	-	-	-
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	-	-	-	-

位编号	位符号	说明
7	SMOD1	UART1波特率加倍器 0: 在方式2中，波特率为系统时钟的1/64 1: 在方式2中，波特率为系统时钟的1/32
6	SSTAT1	SCON1[7:5]功能选择 0: SCON[7:5]工作方式作为SM10，SM11，SM12 1: SCON[7:5]工作方式作为FE1，RXOV1，TXCOL1



Table 9.32 EUART1控制及状态寄存器

D8H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SCON1	SM10 /FE1	SM11 /RXOV1	SM12 /TXCOL1	REN1	TB81	RB81	TI1	RI1
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-6	SM1[0:1]	EUART1串行方式控制位, SSTAT1 = 0 00: 方式0, 同步方式, 固定波特率 01: 方式1, 8位异步方式, 可变波特率 10: 方式2, 9位异步方式, 固定波特率 11: 方式3, 9位异步方式, 可变波特率
7	FE1	EUART1帧出错标志位, 当FE1位被读时, SSTAT1位必须被置位 0: 无帧出错, 由软件清零 1: 帧出错, 由硬件置位
6	RXOV1	EUART1接收溢出标志位, 当RXOV1位被读时, SSTAT1位必须被置位 0: 无接收溢出, 由软件清零 1: 接收溢出, 由硬件置位
5	SM12	EUART1多处理机通讯允许位 (第9位“1”校验器), SSTAT1 = 0 0: 在方式0下, 波特率是系统时钟的1/12 在方式1下, 禁止停止位确认检验, 任何停止位都会置位RI1 在方式2和3下, 任何字节都会置位RI1 1: 在方式0下, 波特率是系统时钟的1/4 在方式1下, 允许停止位确认检验, 只有有效的停止位 (1) 才能置位RI1 在方式2和3下, 只有地址字节 (第9位=1) 才能置位RI1
5	TXCOL1	EUART1发送冲突标志位, 当TXCOL1位被读时, SSTAT1位必须被置位 0: 无发送冲突, 由软件清零 1: 发送冲突, 由硬件置位
4	REN1	EUART1接收器允许位 0: 接收禁止 1: 接收允许
3	TB81	在EUART1的方式2和3下发送的第9位, 由软件置位或清零
2	RB81	在EUART1的方式1, 2和3下接收数据的第9位 在方式0下, 不使用RB81 在方式1下, 如果接收中断发生, 停止位移入RB81 在方式2和3下, 接收第9位
1	TI1	EUART1的传送中断标志位 0: 由软件清零 1: 由硬件置位
0	RI1	EUART1的接收中断标志位 0: 由软件清零 1: 由硬件置位



Table 9.33 EUART1数据缓冲器寄存器

D9H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SBUF1	SBUF1.7	SBUF1.6	SBUF1.5	SBUF1.4	SBUF1.3	SBUF1.2	SBUF1.1	SBUF1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
位编号	位符号	说明						
7-0	SBUF1[7:0]	这个寄存器寻址两个寄存器：一个移位寄存器和一个接收锁存寄存器 SBUF1的写入将发送字节到移位寄存器中，然后开始传输 SBUF1的读取返回接收锁存器中的内容						

Table 9.34 EUART1从机地址及地址屏蔽寄存器

DAH-DBH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SADDR1 (DAH)	SADDR1.7	SADDR1.6	SADDR1.5	SADDR1.4	SADDR1.3	SADDR1.2	SADDR1.1	SADDR1.0
SADEN1 (DBH)	SADEN1.7	SADEN1.6	SADEN1.5	SADEN1.4	SADEN1.3	SADEN1.2	SADEN1.1	SADEN1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
位编号	位符号	说明						
7-0	SADDR1[7:0]	寄存器SADDR1定义了EUART1的从机地址						
7-0	SADEN1[7:0]	寄存器SADEN1是一个位屏蔽寄存器，决定SADDR1的哪些位被检验 0: SADDR1中的相应位被忽略 1: SADDR1中的相应位对照接收到的地址被检验						

Table 9.35 EUART1波特率发生器寄存器

DCH-DDH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SBRTH1 (DDH)	SADDR1.7	SADDR1.6	SADDR1.5	SADDR1.4	SADDR1.3	SADDR1.2	SADDR1.1	SADDR1.0
SBRTL1 (DCH)	SADEN1.7	SADEN1.6	SADEN1.5	SADEN1.4	SADEN1.3	SADEN1.2	SADEN1.1	SADEN1.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
位编号	位符号	说明						
7	SBRTEN1	EUART1波特率发生器使能控制位 0: 关闭 (默认) 1: 打开						
6-0, 7-0	SBRT1[14:0]	EUART1波特率发生器计数器高7位和低8位寄存器						

Table 9.36 EUART1波特率发生器微调寄存器

DEH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SFINE1	-	-	-	-	SFINE1.3	SFINE1.2	SFINE1.1	SFINE1.0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0
位编号	位符号	说明						
3-0	SFINE1[3:0]	EUART1波特率发生器微调数据寄存器						




9.6 通用串行总线 (USB)

9.6.1 特性


- 兼容USB V2.0全速 (12 Mb/s)
- 支持控制、中断和批量数据传输
- 支持3个端点 (EP0, EP1, EP2)
- 内置稳压器的片上USB收发器
- 支持软件重新连接以及USB主机连接自动检测

SH88F6162内置了一个USB串行接口引擎, 它可以支持任何USB主机和单片机之间进行高速通信。内建了3.3V稳压器 (稳压器2) 可以在5V应用时用做内部收发器 (Transceiver) 的电源。




USB总共支持3个端点: 端点0 (EP0), 端点1 (EP1), 端点2 (EP2)。端点0为USB的控制端点, 进行USB的控制传输 (CONTROL), 端点1和端点2可以支持批量传输 (BULK) 或者中断传输 (INTERRUPT) 的输入 (IN) 或者输出 (OUT) 事务 (transaction)。下表表示了每一个端点支持的数据包最大长度。

端点	类型	数据包最大长度
EP0	控制	IN0: 8 字节
		OUT0: 8 字节
EP1	批量/中断	IN1: 16 字节
		OUT1: 16 字节
EP2	批量/中断	IN2: 64 字节
		OUT2: 64 字节






9.6.2 USB流程



USB批量/中断传输（输出事务）流程



USB批量/中断传输（输入事务）流程



9.6.3 挂起 (Suspend) /唤醒 (Resume) 控制

当USB控制器检测到挂起信号，SUSPIF会被硬件置1，如果USB中断使能，会产生USB中断。软件必须在7ms内将设备设置成挂起状态（USBCON的GOSUSP置1）。为了最大限度的减少功耗，软件可以按照以下步骤关闭高频时钟。

当代码选项OP_OSC为1010，1101时：

- (1) USBCON的GOSUSP置1
- (2) CLKCON的FS位清0（选择32kHz 晶振为OSCSCLK）
- (3) PLLCON的PLLFS位清0
- (4) PLLCON的PLLON位清0（关闭PLL）
- (5) CLKCON的OSC2ON清0（关闭OSC2）
- (6) IEN1的EUSB置1，IEN0的EA置1；USBIE1的PUPIE，RESMIE，PBRSTIE置1
- (7) 可以将CPU进入Idle模式以减少功耗

当代码选项OP_OSC为0011，0110时：

- (1) USBCON的GOSUSP置1
- (2) CLKCON的FS位清0（选择内部128kHz振荡器为OSCSCLK）
- (3) PLLCON的PLLFS位清0
- (4) PLLCON的PLLON位清0（关闭PLL）
- (5) CLKCON的OSC2ON清0（关闭OSC2）
- (6) IEN1的EUSB置1，IEN0的EA置1；USBIE1的PUPIE，RESMIE，PBRSTIE置1
- (7) 将CPU进入Power-down模式以减少功耗

当USB控制器在挂起状态下，检测到如下三种USB状态时，会产生中断（如果相关中断使能）

- (1) 检测到恢复命令（Resume）
- (2) 检测到总线复位命令（BUS RESET）
- (3) 检测到插入拔出

如果此时CPU在Power-down或者Idle情况下，会唤醒CPU，进入相应的中断。软件可以按照“8.5 系统时钟和振荡器”章节按步骤依次打开高频时钟。然后GOSUSP清0。

Design SPEC:

- (1) 如果USB控制器没有进入挂起模式（GOSUSP），任何USB command（包含插入/拔出中断）判断都采用48MHz
- (2) 如果USB控制器进入挂起模式，则D+ /D-电平发生任何变化，会唤醒CPU（如果CPU在idle或者power-down情况下），唤醒之后，才用系统clock来判断是什么状态（Resume/bus reset/插入/拔出中断）唤醒了CPU，并且置相应的标志位。
- (3) 如果是干扰导致的唤醒，则任何标志位都不会置，只会进入USB中断，此时客户可以判断DPSTA，DMSTA的状态来判断是否干扰唤醒。
- (4) 在CPU进入PowerDown模式，如果有USB唤醒，LDO保持开启状态。



9.6.4 寄存器

USB的寄存器受到3种复位源的控制:

- (1) POR/WDT/LVR/PIN 等传统复位源。
- (2) 总线复位: USB总线复位。有一些寄存器在收到总线复位后将复位。

(3) USB软件复位。置1 USBCON中的SWRST会产生USB软件复位, 将USB模块内的一些寄存器复位并且将USB的状态机恢复到初始状态。

Table 9.37 USB控制寄存器

B1H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
USBCON	ENUSB	SW1CON	SWRST	DPSTA	DMSTA	SW2CON	WKUP	GOSUSP
读/写	读/写	读/写	读/写	读	读	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
总线复位值 (BUS RESET)	U	U	U	U	U	U	U	U
USB软件复位值	U	U	U	U	U	U	0	0

位编号	位符号	说明
7	ENUSB	USB模块使能位 0: 关闭USB模块 1: 打开USB模块
6	SW1CON	SW1开关控制位 0: 断开D+线上的1.5K上拉电阻 1: 连接D+线上的1.5K上拉电阻 用户程序可以通过SW1开关位来模拟USB插拔过程, 如果关闭USB模块, 该位被自动清0
5	SWRST	USB软件复位 0: 退出USB软件复位 1: 置1产生USB软件复位, 将USB模块内一些寄存器复位并且将USB的状态机恢复到初始状态
4	DPSTA	D+管脚状态 0: D+管脚为低 1: D+管脚为高
3	DMSTA	D-管脚状态 0: D-管脚为低 1: D-管脚为高
2	SW2CON	SW2开关控制位 0: 断开D-线上的150K上拉电阻 1: 连接D-线上的150K上拉电阻 连接150K上拉电阻可检测拔出中断
1	WKUP	远程唤醒控制位 0: 发送完恢复信号后, 由硬件清零, 软件写零无效 1: 置1USB DEVICE向USB BUS发送恢复信号, 时间保持5ms
0	GOSUSP	USB挂起 (Suspend) 状态选择位 0: 退出挂起状态 1: 进入挂起状态 当用户程序需要将设备设置成挂起状态时, 可以将该位置1。当在USB端口收到恢复 (Resume) 命令或者总线复位命令时, 需要将该位写0退出挂起状态。



Table 9.38 USB中断向量寄存器1

B0H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
USBIF1	PUPIF	OVERIF	OW	SETUPIF	SOFIF	RESMIF	SUSPIF	USBRSTIF
读/写	读/写	读/写	读/写	读	读	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
总线复位值 (BUS RESET)	U	U	U	U	U	U	U	U
USB软件复位值	U	U	U	U	U	U	0	0

位编号	位符号	说明
7	PUPIF	<p>插入拔出中断标志位</p> <p>0: 没有插入拔出中断产生, 软件写0清除中断标志</p> <p>1: 硬件置1表示USB设备插入主机或者拔出主机 (插拔的debounce时间为1ms)</p>
6	OVERIF	<p>设置事务 (SETUP) 覆盖中断标志位</p> <p>0: 没有设置事务覆盖中断标志产生, 软件写0清除标志位, 软件清除该标志之前, 必需将SETUPIF清0</p> <p>1: 硬件置1表示当EP0的输出缓冲区非空时, 又收到了设置事务, 并且已经将数据写入了EP0的输出缓冲区内, 并且再次收到了输入或者输出数据包</p>
5	OW	<p>设置事务 (SETUP) 覆盖状态标志位</p> <p>0: 没有设置事务覆盖产生</p> <p>1: 硬件置1表示当端点0的输出缓冲区非空时 (OEP0RDY在收到设置事务后, 没有置过1), 又收到了设置事务 (不管是出错了还是最后回了ACK), 并且已经将数据写入了EP0的输出缓冲区内。</p> <p>USB软件复位或者软件清0 OVERIF可以将此标志位清0</p>
4	SETUPIF	<p>设置事务 (SETUP) 中断标志位</p> <p>0: 没有设置事务收到</p> <p>1: 收到设置事务并且已经返回ACK, 则会产生设置事务中断标志位</p> <p>当软件从EP0输出缓冲区内读出数据时, 该位将被清0</p>
3	SOFIF	<p>帧起始事务 (SOF) 中断标志位</p> <p>0: 没有帧起始事务收到, 软件写0清除标志位</p> <p>1: 收到帧起始事务, 则会产生帧起始事务中断标志位</p>
2	RESMIF	<p>恢复命令 (RESUME) 中断标志位</p> <p>0: 没有恢复命令收到, 软件写0清除标志位</p> <p>1: 收到恢复命令, 则会产生恢复命令中断标志位</p>
1	SUSPIF	<p>挂起命令 (SUSPEND) 中断标志位</p> <p>0: 没有挂起命令收到, 软件写0清除标志位</p> <p>1: 收到挂起命令, 则会产生挂起命令中断标志位</p> <p>收到挂起命令后, 软件必须在7ms内将设备设置成挂起状态 (USBCON的GOSUSP置1), 如果设备从USB总线获得的电流不能超过挂起电流 (详见USB spec)</p>
0	BUSRSTIF	<p>总线复位命令 (BUS RESET) 中断标志位</p> <p>0: 没有总线复位命令收到, 软件写0清除标志位</p> <p>1: 收到总线复位命令, 则会产生总线复位命令中断标志位</p>



Table 9.39 USB中断向量寄存器2

88H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
USBIF2	-	OEP2IF	OEP1IF	OEP0IF	-	IEP2IF	IEP1IF	IEP0IF
读/写	-	读/写	读/写	读/写	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	0	0	-	0	0	0
总线复位值 (BUS RESET)	-	U	U	U	-	U	U	U
USB软件复位值	-	0	0	0	-	0	0	0

位编号	位符号	说明
6	OEP2IF	端点2输出中断标志位 0: 没有端点2输出事务发生, 软件写0清除标志位 1: 硬件置1表示端点2输出事务发生
5	OEP1IF	端点1输出中断标志位 0: 没有端点1输出事务发生, 软件写0清除标志位 1: 硬件置1表示端点1输出事务发生
4	OEP0IF	端点0输出中断标志位 0: 没有端点0输出事务发生, 软件写0清除标志位 1: 硬件置1表示端点0输出事务发生
2	IEP2IF	端点2输入中断标志位 0: 没有端点2输入事务发生, 软件写0清除标志位 1: 硬件置1表示端点2输入事务发生
1	IEP1IF	端点1输入中断标志位 0: 没有端点1输入事务发生, 软件写0清除标志位 1: 硬件置1表示端点1输入事务发生
0	IEP0IF	端点0输入中断标志位 0: 没有端点0输入事务发生, 软件写0清除标志位 1: 硬件置1表示端点0输入事务发生



Table 9.40 USB中断使能寄存器1

B2H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
USBIE1	PUPIE	OVERIE	-	SETUPIE	SOFIE	RESMIE	SUSPIE	PBRSTIE
读/写	读/写	读/写	-	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	0	0	0	0	0
总线复位值 (BUS RESET)	U	U	-	U	U	U	U	U
USB软件复位值	U	0	-	0	U	0	0	0

位编号	位符号	说明
7	PUPIE	插入/拔出中断使能位 0: 禁止插入/拔出中断 1: 使能插入/拔出中断
6	OVERIE	设置事务 (SETUP) 覆盖中断使能位 0: 禁止设置事务覆盖中断 1: 使能设置事务覆盖中断
4	SETUPIE	设置事务 (SETUP) 中断使能位 0: 禁止设置事务中断 1: 使能设置事务中断
3	SOFIE	帧起始事务 (SOF) 中断使能位 0: 禁止帧起始事务中断 1: 使能帧起始事务中断
2	RESMIE	恢复命令 (RESUME) 中断使能位 0: 禁止恢复命令中断 1: 使能恢复命令中断
1	SUSPIE	挂起命令 (SUSPEND) 中断使能位 0: 禁止挂起命令中断 1: 使能挂起命令中断
0	PBRSTIE	总线复位命令 (BUS RESET) 中断使能位 0: 禁止总线复位命令中断 1: 使能总线复位命令中断



Table 9.41 USB中断使能寄存器2

B3H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
USBIE2	-	OEP2IE	OEP1IE	OEP0IE	-	IEP2IE	IEP1IE	IEP0IE
读/写	-	读/写	读/写	读/写	-	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	0	0	-	0	0	0
总线复位值 (BUS RESET)	-	U	U	U	-	U	U	U
USB软件复位值	-	0	0	0	-	0	0	0

位编号	位符号	说明
6	OEP2IE	端点2输出中断使能位 0: 禁止端点2输出事务中断 1: 使能端点2输出事务中断
5	OEP1IE	端点1输出中断标志位 0: 禁止端点1输出事务中断 1: 使能端点1输出事务中断
4	OEP0IE	端点0输出中断标志位 0: 禁止端点0输出事务中断 1: 使能端点0输出事务中断
2	IEP2IE	端点2输入中断标志位 0: 禁止端点2输入事务中断 1: 使能端点2输入事务中断
1	IEP1IE	端点1输入中断标志位 0: 禁止端点1输入事务中断 1: 使能端点1输入事务中断
0	IEP0IE	端点0输入中断标志位 0: 禁止端点0输入事务中断 1: 使能端点0输入事务中断

Table 9.42 USB设备地址寄存器

BEH (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
USBADDR	-	USBADDR6	USBADDR5	USBADDR4	USBADDR3	USBADDR2	USBADDR1	USBADDR0
读/写	-	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	0	0	0	0	0	0
总线复位值 (BUS RESET)	-	0	0	0	0	0	0	0
USB软件复位值	-	0	0	0	0	0	0	0

位编号	位符号	说明
6-0	USBADDR	USB通讯设备地址



Table 9.43 端点0控制寄存器

BFH (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
EP0CON	IEP0DTG	OEP0DTG	-	-	IEP0STL	IEP0RDY	OEP0STL	OEP0RDY
读/写	读/写	读/写	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	-	0	0	0	0
总线复位值 (BUS RESET)	0	0	-	-	0	U	0	U
USB软件复位值	0	0	-	-	0	0	0	0

位编号	位符号	说明
7	IEP0DTG	<p>端点0输入数据交替位 (Data Toggle)</p> <p>0: 读出0表示下一个数据为Data0, 写入0表示设置下一个数据为Data0 1: 读出1表示下一个数据为Data1, 写入1表示设置下一个数据为Data1</p>
6	OEP0DTG	<p>端点0输出数据交替位 (Data Toggle)</p> <p>0: 读出0表示下一个数据为Data0, 写入0表示设置下一个数据为Data0 1: 读出1表示下一个数据为Data1, 写入1表示设置下一个数据为Data1</p>
3	IEP0STL	<p>端点0输入停止 (STALL) 使能位</p> <p>0: 禁止端点0输入停止 1: 使能端点0输入停止, 当主机对端点0发出输入事务时, 返回STALL 当收到设置事务时, IEP0STL自动清0</p>
2	IEP0RDY	<p>端点0输入状态位</p> <p>0: 端点0输入没有准备好, 当主机对端点0发出输入事务时, 返回NAK 1: 端点0输入准备好 当主机对端点0发出输入事务时, 则USB收发器会将端点0缓冲区内的数据发出, 并且在收到主机的ACK后, 将该位清0, 产生端点0输入中断。 软件再将需要传输给主机的数据写入端点0缓冲区, 将该位置1表示可以接收下一个输入事务。软件将该位写0无效。</p>
1	OEP0STL	<p>端点0输出停止 (STALL) 使能位</p> <p>0: 禁止端点0输出停止 1: 使能端点0输出停止, 当主机对端点0发出输出事务时, 返回STALL 当收到设置事务时, OEP0STL自动清0</p>
0	OEP0RDY	<p>端点0输出状态位</p> <p>0: 端点0输出没有准备好, 当主机对端点0发出输出事务时, 返回NAK 1: 端点0输出准备好 当主机对端点0发出输出事务时, 如果该位为1, 则USB收发器会将数据写入端点0缓冲区内, 并且在回复主机LACK后, 将该位清0, 产生端点0输出中断。 软件在读取完成端点0缓冲区的数据后, 将该位置1表示可以接收下一个输出事务。软件将该位写0无效。</p>



Table 9.44 端点1控制寄存器

AAH (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
EP1CON	IEP1DTG	OEP1DTG	IEP1 BUFSEL	OEP1 BUFSEL	IEP1STL	IEP1RDY	OEP1STL	OEP1RDY
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
总线复位值 (BUS RESET)	0	0	0	0	0	U	0	U
USB软件复位值	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	IEP1DTG	端点1输入数据交替位 (Data Toggle) 0: 读出0表示下一个数据为Data0, 写入0表示设置下一个数据为Data0 1: 读出1表示下一个数据为Data1, 写入1表示设置下一个数据为Data1
6	OEP1DTG	端点1输出数据交替位 (Data Toggle) 0: 读出0表示下一个数据为Data0, 写入0表示设置下一个数据为Data0 1: 读出1表示下一个数据为Data1, 写入1表示设置下一个数据为Data1
5	IEP1BUFSEL	端点1输入数据的BUF选择位 0: 选择EP1 IN BUF (此时OEP1BUFSEL可以选择EP1 COM BUF) 1: 选择EP1 COM BUF
4	OEP1BUFSEL	端点1输出数据的BUF选择位 0: 选择EP1 OUT BUF (此时IEP1BUFSEL可以选择EP1 COM BUF) 1: 选择EP1 COM BUF (若此时IEP1BUFSEL已经选择EP1 COM BUF, 此位写1操作无效)
3	IEP1STL	端点1输入停止 (STALL) 使能位 0: 禁止端点1输入停止 1: 使能端点1输入停止, 当主机对端点1发出输入事务时, 返回STALL
2	IEP1RDY	端点1输入状态位 0: 端点1输入没有准备好, 当主机对端点1发出输入事务时, 返回NAK 1: 端点1输入准备好 当主机对端点1发出输入事务时, 则USB收发器会将端点1缓冲区内的数据发出, 并且在收到主机的ACK后, 将该位清0, 产生端点1输入中断。 软件再将需要传输给主机的数据写入端点1缓冲区, 将该位置1表示可以接收下一个输入事务。软件将该位写0无效。
1	OEP1STL	端点1输出停止 (STALL) 使能位 0: 禁止端点1输出停止 1: 使能端点1输出停止, 当主机对端点1发出输出事务时, 返回STALL
0	OEP1RDY	端点1输出状态位 0: 端点1输出没有准备好, 当主机对端点1发出输出事务时, 返回NAK 1: 端点1输出准备好 当主机对端点1发出输出事务时, 如果该位为1, 则USB收发器会将数据写入端点1缓冲区内, 并且在回复主机LACK后, 将该位清0, 产生端点1输出中断。 软件在读取完成端点1缓冲区的数据后, 将该位置1表示可以接收下一个输出事务。软件将该位写0无效。

注意: IEP1BUFSEL和OEP1BUFSEL同时写1时, 默认为IEP1BUFSEL有效。



Table 9.45 端点2控制寄存器

ABH (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
EP2CON	IEP2DTG	OEP2DTG	IEP2 BUFSEL	OEP2 BUFSEL	IEP2STL	IEP2RDY	OEP2STL	OEP2RDY
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
总线复位值 (BUS RESET)	0	0	0	0	0	U	0	U
USB软件复位值	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	IEP2DTG	端点2输入数据交替位 (Data Toggle) 0: 读出0表示下一个数据为Data0, 写入0表示设置下一个数据为Data0 1: 读出1表示下一个数据为Data1, 写入1表示设置下一个数据为Data1
6	OEP2DTG	端点2输出数据交替位 (Data Toggle) 0: 读出0表示下一个数据为Data0, 写入0表示设置下一个数据为Data0 1: 读出1表示下一个数据为Data1, 写入1表示设置下一个数据为Data1
5	IEP2BUFSEL	端点2输入数据的BUF选择位 0: 选择EP2 IN BUF (此时OEP2BUFSEL可以选择EP2 COM BUF) 1: 选择EP2 COM BUF
4	OEP2BUFSEL	端点2输出数据的BUF选择位 0: 选择EP2 OUT BUF (此时IEP2BUFSEL可以选择EP2 COM BUF) 1: 选择EP2 COM BUF (若此时IEP2BUFSEL已经选择EP2 COM BUF, 此位写1操作无效)
3	IEP2STL	端点2输入停止 (STALL) 使能位 0: 禁止端点2输入停止 1: 使能端点2输入停止, 当主机对端点2发出输入事务时, 返回STALL
2	IEP2RDY	端点2输入状态位 0: 端点2输入没有准备好, 当主机对端点2发出输入事务时, 返回NAK 1: 端点2输入准备好 当主机对端点2发出输入事务时, 则USB收发器会将端点2缓冲区内的数据发出, 并且在收到主机的ACK后, 将该位清0, 产生端点2输入中断。 软件再将需要传输给主机的数据写入端点2缓冲区, 将该位置1表示可以接收下一个输入事务。软件将该位写0无效。
1	OEP2STL	端点2输出停止 (STALL) 使能位 0: 禁止端点2输出停止 1: 使能端点2输出停止, 当主机对端点2发出输出事务时, 返回STALL
0	OEP2RDY	端点2输出状态位 0: 端点2输出没有准备好, 当主机对端点2发出输出事务时, 返回NAK 1: 端点2输出准备好 当主机对端点2发出输出事务时, 如果该位为1, 则USB收发器会将数据写入端点2缓冲区内, 并且在回复主机ACK后, 将该位清0, 产生端点2输出中断。 软件在读取完成端点2缓冲区的数据后, 将该位置1表示可以接收下一个输出事务。软件将该位写0无效。

注意: IEP2BUFSEL和OEP2BUFSEL同时写1时, 默认为IEP2BUFSEL有效。



Table 9.46 端点0输入数据缓冲区长度寄存器

ACH (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEP0CNT	-	-	-	-	IEP0CNT3	IEP0CNT2	IEP0CNT1	IEP0CNT0
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0
总线复位值 (BUS RESET)	-	-	-	-	U	U	U	U
USB软件复位值	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	IEP0CNT	端点0的输入数据缓冲区长度 <i>注意：当IEP0CNT写入大于0x08的值时，默认为0x08</i>

Table 9.47 端点1输入数据缓冲区长度寄存器

ADH (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEP1CNT	-	-	-	IEP1CNT4	IEP1CNT3	IEP1CNT2	IEP1CNT1	IEP1CNT0
读/写	-	-	-	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	0	0	0	0	0
总线复位值 (BUS RESET)	-	-	-	U	U	U	U	U
USB软件复位值	-	-	-	0	0	0	0	0

位编号	位符号	说明
4-0	IEP1CNT	端点1的输入数据缓冲区长度 <i>注意：当IEP1CNT写入大于0x10的值时，默认为0x10</i>

Table 9.48 端点2输入数据缓冲区长度寄存器

AEH (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
IEP2CNT	-	IEP2CNT6	IEP2CNT5	IEP2CNT4	IEP2CNT3	IEP2CNT2	IEP2CNT1	IEP2CNT0
读/写	-	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	0	0	0	0	0	0
总线复位值 (BUS RESET)	-	U	U	U	U	U	U	U
USB软件复位值	-	0	0	0	0	0	0	0

位编号	位符号	说明
6-0	IEP2CNT	端点2的输入数据缓冲区长度 <i>注意：当IEP2CNT写入大于0x40的值时，默认为0x40</i>



Table 9.49 端点0输出数据缓冲区长度寄存器

AFH (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
OEP0CNT	-	-	-	-	OEP0CNT3	OEP0CNT2	OEP0CNT1	OEP0CNT0
读/写	-	-	-	-	读	读	读	读
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0
总线复位值 (BUS RESET)	-	-	-	-	U	U	U	U
USB软件复位值	-	-	-	-	0	0	0	0
位编号	位符号	说明						
3-0	OEP0CNT	端点0的输出数据缓冲区长度						

Table 9.50 端点1输出数据缓冲区长度寄存器

B6H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
OEP1CNT	-	-	-	OEP1CNT4	OEP1CNT3	OEP1CNT2	OEP1CNT1	OEP1CNT0
读/写	-	-	-	读	读	读	读	读
复位值 (POR/WDT/LVR/PIN)	-	-	-	0	0	0	0	0
总线复位值 (BUS RESET)	-	-	-	U	U	U	U	U
USB软件复位值	-	-	-	0	0	0	0	0
位编号	位符号	说明						
4-0	OEP1CNT	端点1的输出数据缓冲区长度						

Table 9.51 端点2输出数据缓冲区长度寄存器

B7H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
OEP2CNT	-	OEP2CNT6	OEP2CNT5	OEP2CNT4	OEP2CNT3	OEP2CNT2	OEP2CNT1	OEP2CNT0
读/写	-	读	读	读	读	读	读	读
复位值 (POR/WDT/LVR/PIN)	-	0	0	0	0	0	0	0
总线复位值 (BUS RESET)	-	U	U	U	U	U	U	U
USB软件复位值	-	0	0	0	0	0	0	0
位编号	位符号	说明						
6-0	OEP2CNT	端点2的输出数据缓冲区长度						



9.7 模/数转换器 (ADC)

9.7.1 特性

- 12位分辨率
- 最高转换速率可达1MSPS
- 4种参考电压可选：外接 V_{REF} 、内建1.5V/2.5V参考电压或 V_{DD}
- 12路外接模拟输入，3路内部模拟通道
- 6路触发源可选自动触发AD转换
- 带比较功能，可实现连续转换

SH88F6161包括一个单端型、12位逐次逼近型模/数转换器 (ADC, Analog-to-Digit Converter)，模块如图所示。ADC负责模拟信号到相应12位的数字信号的转换，当输入为GND时，输出为0；当输入大于等于 V_{REF} （所选基准电压）- 1LSB时，输出最大值。ADC有4档基准电压： V_{DD} 、内建1.5V、内建2.5V、外接 V_{REF} ，芯片复位后默认使用 V_{DD} 。使用外接 V_{REF} 时，可通过在外部引脚接电容的方法提高抗噪性能。在使用内建参考电压时，需要外部 C_{REF} 引脚外接约1 μ F的电容来保证精度。

12路外接模拟输入和3路内部模拟输入都可以作为独立输入配置为ADC的转换输入，但是每次转换只能使用一个通道。GO/DONE信号控制开始转换，提示转换结束。当转换完成时，更新ADC数据寄存器：ADCH、ADCL。与此同时，置高ADCON1寄存器中的ADCIF位，当EADC和EADCI同时使能时，会产生一个中断。

转换的结果储存在结果寄存器ADCL和ADCH中，结果寄存器为只读寄存器。由寄存器SCHCON1中的ALR位决定转换结果的存储方式，ALR = 0（默认）时结果按左对齐存储在ADCL/H中，ALR = 1时结果按右对齐存储在ADCL/H中。读取数据时，应先读ADCH，此时结果寄存器被锁，等待ADCL和ADCH均被读出才可写入，以防止下一次转换结果影响此次操作。

如果转换完成在结果寄存器被锁期间，本次转换结果丢失，但ADCIF位仍然被置起。

ADC模块的“数字比较功能”可以连续地比较ADC中的模拟输入的值与数字值。在允许数字比较功能（ADCON1寄存器中的EC位置1）和ADC模块使能（ADCON1寄存器中的ADON位置1）的情况下，开启数字比较功能。ADCIF会在每次转换完成时置起，结果寄存器也随之不断更新（仍然要确保每次结果都被正确读出）。ADCIF的清零与否不影响连续转换，而GO/DONE只能表示连续转换中，每次转换结束不再清0。若使能上限比较中断（ADCON2寄存器中的ACGIE位置1）时，当模拟输入的数字值大于寄存器ADCGTH/L中的比较值时，会产生ADC上限比较中断（ADCON2寄存器的ACGIF置1）。下限比较中断同理。数字比较功能期间，GO/DONE位或者EC位清0可以终止数字比较功能。

数字比较功能的ADC模块能在Idle模式下工作，并且ADC中断能够唤醒Idle模式。在Power-Down模式下，ADC模块不工作。

9.7.2 转换的启动和停止

ADC的转换的启动可以分为软件启动和硬件启动。

软件启动：通过将ADCON1中的ADON位置1，这样可以使能ADC模块的时钟ADC_CLK，和ADC模块中的模拟电路上电。由于当ADON为0时，ADC模块不耗电，所以当进入掉电模式时，应把ADON置0。当ADCON1寄存器中的GO/DONE位置1，则启动转换。GO/DONE位在转换过程中保持高电平，转换完成后由硬件清0。如果在转换过程中清0 GO/DONE位，则终止转换。在转换过程中若发生通道切换，则在结束本次转换后新选择的通道生效。

硬件启动：当使能触发源触发（ADCON1寄存器的TRE置1），可通过寄存器ADCCON1中的TRS[2:0]选择相应的触发源，触发ADC产生一次转换。当触发源到来，ADC的时钟分频单元复位，开始一次ADC转换。当ADC转换完成时，接下来的触发源可以再次触发转换；当ADC转换未完成时，中途触发源的到来被忽略。

注意：每次转换完成后，无论中断是否使能，ADCIF都会置1，因而在每次进入中断前都应将其清0。

在使能触发源触发期间，依然可以软件启动转换。但在转换期间发生触发源到来的情况，硬件触发会终止当前的转换（包括连续转换）而重新启动一次转换，转换值覆盖先前的结果。

ADC的输入时钟由系统时钟经过分频器得出，分频系数可通过TADC[2:0]配置。ADC转换完成的总时间包括采样时间和转换时间，当ADC总转换的速率为100K以下时，能保证高精度（详见ADC电气特性）；如果对精度的要求不高（小于10bit），可提高ADC总转换速率至1M。ADC的系统分频模块在ADC使能后开始工作，在ADON为0时复位。

可通过SCH[3:0]来选择要转换的通道。通道和参考电压的选择在ADC开始转换后生效。在转换过程中，发生的通道或者参考电压的切换将在下次转换时生效。当切换至内建参考电压时，需要500 μ s的建立时间，以保证输出稳定的参考电压。



如果在使能触发源或者数字比较功能的条件下，由于触发源到来和连续转换的不确定性，通道和参考电压的切换必须在以下几种情况下进行：

- (1) 当 TRE 或者 ADON 清 0 时。
- (2) 连续转换时，一次转换完成后和下次转换完成之间。

以上情况之一进行的通道或者电压的切换将在下次转换时生效。


注意：高速模式下，连续转换中不建议通道和参考电压的切换。连续转换中，禁止ADC时钟与采样时间的切换。

ADC转换，最好将ADON打开10us后再将GO/DONE位置1，进行转换。因为ADC模块打开后有个稳定时间。

在进行通道切换时，通道的稳定时间约1us。

ADC内部1个模拟通道用来做内部校准，此模拟通道的输入来自于内部产生的1.5V/2.5V参考源。

9.7.3 ADC模块图



ADC模块图



9.7.4 ADC寄存器

ADC模块所使用寄存器如下:

功能	名称	寄存器描述
ADC时钟设置	ADT	设置ADC时钟与采样时间、ADC精度模式选择
ADC控制	ADCON1	AD模块使能、启动、比较使能、及转换完成中断标志、触发源使能、事件触发设置
	ADCON2	中断使能、基准源控制、上/下限比较设置
ADC结果寄存器	ADCL	SCH中指定通道转换值的低位
	ADCH	SCH中指定通道转换值的高位
上限比较寄存器	ADCGTL	上限比较寄存器的低位
	ADCGTH	上限比较寄存器的高位
下限比较寄存器	ADCLTL	下限比较寄存器的低位
	ADCLTH	下限比较寄存器的高位
通道寄存器	SCHCON1	参考电压设置、通道设置、结果寄存器格式配置
	SCHCON2	通道0 - 7端口共享寄存器
	SCHCON3	通道8 - 11端口共享寄存器

Table 9.52 ADT (ADC时钟控制寄存器)

89H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADT	-	TADC2	TADC1	TADC0	TS3	TS2	TS1	TS0
读/写	-	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	0	0	0	0	0	0	0

位编号	位符号	说明
6-4	TADC[2:0]	ADC时钟周期选择 000: ADC时钟周期 $t_{AD} = 1 t_{SYS}$ 001: ADC时钟周期 $t_{AD} = 2 t_{SYS}$ 010: ADC时钟周期 $t_{AD} = 4 t_{SYS}$ 011: ADC时钟周期 $t_{AD} = 8 t_{SYS}$ 100: ADC时钟周期 $t_{AD} = 16 t_{SYS}$ 101: ADC时钟周期 $t_{AD} = 32 t_{SYS}$ 110: ADC时钟周期 $t_{AD} = 64 t_{SYS}$ 111: ADC时钟周期 $t_{AD} = 128 t_{SYS}$
3-0	TS[3:0]	采样时间选择 $2 t_{AD} \leq \text{采样时间} = (\text{TS} [3:0]+1) * t_{AD} \leq 15 t_{AD}$

注意:

- (1) $TS[3:0] = 0000/0001$, 采样时间为 $2t_{AD}$; $TS[3:0] = 1110/1111$, 采样时间为 $15t_{AD}$ 。
- (2) 选择 $2 * t_{AD}$ 为采样时间时, 请确保连接到ADC输入引脚的串联电阻小于 $10k\Omega$ 。
- (3) 连续采样时, 第一次转换之后的每次转换的采样时间为设定的采样时间加1。



Table 9.53 ADCON1 (ADC控制寄存器1)

91H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCON1	ADON	ADCIF	EC	TRE	TRS2	TRS1	TRS0	GO/DONE
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	ADON	ADC允许位 0: 禁止 ADC 模块 1: 允许 ADC 模块
6	ADCIF	ADC中断标记 0: 无 ADC 中断 1: 由硬件置 1 表示已完成 AD 转换, 由软件清 0.
5	EC	比较功能允许 0: 禁止数字比较功能 1: 允许数字比较功能
4	TRE	触发使能位 0: 禁止触发源触发 1: 允许触发源触发
3-1	TRS[2:0]	触发源选择位 00X: 无触发源 010: 外部中断 2 的上升沿 011: PCA0 比较/捕获模块 0 的匹配中断 100: Timer2 溢出 101: PCA1 比较/捕获模块 1 的匹配中断 110: Timer3 溢出 111: PCA1 的 P1CEX0 引脚的捕捉信号
0	GO/DONE	ADC 状态标记 0: 当完成 AD 转换时, 由硬件自动清 0。在转换期间软件清 0 此位会中止 AD 转换。 如果允许数字比较功能, 该位不会由硬件清 0 只能由软件清 0。 1: 开始 AD 转换或者启动数字比较功能。 在 DAC 自校准期间, 该位禁止软件操作



Table 9.54 ADCON2 (ADC控制寄存器2)

8DH (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCON2	ADCIE	-	-	ACLIE	ACGIE	ACLIF	ACGIF	-
读/写	读/写	-	-	读/写	读/写	读/写	读/写	-
复位值 (POR/WDT/LVR/PIN)	0	-	-	0	0	0	0	-

位编号	位符号	说明
7	ADCIE	ADC 转换完成中断使能位 0: 禁止 ADC 转换完成中断 1: 使能 ADC 转换完成中断
4	ACLIE	下限比较中断使能位 0: 禁止下限比较中断 1: 使能下限比较中断
3	ACGIE	上限比较中断使能位 0: 禁止上限比较中断 1: 使能上限比较中断
2	ACLIF	下限比较中断标志位 0: 无下限中断发生, 结果寄存器中的最近一次更新值大于ADCLTH/L中的值 1: 发生下限中断, 结果寄存器中的最近一次更新值小于等于ADCLTH/L中的值 该标志置起后需由软件清 0
1	ACGIF	上限比较中断标志位 0: 无上限中断发生, 结果寄存器中的最近一次更新值小于ADCGTH/L中的值 1: 发生上限中断, 结果寄存器中的最近一次更新值大于等于ADCGTH/L中的值 该标志置起后需由软件清0



Table 9.55 SCHCON1 (通道寄存器)

8AH (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SCHCON1	VREF1	VREF0	ALR	-	SCH3	SCH2	SCH1	SCH0
读/写	读/写	读/写	读/写	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	-	0	0	0	0

位编号	位符号	说明
7-6	VREF[1:0]	参考电压选择 00: 内部参考电压, 且与 V _{DD} 相连 01: 由 V _{REF} 引脚输入 (在 DACCON1 中 P1.4 被选择为 V _{REF} 输入后此项有效) 1x: 内建 1.5V/2.5V (由 DAC 模块的 REFON 和 REFSEL 控制) <i>注意: 内建 1.5V/2.5V 推荐在低速 (100K) 下使用, 第一次使用内建参考电压需要 500us 的建立时间。</i>
5	ALR	数据格式选择 0: 左对齐方式 1: 右对齐方式
3-0	SCH[3:0]	ADC 通道选择 0000: ADC 通道 ADC0 0001: ADC 通道 ADC1 0010: ADC 通道 ADC2 0011: ADC 通道 ADC3 0100: ADC 通道 ADC4 0101: ADC 通道 ADC5 0110: ADC 通道 ADC6 0111: ADC 通道 ADC7 1000: ADC 通道 ADC8 1001: ADC 通道 ADC9 1010: ADC 通道 ADC10 1011: ADC 通道 ADC11 1100: 内部 DAC0 输入 1101: 内部 OPO 输入 111x: 选择内部 1.5V/2.5V 为基准源 (具体由 DAC 模块的 REFON 和 REFSEL 控制)

Table 9.56 SCHCON2 (通道寄存器)

8BH (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SCHCON2	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADC1	ADC0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	ADC[7:0]	ADC 通道选择 0: P0.7 - P0.0 作为 I/O 口 1: P0.7 - P0.0 作为 ADC 输入口



Table 9.57 SCHCON3 (通道寄存器)

8CH (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SCHCON3	-	-	-	-	ADC11	ADC10	ADC9	ADC8
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-0	ADC[11:8]	ADC 通道选择 0: P1.3 - P1.0 作为 I/O 口 1: P1.3 - P1.0 作为 ADC 输入口

Table 9.58 ADCL/H (ADC结果寄存器) 左对齐模式

92H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCL	A3	A2	A1	A0	-	-	-	-
读/写	只读	只读	只读	只读	-	-	-	-
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	-	-	-	-
93H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCH	A11	A10	A9	A8	A7	A6	A5	A4
读/写	只读	只读	只读	只读	只读	只读	只读	只读
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

Table 9.59 ADCL/H (ADC结果寄存器) 右对齐模式

92H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCL	A7	A6	A5	A4	A3	A2	A1	A0
读/写	只读	只读	只读	只读	只读	只读	只读	只读
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
93H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCH	-	-	-	-	A11	A10	A9	A8
读/写	-	-	-	-	只读	只读	只读	只读
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
7-0, 7-4/ 3-0, 7-0	A11-A0	左对齐方式 (ALR = 0) 转换完毕后, 数据立即更新并存放在ADCL/H中, 高8位存放在ADCH中, 低4位存放在ADCL的高4位。 右对齐方式 (ALR = 1) 转换完毕后, 数据立即更新并存放在ADCL/H中, 高4位存放在ADCH的低4位, 低8位存放在ADCL中。



Table 9.60 ADCGTL/H (ADC上限比较寄存器)

94H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCGTL	GT7	GT6	GT5	GT4	GT3	GT2	GT1	GT0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
95H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCGTH	-	-	-	-	GT11	GT10	GT9	GT8
读/写	-	-	-	-	只读	只读	只读	只读
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
11-0	GT11 - GT0	当一次转换完成时，结果寄存器的值立刻与ADCGTL/H中的值比较，若大于等于ADCGTL/H中的值则令ADCON2中的ACGIF位置1，ACGIF位将保持为1直到软件将其清除。

Table 9.61 ADCLTL/H (ADC下限比较寄存器)

96H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCLTL	LT7	LT6	LT5	LT4	LT3	LT2	LT1	LT0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0
97H (Bank1)	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
ADCLTH	-	-	-	-	LT11	LT10	LT9	LT8
读/写	-	-	-	-	只读	只读	只读	只读
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
11-0	LT11 - LT0	当一次转换完成时，结果寄存器的值立刻与ADCLTL/H中的值比较，若小于等于ADCLTL/H中的值则令ADCON2中的ACLIF位置1，ACLIF位将保持为1直到软件将其清除。



软件启动 ADC 转换步骤:

- (1) 使能 ADC 模块
- (2) 选择参考电压
- (3) 选择模拟输入通道
- (4) 清 0ADCIF、ACLIF、ACGIF
- (5) GO/DONE置 1 开始ADC转换
- (6) GO/DONE为 0 或者ADCIF为 1，如果ADC中断使能，则进入中断处理程序
- (7) 从 ADCH/L 中读取转换值
- (8) 重复 3 - 7 开始另一次转换

硬件启动 ADC 转换步骤:

- (1) 使能 ADC 模块
- (2) 选择参考电压
- (3) 选择模拟输入通道
- (4) 清 0ADCIF、ACLIF、ACGIF
- (5) TRE = 1;设置触发源 TRS[2:0]
- (6) 若 ADCIF 为 1，如果 ADC 中断使能，则进入中断处理程序
- (7) 从 ADCH/L 中读取转换值

启动数字比较功能步骤:


- (1) 使能 ADC 模块
- (2) 选择参考电压
- (3) 选择模拟输入通道
- (4) 写入比较值
- (5) 清 0ADCIF、ACLIF、ACGIF
- (6) 使能数字比较功能，EC = 1
- (7) 如果输入的模拟值大于/小于比较值，产生中断
- (8) 继续数字比较功能，直到EC = 0 或者GO/DONE = 0。



9.8 12Bit电压型DAC

9.8.1 特性

- 12位分辨率
- 内部和外部的参考电压选择
- 具有自校验功能
- 支持二进制或者二进制的补码形式输入
- DAC转化时间采用内部128K计数，当DACEN = 1时，128K开启预热。当DACEN = 0时，128K关闭。所以DAC第一次转化时，需要考虑128K预热时间。DAC转化时间可以根据Customer Option: OP_DACTIME选择不同的转化时间



9.8.2 DAC控制

选择参考电压

参考电压是唯一影响DAC输出量的模拟参数，是DAC转换模块的重要部分。DAC可以选择内部或者外部的参考电压。DAC有4档基准电压：V_{DD}、内建1.5V、内建2.5V、外接V_{REF}，芯片复位后默认使用V_{DD}。使用外接V_{REF}时，可通过在外部引脚接电容的方法提高抗噪性能。在使用内建参考电压时，需要外部CREF引脚外接约1uF的电容来保证精度。

On-Demand输出更新


DAC的缺省更新模式更新发生在写DAC数据寄存器低字节（DACL）时。在该模式下，写DACH时数据被保持，在写DACL之前DAC的输出不会发生变化。因此应先写DACH，再写DACL。

基于定时器溢出的输出更新模式


DAC的输出也可以用定时器溢出事件触发更新。这一特性在以给定采样频率产生输出波形的系统中非常有用，可以避免中断延迟时间和指令执行时间变化对DAC输出时序的影响。当DACLSEL[1:0]被设置为‘01’、‘10’、‘11’时，写入到两个DAC数据寄存器（DACL和DACH）的数据被保持，直到相应的定时器溢出事件发生时，DACH:DACL的内容才被复制到DAC输入锁存器，此时DAC输出变为新值。

备注：在DAC转化过程中，如果触发信号再次产生，DAC会重新转化。在Power-Down模式下，DAC模块不工作。Power-Down唤醒后，DAC模块输出保持进入Power-Down模式前输出的状态

DAC输入数据格式



采用二进制输入格式



采用二进制补码输入格式




9.8.3 DAC自校准功能

DAC存在偏移误差, 可以通过DAC自动校正偏移量, 在使用DAC之前。通过设置控制位DACCALON能够初始化偏移校正操作, 操作完成后DACCALON自动复位。

具体操作方法:

- (1) 开启DAC自校准
 - a. DACEN = 1, DACCALON = 1
- (2) 设置DAC参数
 - a. DACDF = x, DACSREF = XX (参考源由实际应用电路决定)
- (3) 设置ADC参数
 - a. ADON = 1, REFC = XX (参考源和DAC相同), SCH[3:0] = 1100 (选择内部DAC0输入)
- (4) 开启DAC转化
 - a. DACH = 08H, DA CL = 00H
- (5) 自校准完成, 硬件操作
 - a. 数据位DACH, DA CL清零 (硬件)
 - b. DAC0输出清零 (硬件)
 - c. DACCALON清零 (硬件)
 - d. DACCAL寄存器由硬件更新, 自校准完成保持硬件更新后的值。
 - e 其他寄存器保持自校准前配置值
- (6) 自校准完成, 软件操作
 - a. 判断DACCALON = 0, 自校准完成
 - b. 根据实际应用确定是否关闭ADC, 切换通道
 - c. DAC正常使用

注意: 采用DAC自校准时, 校准值建议多次校准取平均值





9.8.4 寄存器

Table 9.62 DAC控制寄存器0

8BH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
DACCON0	DACEN	DACOSEL.1	DACOSEL.0	DACLSEL.1	DACLSEL.0	DACDF	DACIO	DACIF
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7	DACEN	DAC转换控制位 0: DAC禁止 1: DAC使能
6-5	DACOSEL[1:0]	DAC输出驱动选择 00: DAC输出不带缓冲器 01: DAC输出带缓冲器（1倍） 1x: DAC输出带缓冲器（3倍）
4-3	DACLSEL[1:0]	锁存器触发源选择 00: DACL执行写操作触发DAC输出更新 01: 定时器2溢出触发DAC输出更新 10: 定时器3溢出触发DAC输出更新 11: PCA0定时器溢出触发DAC输出更新
2	DACDF	DAC的数据格式 0: 二进制 1: 二进制补码
1	DACIO	DAC端口配置寄存器 0: P1.6 作为为 IO 口 1: P1.6作为DAC输出口
0	DACIF	DAC中断标志位 0: DAC转换未完成 1: DAC转换完成，由硬件置1，软件清0



Table 9.63 DAC控制寄存器1

9FH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
DACCON1	DACCALON	OFFSETSW	-	VREFS	REFSEL	REFON	DACSREF.1	DACSREF.0
读/写	读/写	读/写	-	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	-	0	0	0	0	0

位编号	位符号	说明
7	DACCALON	DAC自校准操作控制 （当DACOSEL[1:0] = 01或1x时，自校准功能有效） 0: 自校准关闭（自校准完成，硬件清零） 1: 自校准开启（软件开启）
6	OFFSETSW	DAC补偿开关 0: 开启DAC补偿 1: 关闭DAC补偿
4	VREFS	外部参考电压输入口选择 0: P1.4 作为 I/O 口 1: P1.4作为V _{REF} 输入引脚
3	REFSEL	内建电压选择 0: 内建2.5V 1: 内建1.5V （内建电压切换需要1ms的稳定时间）
2	REFON	内建1.5V/2.5V开关 0: 内建1.5V/2.5V关（P1.5作为I/O口） 1: 内建1.5V/2.5V开（P1.5作为内部参考电压输出引脚） （内建电压开启需要500us的稳定时间）
1-0	DACSREF[1:0]	DAC的参考源选择 00: 选择V _{DD} 为基准电压 01: 选择外部V _{REF} 端口输入为基准电压 1x: 选择内建电压1.5V/2.5V为基准电压 （DACSREF选择内建电压1.5V/2.5V时，确保REFON = 1，REFSEL选择需要的内建电压）

注意：在选择外部参考电压或者内建电压作为基准电压时，应该先打开开关，待选择外部电压或者参考电压稳定时，再选择参考源，开关和参考源不能同时写入。



Table 9.64 DAC自校准控制寄存器

A4H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
DACCAL	OFFSET SIGN	-	OFFSET DATA.5	OFFSET DATA.4	OFFSET DATA.3	OFFSET DATA.2	OFFSET DATA.1	OFFSET DATA.0
读/写	读/写	-	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	-	0	0	0	0	0	0

位编号	位符号	说明
7	OFFSETSIGN	DAC自校准补偿电压数据符号位 0: 正 (转换值比实际的值大) 1: 负 (转换值比实际的值小)
5-0	OFFSET DATA[5:0]	DAC自校准补偿电压数据 (DAC自校准完成, 根据校准结果更新此寄存器。 当OFFSETSW = 0时, 实际DAC的输出是DACH:DACL与OFFSETDATA经过运算后的输出值, 以便DAC输出精度更高 当OFFSETSW = 1时, DAC的输出为DACH:DACL对应的模拟电压)

Table 9.65 DAC数据寄存器

8DH, 8CH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
DACH (8DH)	-	-	-	-	DAC.11	DAC.10	DAC.9	DAC.8
DACL (8CH)	DAC.7	DAC.6	DAC.5	DAC.4	DAC.3	DAC.2	DAC.1	DAC.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0


位编号	位符号	说明
3-0 7-0	DAC[11:0]	DAC数据 位3 - 0是12位DAC数据字的高4位 位7 - 0是12位DAC数据字的低8位



9.9 运算放大器 (OP)

9.9.1 特性

- 多输入源选择
- SH88F6161/SH88F6162内建1个高性能运算放大器，单电源供电工作。
- 运放可以由软件关闭以省电



9.9.2 寄存器

Table 9.66 OP控制寄存器

A1H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
OPCON	OPEN	-	-	-	OPPSEL.1	OPPSEL.0	OPNSEL.1	OPNSEL.0
读/写	读/写	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	-	-	-	0	0	0	0

位编号	位符号	说明
7	OPEN	OP1使能控制位 0: 禁止OP功能 1: 允许OP功能
3-2	OPPSEL[1:0]	OP同相输入源选择 00: OPP0 01: OPP1 10: DAC内部输入
1-0	OPNSEL[1:0]	OP反相输入源选择 00: OPN0 01: OPN1 10: OPN2 11: DAC内部输入 (DAC外部PIN脚作为IO使用)



Table 9.67 OP端口配置寄存器

A2H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
OPIOS	-	-	-	OPN2IO	OPN1IO	OPN0IO	OPP1IO	OPP0IO
读/写	-	-	-	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	0	0	0	0	0

位编号	位符号	说明
4-2	OPNyIO	OP 负向输入通道端口配置 (y = 0, 1, 2) 0: P2.2 - P2.0作为IO口 1: P2.2 - P2.0作为OP负向输入口
1-0	OPP _x IO	OP 正向输入通道端口配置 (x = 0, 1) 0: P2.5 - P2.4作为 IO 口 1: P2.5 - P2.4作为 OP 正向输入口



9.10 低电压复位 (LVR)

9.10.1 特性

- 通过代码选项选择, LVR 设定电压 V_{LVR} 可为 2.1V、2.7V、3.7V、4.1V
- LVR 去抖动时间 T_{LVR} 为 60 μ s
- 当供电电压低于设定电压 V_{LVR} 时, 将产生内部复位


低电压复位 (LVR) 功能是为了监测供电电压, 当供电电压低于设定电压 V_{LVR} 时, MCU 将产生内部复位。LVR 去抖动时间 T_{LVR} 大约为 60 μ s。

LVR 功能打开后, 具有以下特性 (T_1 表示电压低于设定电压 V_{LVR} 的时间):

当 $V_{DD} \leq V_{LVR}$ 且 $T_1 \geq T_{LVR}$ 时产生系统复位。

当 $V_{DD} > V_{LVR} + V_{HYS}$ 时释放系统复位。

$V_{DD} < V_{LVR}$, 但 $T_1 < T_{LVR}$ 时不会产生系统复位。其中 V_{HYS} 的范围是 0.04V - 0.10V。



这里, V_{DD} 为电源电压, V_{LVR} 为 LVR 检测电压, V_{HYS} 为低电压复位迟滞电压。

通过代码选项, 可以选择 LVR 功能的打开与关闭。

在交流电或大容量电池应用中, 接通大负载后容易导致 MCU 供电暂时低于定义的工作电压。低电压复位可以应用于此, 保护系统在低于设定电压下产生有效复位。



9.11 低电压检测 (LPD)

9.11.1 特性

- 低电压检测并产生中断
- 可选的 LPD 检测电压
- LPD 去抖动时间 TLPD 为 30-60 μ s

低电压检测 (LPD) 功能用来监测电源电压, 如果电压低于指定值时产生内部标志。LPD 功能用来通知 CPU 电源是否被切断或电池是否用尽, 因此在电压低于最小工作电压之前, 软件可以采取一些保护措施。

LPD 中断可以唤醒 Power-down 模式。

9.11.2 寄存器

Table 9.68 低电压检测寄存器

B3H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
LPDCON	LPDEN	-	LPDMD	LPDIF	LPDS3	LPDS2	LPDS1	LPDS0
读/写	读/写	-	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	-	0	0	0	0	0	0

位编号	位符号	说明
7	LPDEN	LPD 允许位 0: 禁止低电压检测 1: 允许低电压检测
5	LPDMD	LPD 模式选择控制位 0: 当 V _{DD} 电压小于设定的 LPD 检测电压时, LPDIF 标志置 1 1: 当 V _{DD} 电压大于设定的 LPD 检测电压时, LPDIF 标志置 1
4	LPDIF	LPD 中断标志位查询位 0: 无 LPD 发生, 由软件清 0 1: LPD 发生, 由硬件置 1
3-0	LPDS[3:0]	LPD 电压设置位 0000: 2.1V 0001: 2.2V 0010: 2.3V 0011: 2.4V 0100: 2.5V 0101: 2.6V 0110: 2.7V 0111: 2.8V 1000: 2.9V 1001: 3.0V 1010: 3.1V 1011: 3.2V 1100: 3.3V 1101: 3.4V 1110: 3.5V 1111: 3.6V



9.12 看门狗定时器（WDT），程序超范围溢出（OVL）复位及其它复位状态

9.12.1 特性

- 程序超范围溢出后硬件自动检测，并产生 OVL 复位
- 看门狗可以工作在掉电模式下（通过代码选项选择此功能）
- 看门狗溢出频率可选

程序超范围溢出复位

SH88F6161/SH88F6162为进一步增强CPU运行可靠性，内建程序超范围溢出检测电路，一旦检测到程序计数器的值超出ROM最大值，或者发现指令操作码（不检测操作数）为8051指令集中不存在的A5H，便认为程序跑飞，产生CPU复位信号，同时将WDOF标志位置1。为应用这个特性，用户应该将未使用的Flash ROM用0xA5填满。

看门狗

看门狗定时器是一个递减计数器，独立内建 RC 振荡器作为其时钟源。因此可以通过代码选项选择在掉电模式下仍持续运行。当定时器溢出时，将芯片复位。通过代码选项可以打开或关闭该功能。

WDT 控制位（第 2 - 0 位）用来选择不同的溢出时间。定时器溢出后，WDT 溢出标志（WDOF）将由硬件自动置 1。通过读写 RSTSTAT 寄存器，看门狗定时器在溢出前重新开始计数。

其它一些复位标志列举如下：

9.12.2 寄存器

Table 9.69 复位状态寄存器

B1H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
RSTSTAT	WDOF	-	PORF	LVRF	CLRF	WDT.2	WDT.1	WDT.0
读/写	读/写	-	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR)	0	-	1	0	0	0	0	0
复位值 (WDT)	1	-	u	u	u	0	0	0
复位值 (LVR)	u	-	u	1	u	0	0	0
复位值 (PIN)	u	-	u	u	1	0	0	0

位编号	位符号	说明
7	WDOF	看门狗溢出或程序超范围溢出标志位 看门狗溢出时由硬件置1，可由软件或上电复位清0 0: 未发生WDT溢出或程序超范围溢出 1: 发生WDT溢出或程序超范围溢出
5	PORF	上电复位标志位 上电复位后硬件置1，只能由软件清0 0: 没有发生上电复位 1: 发生过上电复位
4	LVRF	低压复位标志位 低压复位后置1，可由软件或上电复位清0 0: 没有发生低压复位 1: 发生过低压复位
3	CLRF	Reset引脚复位标志位 引脚复位后置1，由软件或上电复位清0 0: 没有发生引脚复位 1: 发生过引脚复位



续上表

2-0	WDT[2:0]	WDT溢出周期控制位 000: 溢出周期最小值 = 4096ms 001: 溢出周期最小值 = 1024ms 010: 溢出周期最小值 = 256ms 011: 溢出周期最小值 = 128ms 100: 溢出周期最小值 = 64ms 101: 溢出周期最小值 = 16ms 110: 溢出周期最小值 = 4ms 111: 溢出周期最小值 = 1ms 注意: 应用中如果看门狗打开, 程序清看门狗的最大间隔时间不能大于以上所列最小值
-----	----------	--



9.13 电源管理

9.13.1 特性

- 空闲模式和掉电模式两种省电模式
- 发生中断和复位可退出空闲 (Idle)、掉电 (Power-Down) 模式

为减少功耗, SH88F6161/SH88F6162提供两种低功耗省电模式: 空闲 (Idle) 模式和掉电 (Power-Down) 模式, 这两种模式都由PCON和SUSLO两个寄存器控制。

9.13.2 空闲模式 (Idle)

空闲模式能够降低系统功耗, 在此模式下, 程序中止运行, CPU时钟停止, 但外部设备时钟继续运行。空闲模式下, CPU在确定的状态下停止, 并在进入空闲模式前所有CPU的状态都被保存, 如PC, PSW, SFR, RAM等。

两条连续指令: 先设置SUSLO寄存器为0x55, 随即将PCON寄存器中的IDL位置1, 使SH88F6161/SH88F6162进入空闲模式。如果不满足上述的两条连续指令, CPU在下一个机器周期清0 SUSLO寄存器或IDL位, CPU也不会进入空闲模式。

IDL位置1是CPU进入空闲模式之前执行的最后一条指令。

两种方式可以退出空闲模式:

(1) 中断产生。在预热定时结束后, 恢复CPU时钟, 硬件清除SUSLO寄存器和PCON寄存器的IDL位。然后执行中断服务程序, 随后跳转到进入空闲模式指令之后的指令。

(2) 复位信号产生后 (复位引脚上出现低电平, WDT复位, LVR复位)。CPU恢复时钟, SUSLO寄存器和在PCON寄存器中的IDL位被硬件清0, 最后SH88F6161/SH88F6162复位, 程序从地址位0000H开始执行。此时, RAM保持不变而SFR的值根据不同功能模块改变。

9.13.3 掉电模式 (Power-Down)

掉电模式可以使SH88F6161/SH88F6162进入功耗非常低的状态。若系统时钟取低频时钟 (32.768KHz或者128K RC) 时, 掉电模式将停止CPU和外围设备的所有时钟信号, 此时高频时钟和低频时钟都被关闭; 若高频振荡器 (外部2M - 12M振荡器、内部12M RC或者PLL的2分频) 被用作系统时钟时, 进入掉电模式时, 高频振荡器关闭, 用于LCD和定时器3的32.768KHz晶振或者128KHz RC时钟保留。如果通过代码选项使能WDT, WDT模块将继续工作。在进入掉电模式前所有CPU的状态都被保存, 如PC, PSW, SFR, RAM等。

两条连续指令: 先设置SUSLO寄存器为0x55, 随即将PCON寄存器中的PD位置1, 使SH88F6161/SH88F6162进入掉电模式。如果不满足上述的两条连续指令CPU在下一个机器周期清除SUSLO寄存器或的PD位, CPU也不会进入掉电模式。

PD位置1是CPU进入掉电模式之前执行的最后一条指令。

注意: 如果同时设置IDL位和PD位, SH88F6161/SH88F6162进入掉电模式。退出掉电模式后, CPU也不会掉电进入空闲模式, 从掉电模式退出后硬件清0 IDL及PD位。

有3种方式可以退出掉电模式:

(1) 有效外部中断 (如INT2、INT3、INT40 - INT47)、LPD中断、USB中断 (检测到插拔、总线复位、恢复命令) 和Timer3对外部计数中断可以使SH88F6161/SH88F6162退出掉电模式。在中断发生后振荡器启动, 在预热计时结束之后CPU时钟和外部设备时钟恢复, SUSLO寄存器和PCON寄存器中的PD位会被硬件清除, 然后程序运行中断服务程序。在完成中断服务程序之后, 跳转到进入掉电模式之后的指令继续运行。

(2) 如果32.768kHz晶振或者128KHz RC未被关闭, 定时器3中断产生, SH88F6161/SH88F6162将退出掉电模式。在预热计时结束之后CPU时钟和外部设备时钟恢复, SUSLO寄存器和PCON寄存器中的PD位会被硬件清除, 然后程序运行中断服务程序。在完成中断服务程序之后, 跳转到进入掉电模式之后的指令继续运行。

(3) 复位信号 (复位引脚上出现低电平, WDT复位如果被允许, LVR复位如果被允许)。在预热计时之后会恢复CPU时钟, SUSLO寄存器和PCON寄存器中的PD位会被硬件清除, 最后SH88F6161/SH88F6162会被复位, 程序会从0000H地址位开始运行。RAM将保持不变, 而根据不同功能模块SFR的值可能改变。

注意:

(1) 如要进入这两种低功耗模式, 必须在置位PCON中的IDL/PD位后增加3个空操作指令 (NOP)。

(2) 如要进入这两种低功耗模式, 所有端口不浮动, 因此需设置为输出或输入且上拉打开。



9.13.4 寄存器

Table 9.70 电源控制寄存器

87H	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
PCON	-	-	-	-	GF1	GF0	PD	IDL
读/写	-	-	-	-	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	-	-	-	-	0	0	0	0

位编号	位符号	说明
3-2	GF[1:0]	用于软件的通用标志
1	PD	掉电模式控制位 0: 当一个中断或复位产生时由硬件清0 1: 由软件置1激活掉电模式
0	IDL	空闲模式控制位 0: 当一个中断或复位产生时由硬件清0 1: 由软件置1激活空闲模式

Table 9.71 省电模式控制寄存器

8EH	第7位	第6位	第5位	第4位	第3位	第2位	第1位	第0位
SUSLO	SUSLO.7	SUSLO.6	SUSLO.5	SUSLO.4	SUSLO.3	SUSLO.2	SUSLO.1	SUSLO.0
读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写	读/写
复位值 (POR/WDT/LVR/PIN)	0	0	0	0	0	0	0	0

位编号	位符号	说明
7-0	SUSLO[7:0]	此寄存器用来控制CPU进入省电模式（空闲或掉电）。只有像下面的连续指令才能使CPU进入省电模式，否则在下个周期中SUSLO，IDL或PD位将被硬件清0。

```

IDLE_MODE:
MOV     SUSLO, #55H
ORL     PCON, #01H
NOP
NOP
NOP

POWERDOWN_MODE:
MOV     SUSLO, #55H
ORL     PCON, #02H
NOP
NOP
NOP
    
```




9.14 预热计数器

9.14.1 特性

- 内建电源预热计数器消除电源的上电的不稳定状态
- 内建振荡器预热计数器消除振荡器起振时的不稳定状态

SH88F6161/SH88F6162内建预热计数器，它能消除振荡器在下列情况下起振时的不稳定状态，同时完成内部一些初始化序列，如读取内部客户代码选项等。

SH88F6161/SH88F6162内建振荡器预热计数器，它能消除振荡器在下列情况下起振时的不稳定状态：上电复位，引脚复位，从低功耗模式中唤醒，看门狗复位和LVR复位。

上电后，SH88F6161/SH88F6162会先经过电源上电预热计数过程，等待溢出后再进行振荡器的预热计数过程，溢出后开始运行程序。

电源上电预热计数时间

上电复位/ 引脚复位/低电压复位		看门狗复位 (不包含掉电模式)		看门狗复位 (唤醒掉电模式)		掉电模式下中断唤醒	
电源上电 预热计数时间	振荡器上电 预热计数时间	电源上电 预热计数时间	振荡器上电 预热计数时间	电源上电 预热计数时间	振荡器上电 预热计数时间	电源上电 预热计数时间	振荡器上电 预热计数时间
11ms	有	500us	无	500us	有	32us	有

振荡器上电预热计数时间

OP_WMT选项 振荡器类型	00	01	10	11
晶体振荡器	$2^{17} \times T_{osc}$	$2^{14} \times T_{osc}$	$2^{11} \times T_{osc}$	$2^8 \times T_{osc}$
32kHz晶振	$2^{14} \times T_{osc}$			
内部RC振荡器	$2^7 \times T_{osc}$			
PLL振荡器	2ms			



9.15 代码选项

OP_WDT:

- 0: 禁止WDT功能 (默认)
- 1: 允许WDT功能

OP_WDTPD:

- 0: 掉电模式下禁止看门狗工作 (默认)
- 1: 掉电模式下允许看门狗工作

OP_WMT[1:0]: (不适用于32k晶体振荡器和内建RC)

- 00: 最长预热时间 (默认)
- 01: 较长预热时间
- 10: 较短预热时间
- 11: 最短预热时间

OP_RST:

- 0: 允许引脚复位 (默认)
- 1: 选择P7.0作为普通IO

OP_LVREN:

- 0: 禁止LVR功能 (默认)
- 1: 允许LVR功能

OP_LVRLEVEL:

- 00: 4.1V
- 01: 3.7V (默认)
- 10: 2.7V
- 11: 2.1V

OP_SCM:

- 0: 在预热期间禁止时钟单元检测功能 (默认)
- 1: 在预热期间允许时钟单元检测功能

OP_OSC[3:0]:

- 0011: OSC1CLK内部128KHz RC振荡器, OSC2CLK内部12MHz RC振荡器 (默认)
- 0110: OSC1CLK为内部128K RC, OSC2CLK为从XTAL输入的2M - 12M晶体/陶瓷谐振器
- 1010: OSC1CLK为从XTAL输入的32.768kHz晶体谐振器, OSC2CLK为内部12M RC振荡器
- 1101: OSC1CLK为从XTAL输入的32.768kHz晶体谐振器, OSC2CLK为从XTALX输入2M - 12M晶体/陶瓷谐振器
- 其它: OSC1CLK内部128KHz RC振荡器, OSC2CLK内部12MHz RC振荡器

OP_ISP:

- 0: 允许ISP功能 (默认)
- 1: 禁止ISP功能

OP_ISPPIN:

- 0: 进入ISP模式时不检测P3.4和P3.5状态 (默认)
 - 1: 仅当P3.4和P3.5同时为低时进入ISP模式
- 注意: 此代码选项仅当OP_ISP = 0时有效*

OP_DACTIME: (DAC转化时间选择)

- 00: 100 μ s (默认)
- 01: 70 μ s
- 10: 150 μ s
- 11: 200 μ s

OP_OSCDRV:

- 011: 8M - 12M crystal (默认)
- 001: 4M crystal
- 111: 12M ceramic
- 101: 8M ceramic
- 110: 4M ceramic
- 100: 2M ceramic

OP_SINK:

- 0: P0/P1口的灌电流能力保持不变 (默认)
- 1: P0/P1口的灌电流能力加大

OP_DRIVE:

- 0: P3/P4口的驱动电流能力保持不变 (默认)
- 1: P3/P4口的驱动电流能力加大



10. 指令集

算术操作指令				
指令	功能描述	代码	字节	周期
ADD A, Rn	累加器加寄存器	0x28-0x2F	1	1
ADD A, direct	累加器加直接寻址字节	0x25	2	2
ADD A, @Ri	累加器加内部RAM	0x26-0x27	1	2
ADD A, #data	累加器加立即数	0x24	2	2
ADDC A, Rn	累加器加寄存器和进位位	0x38-0x3F	1	1
ADDC A, direct	累加器加直接寻址字节和进位位	0x35	2	2
ADDC A, @Ri	累加器加内部RAM和进位位	0x36-0x37	1	2
ADDC A, #data	累加器加立即数和进位位	0x34	2	2
SUBB A, Rn	累加器减寄存器和借位位	0x98-0x9F	1	1
SUBB A, direct	累加器减直接寻址字节和借位位	0x95	2	2
SUBB A, @Ri	累加器减内部RAM和借位位	0x96-0x97	1	2
SUBB A, #data	累加器减立即数和借位位	0x94	2	2
INC A	累加器加1	0x04	1	1
INC Rn	寄存器加1	0x08-0x0F	1	2
INC direct	直接寻址字节加1	0x05	2	3
INC @Ri	内部RAM加1	0x06-0x07	1	3
DEC A	累加器减1	0x14	1	1
DEC Rn	寄存器减1	0x18-0x1F	1	2
DEC direct	直接寻址字节减1	0x15	2	3
DEC @Ri	内部RAM减1	0x16-0x17	1	3
INC DPTR	数据指针加1	0xA3	1	4
MUL AB	累加器乘寄存器B	0xA4	1	11 20
DIV AB	累加器除以寄存器B	0x84	1	11 20
DA A	十进制调整	0xD4	1	1



逻辑操作指令				
指令	功能描述	代码	字节	周期
ANL A, Rn	累加器与寄存器	0x58-0x5F	1	1
ANL A, direct	累加器与直接寻址字节	0x55	2	2
ANL A, @Ri	累加器与内部RAM	0x56-0x57	1	2
ANL A, #data	累加器与立即数	0x54	2	2
ANL direct, A	直接寻址字节与累加器	0x52	2	3
ANL direct, #data	直接寻址字节与立即数	0x53	3	3
ORL A, Rn	累加器或寄存器	0x48-0x4F	1	1
ORL A, direct	累加器或直接寻址字节	0x45	2	2
ORL A, @Ri	累加器或内部RAM	0x46-0x47	1	2
ORL A, #data	累加器或立即数	0x44	2	2
ORL direct, A	直接寻址字节或累加器	0x42	2	3
ORL direct, #data	直接寻址字节或立即数	0x43	3	3
XRL A, Rn	累加器异或寄存器	0x68-0x6F	1	1
XRL A, direct	累加器异或直接寻址字节	0x65	2	2
XRL A, @Ri	累加器异或内部RAM	0x66-0x67	1	2
XRL A, #data	累加器异或立即数	0x64	2	2
XRL direct, A	直接寻址字节异或累加器	0x62	2	3
XRL direct, #data	直接寻址字节异或立即数	0x63	3	3
CLR A	累加器清零	0xE4	1	1
CPL A	累加器取反	0xF4	1	1
RL A	累加器左环移位	0x23	1	1
RLC A	累加器连进位标志左环移位	0x33	1	1
RR A	累加器右环移位	0x03	1	1
RRC A	累加器连进位标志右环移位	0x13	1	1
SWAP A	累加器高4位与低4位交换	0xC4	1	4



数据传送指令				
指令	功能描述	代码	字节	周期
MOV A, Rn	寄存器送累加器	0xE8-0xEF	1	1
MOV A, direct	直接寻址字节送累加器	0xE5	2	2
MOV A, @Ri	内部RAM送累加器	0xE6-0xE7	1	2
MOV A, #data	立即数送累加器	0x74	2	2
MOV Rn, A	累加器送寄存器	0xF8-0xFF	1	2
MOV Rn, direct	直接寻址字节送寄存器	0xA8-0xAF	2	3
MOV Rn, #data	立即数送寄存器	0x78-0x7F	2	2
MOV direct, A	累加器送直接寻址字节	0xF5	2	2
MOV direct, Rn	寄存器送直接寻址字节	0x88-0x8F	2	2
MOV direct1, direct2	直接寻址字节送直接寻址字节	0x85	3	3
MOV direct, @Ri	内部RAM送直接寻址字节	0x86-0x87	2	3
MOV direct, #data	立即数送直接寻址字节	0x75	3	3
MOV @Ri, A	累加器送内部RAM	0xF6-0xF7	1	2
MOV @Ri, direct	直接寻址字节送内部RAM	0xA6-0xA7	2	3
MOV @Ri, #data	立即数送内部RAM	0x76-0x77	2	2
MOV DPTR, #data16	16位立即数送数据指针	0x90	3	3
MOVC A, @A+DPTR	程序代码送累加器（相对数据指针）	0x93	1	7
MOVC A, @A+PC	程序代码送累加器（相对程序计数器）	0x83	1	8
MOVX A, @Ri	外部RAM送累加器（8位地址）	0xE2-0xE3	1	5
MOVX A, @DPTR	外部RAM送累加器（16位地址）	0xE0	1	6
MOVX @Ri, A	累加器送外部RAM（8位地址）	0xF2-F3	1	4
MOVX @DPTR, A	累加器送外部RAM（16位地址）	0xF0	1	5
PUSH direct	直接寻址字节压入栈顶	0xC0	2	5
POP direct	栈顶弹至直接寻址字节	0xD0	2	4
XCH A, Rn	累加器与寄存器交换	0xC8-0xCF	1	3
XCH A, direct	累加器与直接寻址字节交换	0xC5	2	4
XCH A, @Ri	累加器与内部RAM交换	0xC6-0xC7	1	4
XCHD A, @Ri	累加器低4位与内部RAM低4位交换	0xD6-0xD7	1	4



控制程序转移指令				
指令	功能描述	代码	字节	周期
ACALL addr11	2KB内绝对调用	0x11-0xF1	2	7
LCALL addr16	64KB内长调用	0x12	3	7
RET	子程序返回	0x22	1	8
RETI	中断返回	0x32	1	8
AJMP addr11	2KB内绝对转移	0x01-0xE1	2	4
LJMP addr16	64KB内长转移	0x02	3	5
SJMP rel	相对短转移	0x80	2	4
JMP @A+DPTR	相对长转移	0x73	1	6
JZ rel (不发生转移) (发生转移)	累加器为零转移	0x60	2	3 5
JNZ rel (不发生转移) (发生转移)	累加器为非零转移	0x70	2	3 5
JC rel (不发生转移) (发生转移)	C置位转移	0x40	2	2 4
JNC rel (不发生转移) (发生转移)	C清零转移	0x50	2	2 4
JB bit, rel (不发生转移) (发生转移)	直接寻址位置位转移	0x20	3	4 6
JNB bit, rel (不发生转移) (发生转移)	直接寻址位清零转移	0x30	3	4 6
JBC bit, rel (不发生转移) (发生转移)	直接寻址位置位转移并清该位	0x10	3	4 6
CJNE A, direct, rel (不发生转移) (发生转移)	累加器与直接寻址字节不等转移	0xB5	3	4 6
CJNE A, #data, rel (不发生转移) (发生转移)	累加器与立即数不等转移	0xB4	3	4 6
CJNE Rn, #data, rel (不发生转移) (发生转移)	寄存器与立即数不等转移	0xB8-0xBF	3	4 6
CJNE @Ri, #data, rel (不发生转移) (发生转移)	内部RAM与立即数不等转移	0xB6-0xB7	3	4 6
DJNZ Rn, rel (不发生转移) (发生转移)	寄存器减1不为零转移	0xD8-0xDF	2	3 5
DJNZ direct, rel (不发生转移) (发生转移)	直接寻址字节减1不为零转移	0xD5	3	4 6
NOP	空操作	0	1	1



位操作指令				
指令	功能描述	代码	字节	周期
CLR C	C清零	0xC3	1	1
CLR bit	直接寻址位清零	0xC2	2	3
SETB C	C置位	0xD3	1	1
SETB bit	直接寻址位置位	0xD2	2	3
CPL C	C取反	0xB3	1	1
CPL bit	直接寻址位取反	0xB2	2	3
ANL C, bit	C逻辑与直接寻址位	0x82	2	2
ANL C, /bit	C逻辑与直接寻址位的反	0xB0	2	2
ORL C, bit	C逻辑或直接寻址位	0x72	2	2
ORL C, /bit	C逻辑或直接寻址位的反	0xA0	2	2
MOV C, bit	直接寻址位送C	0xA2	2	2
MOV bit, C	C送直接寻址位	0x92	2	3



11. 电气特性

极限参数

直流供电电压.....	-0.3V to +6.0V
输入/输出电压.....	GND-0.3V to V _{DD} +0.3V
工作环境温度.....	-40°C to +85°C
Flash烧写温度.....	0°C to +85°C
存储温度.....	-55°C to +125°C

注释

如果器件的工作条件超过左列“**极限参数**”的范围，将造成器件永久性破坏。只有当器件工作在说明书所规定的范围内时功能才能得到保障。器件在极限参数列举的条件下工作将会影响到器件工作的可靠性。

直流电气特性 (V_{DD} = 2.0 - 5.5V, GND = 0V, T_A = +25°C, 除非另有说明)

参数	符号	最小值	典型值*	最大值	单位	条件
工作电压	V _{DD}	2.0	5.0	5.5	V	f _{OSC} = 12MHz
工作电流	I _{OP1}	-	4	8	mA	f _{OSC} = 12MHz, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU打开(执行NOP指令), WDT打开, LVR打开, 关闭其它所有功能
	I _{OP2}	-	40	80	μA	f _{OSC} = 128kHz, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU打开(执行NOP指令), WDT打开, LVR打开, 所有功能模块关闭
	I _{OP3}	-	25	35	μA	f _{OSC} = 32.768kHz, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU打开(执行NOP指令), WDT打开, LVR打开, 关闭其它所有功能
待机电流 (空闲模式)	I _{SB1}	-	3	5	mA	f _{OSC} = 12MHz, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU停止(空闲模式), WDT关闭, LVR打开, LCD打开(V _{OL} [3:0] = 0000, 偏置电阻总和900K, 不包括LCD面板) 关闭其它所有功能
	I _{SB2}	-	25	45	μA	f _{OSC} = 128kHz, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU停止工作(IDLE); WDT关闭, LVR打开, LCD打开(V _{OL} [3:0] = 0000, 偏置电阻总和900K, 不包括LCD面板) 关闭其它所有功能
	I _{SB3}	-	15	22	μA	f _{OSC} = 32.768kHz, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU停止(空闲模式), WDT关闭, LVR关闭, LCD打开(V _{OL} [3:0] = 0000, 偏置电阻总和900K, 不包括LCD面板) 关闭其它所有功能
待机电流 (掉电模式)	I _{SB4}	-	20	27	μA	f _{OSC} = 128kHz, 高频振荡器关闭, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU停止(掉电模式), WDT关闭, LVR打开, LCD打开(V _{OL} [3:0] = 0000, 偏置电阻总和900K, 不包括LCD面板), Timer3打开, 关闭其它所有功能
	I _{SB5}	-	8	15	μA	f _{OSC} = 32.768kHz, 高频振荡器关闭, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU停止(掉电模式), WDT关闭, LVR打开, 关闭其它所有功能
	I _{SB6}	-	5	10	μA	f _{OSC} 关闭, V _{DD} = 5.0V 所有输出引脚无负载(所有数字输入引脚不浮动); CPU停止(掉电模式), WDT关闭, LVR关闭, 关闭其它所有功能



续上表

WDT电流	I _{WDT}	-	1	3	μA	V _{DD} = 5.0V, 看门狗打开
LCD电流1	I _{LCD1}	-	3	5	μA	传统LCD模式, V _{DD} = 5.0V 900k LCD偏置电阻总和, V _{OL} [3:0] = 0000 (不包括LCD面板)
LCD电流2	I _{LCD2}	-	6	8	μA	LCD快速充电模式, V _{DD} = 5.0V 900k LCD偏置电阻总和, 1/16LCD com周期, V _{OL} [3:0] = 0000 (不包括LCD面板)
输入低电压1	V _{IL1}	GND	-	0.3 X V _{DD}	V	I/O端口
输入高电压1	V _{IH1}	0.7 X V _{DD}	-	V _{DD}	V	I/O端口
输入低电压2	V _{IL2}	GND	-	0.2 X V _{DD}	V	RESET, T2, T3, INT2/3/4, T2EX, RXD, RXD1, PxCEX0 - 1 (x = 0 - 3), P1CEX2, MISO, MOSI, ECI0 - 3, SDA, SCL, SCK, SS V _{DD} = 2.4V - 5.5V
输入高电压2	V _{IH2}	0.8 X V _{DD}	-	V _{DD}	V	RESET, T2, T3, INT2/3/4, T2EX, RXD, RXD1, PxCEX0 - 1 (x = 0 - 3), P1CEX2, MISO, MOSI, ECI0 - 3, SDA, SCL, SCK, SS V _{DD} = 2.4V - 5.5V
输入漏电流	I _{IL}	-1	-	1	μA	输入口, V _{IN} = V _{DD} 或者GND
上拉电阻	R _{PH}	-	30	-	kΩ	V _{DD} = 5.0V, V _{IN} = GND
输出高电压	V _{OH}	V _{DD} - 0.7	-	-	V	I/O端口, I _{OH} = -10mA, V _{DD} = 5.0V
输出低电压	V _{OL}	-	-	GND + 0.6	V	I/O端口, I _{OL} = 15mA, V _{DD} = 5.0V
LCD输出电阻	V _{ON}	-	5	-	kΩ	COM1-6, SEG1-40, V _{DD} = 2.0V - 5.5V V1, V2, V3电压偏差低于0.2V
LED SEG Drive电流	I _{LED_SEG}	7	10	-	mA	LED SEG口, V _{DD} = 5.0V, V _{OH} = V _{DD} - 0.7V
LED COM Sink电流	I _{LED_COM}	56	80	-	mA	LED COM口, V _{DD} = 5.0V, V _{OL} = GND + 1.5V
P1、P0口灌电流能力	I _{OL}	80	100	-	mA	P1、P0 (OP_SINK = 1), V _{DD} = 5.0V, V _{OL} = GND + 1.5V
P3、P4口驱动能力	I _{OH}	-	15	-	mA	P3、P4 (OP_DRIVE = 1), V _{DD} = 5.0V, 输出高压 ≥ V _{DD} - 0.7

注意:

- (1) “*”表示典型值下的数据是在5.0V, 25°C下测得的, 除非另有说明。
- (2) 流过V_{DD}的最大电流值须小于100mA。
- (3) 流过GND的最大电流值须小于150mA。



高速转换模式下10BIT模/数转换器电气特性 (1LSB = $V_{DD}/1024$)

转换速率为1M sps ($V_{DD} = 2.7 - 5.5V$, $GND = 0V$, $T_A = +25^\circ C$, 除非另有说明)

参数	符号	最小值	典型值	最大值	单位	条件
工作电压范围	V_{AD}	2.7	5.0	5.5	V	
分辨率	N_R	-	10	-	bit	$V_{REF} = 5.0V$
A/D输入电压	V_{AIN}	GND	-	V_{REF}	V	
A/D输入电阻	R_{AIN}	2	-	-	M Ω	$V_{IN} = 5.0V$
外部模拟参考电压	V_{REF}	2.5	-	V_{DD}	V	为保证精度, 建议输入大于2.5V
模拟输入电压源推荐阻抗	Z_{AIN}	-	-	1	k Ω	
A/D转换电流	I_{AD}	-	1.5	3	mA	ADC模块工作, $V_{DD} = 5.0V$
A/D转换电流	I_{AD}	-	1.5	3	mA	
微分非线性误差	D_{LE}	-	-	± 1	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, $ADC\ CLK \leq 27MHz$
积分非线性误差	I_{LE}	-	-	± 2	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, $ADC\ CLK \leq 27MHz$
满刻度误差	E_F	-	-	± 3	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, $ADC\ CLK \leq 27MHz$
偏移量误差	E_Z	-	-	± 2	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, $ADC\ CLK \leq 27MHz$
总绝对误差	E_{AD}	-	-	± 3	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, $ADC\ CLK \leq 27MHz$
ADC时钟周期	t_{AD}	0.04	-	80	μs	
ADC采样时间	t_{SAMP}	2	-	15	t_{AD}	
总转换时间	T_{CON}	16	-	29	t_{AD}	

低速转换模式下12BIT模/数转换器电气特性 (1LSB = $V_{DD}/4096$)

转换速率为100K sps ($V_{DD} = 2.4 - 5.5V$, $GND = 0V$, $T_A = +25^\circ C$, 除非另有说明)

参数	符号	最小值	典型值	最大值	单位	条件
工作电压范围	V_{AD}	2.4	5.0	5.5	V	
精度	N_R	-	12	-	bit	$V_{REF} = 5.0V$
A/D输入电压	V_{AIN}	GND	-	V_{REF}	V	
A/D输入电阻	R_{AIN}	2	-	-	M Ω	$V_{IN} = 5.0V$
外部模拟参考电压	V_{REF}	2.5	-	V_{DD}	V	
模拟电压源推荐阻抗	Z_{AIN}	-	-	5	k Ω	
A/D转换电流	I_{AD}	-	1.5	3	mA	ADC模块工作, $V_{DD} = 5.0V$
微分非线性误差	D_{LE}	-	-	± 1	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, $ADC\ CLK \leq 2.7MHz$
积分非线性误差	I_{LE}	-	-	± 2	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, $ADC\ CLK \leq 2.7MHz$
满刻度误差	E_F	-	-	± 8	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, $ADC\ CLK \leq 2.7MHz$
偏移量误差	E_Z	-	-	± 8	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, $ADC\ CLK \leq 2.7MHz$
总绝对误差	E_{AD}	-	-	± 8	LSB	$V_{DD} = 5.0V$, $V_{REF} = 5.0V$, $ADC\ CLK \leq 2.7MHz$
ADC时钟周期	t_{AD}	0.3	-	80	μs	
ADC采样时间	t_{SAMP}	2	-	15	t_{AD}	
总转换时间	T_{CON}	16	-	29	t_{AD}	
工作电压范围	V_{AD}	2.4	5.0	5.5	V	



DAC电气特性

12BIT电压型DAC (V_{DD} = 2.4 - 5.5V, GND = 0V, T_A = +25°C, 除非另有说明)

参数	符号	最小值	典型值	最大值	单位	条件
工作电压	V _{DD}	2.4	-	5.5	V	
工作电流	I _{DD}	-	-	1	mA	转换速率100us, 带buffer输出, buffer无负载
电源抑制比	P _{SRR}	-	70	-	dB	V _{DD} 加100mV, 1KHz的正弦波
微分非线性误差	D _{NL}	-	-	±1.0	LSB	V _{REF} = 1.5V/2.5V, 不带buffer输出
积分非线性误差	I _{NL}	-	-	±3.0	LSB	V _{REF} = 2.5V, 不带buffer输出
		-	-	±5.0		V _{REF} = 1.5V, 不带buffer输出
分辨率	N _R	12	-	-	bit	V _{DD} = 2.4 - 5.5V, 单调输出
偏移误差	V _{OFF}	-	-	±10	mV	V _{REF} = 1.5V/2.5V, 带buffer输出, 数字输出1/2 V _{REF} ; 真实输出电压与理论值的比较, without calibration
		-	-	±3	mV	V _{REF} = 1.5V/2.5V, 带buffer输出, 数字输出1/2 V _{REF} ; 真实输出电压与理论值的比较, with calibration
		-	-	±1	mV	V _{REF} = 1.5V/2.5V, 不带buffer输出, 数字输出0; 真实输出电压与理论值的比较
偏移误差温度漂移	DV _{OFF} /Dt	-	30	-	uV/°C	T _A = -40 - 85°C, 带buffer输出, 不包含V _{REF} 偏移
增益误差	V _{gain}	-	-	±2	%FSR	V _{REF} = 1.5V/2.5V, 带buffer输出, 不包含V _{REF} 偏移
增益误差温度漂移	DV _{gain} /Dt	-	10	-	ppm FSR/°C	T _A = -40 - 85°C, 带buffer输出, 不包含V _{REF} 偏移
输出电流能力	I _L	-1	-	1	mA	V _{DD} = 2.4 - 5.5V, 带buffer输出能力
输出电压	V _{OUTL_NOBUFFER}	0.0005	-	-	V	不带buffer输出
	V _{OUTH_NOBUFFER}	-	V _{REF} -1 LSB	-	V	不带buffer输出
	V _{OUTL_BUFFER}	0.2	-	-	V	带buffer (*1) 输出
	V _{OUTH_BUFFER}	-	-	V _{DD} -0.2	V	带buffer (*1) 输出
稳定时间	T _{settling}	-	-	10	μs	DAC数据从000H变化到FFFH, 再变回000H, 输出电压稳定到1/2 LSB之内, C _{LOAD} = 10Pf, 不带buffer输出
		-	-	60	μs	DAC数据从000H变化到FFFH, 再变回000H, 输出电压稳定到1/2 LSB之内, C _{LOAD} = 100Pf, 带buffer (*1) 输出
		-	-	60	μs	DAC数据从000H变化到FFFH, 再变回000H, 输出电压稳定到1/2 LSB之内, C _{LOAD} = 100Pf, 带buffer (*3) 输出
		-	-	60	μs	DAC数据从308H变化到408H, 再变回308H, 输出电压稳定到1/2 LSB之内, C _{LOAD} = 10Pf, 不带buffer输出
		-	-	30	μs	DAC数据从308H变化到408H, 再变回308H, 输出电压稳定到1/2 LSB之内, C _{LOAD} = 100Pf, 带buffer (*1) 输出
		-	-	30	μs	DAC数据从308H变化到408H, 再变回308H, 输出电压稳定到1/2 LSB之内, C _{LOAD} = 100Pf, 带buffer (*3) 输出
参考电压	V _{REF}	1.4775	1.5	1.5225	V	V _{DD} = 2.4 - 5.5V
		2.4625	2.5	2.5375		V _{DD} = 3.0 - 5.5V
参考电压温度漂移	T _{REF}	-	-	100	ppm/°C	T _A = -40 - 85°C



USB电气特性 ($V_{DD} = 4.0 - 5.5V$, $GND = 0V$, $T_A = 25^\circ C$, 除非另有说明)

参数	符号	最小值	典型值	最大值	单位	条件
输入高电压 (驱动)	$V_{IH(USB)}$	2.0	-	-	V	D-, D+
输入高电压 (浮动)	$V_{IHZ(USB)}$	2.7	-	3.6	V	D-, D+
输入低电压	$V_{IO(USB)}$	-	-	0.8	V	D-, D+
差分输入敏感度	$V_{DI(USB)}$	0.2	-	-	V	D-, D+ ($ V_{D+} - V_{D-} $)
差分共模输入范围	$V_{CM(USB)}$	0.8	-	2.5	V	D-, D+ (包含 V_{DI} 范围)
输出低电压	$V_{OL(USB)}$	0.0	-	0.3	V	D-, D+
输出高电压 (驱动)	$V_{OH(USB)}$	2.8	-	3.6	V	D-, D+
输出交叉电压	$V_{CRS(USB)}$	1.3	-	2.0	V	D-, D+, $V_{DD} = 4.0V - 5.5V$

TWI电气特性 ($V_{DD} = 2.4 - 5.5V$, $GND = 0V$, $T_A = -20 - 85^\circ C$, 除非另有说明)

参数	符号	最小值	典型值	最大值	单位	条件
输入高电压	V_{IH}	$0.7 \times V_{DD}$	-	$V_{DD} + 0.7V$	V	SDA, SCL
输入低电压	V_{IL}	-	-	$0.3 \times V_{DD}$	V	SDA, SCL
输出低电压	V_{OL}	0	-	0.4	V	SDA和SCL, $I_{OL} = -7mA @ V_{DD} = 3V$
TWI频率范围	f_{TWI}	0	-	400	kHz	$f_{SYS} \geq 4MHz$, SH88F6161/SH88F6162处于从机模式
		0	-	100		$f_{SYS} \geq 1MHz$, SH88F6161/SH88F6162处于从机模式
		-	$F_{sys}/(16+2*CR*TWIBR)$	-		SH88F6161/SH88F6162处于主机模式
总线空闲间隔	t_{BUF}	4.7	-	-	μs	$f_{SYS} \geq 1MHz$, SH88F6161/SH88F6162处于从机模式
		1.3	-	-		$f_{SYS} \geq 4MHz$, SH88F6161/SH88F6162处于从机模式
		-	$1/2f_{TWI}$	-		SH88F6161/SH88F6162处于主机模式
低电平周期	t_{LOW}	4.7	-	-	μs	$f_{SYS} \geq 1MHz$, SH88F6161/SH88F6162处于从机模式
		1.3	-	-		$f_{SYS} \geq 4MHz$, SH88F6161/SH88F6162处于从机模式
		-	$1/2f_{TWI}$	-		SH88F6161/SH88F6162处于主机模式
高电平周期	t_{HIGH}	4.0	-	-	μs	$f_{SYS} \geq 1MHz$, SH88F6161/SH88F6162处于从机模式
		0.6	-	-		$f_{SYS} \geq 4MHz$, SH88F6161/SH88F6162处于从机模式
		-	$1/2f_{TWI}$	-		SH88F6161/SH88F6162处于主机模式
数据保持时间	$t_{HD: DAT}$	300	-	-	ns	$f_{SYS} \geq 1MHz$, SH88F6161/SH88F6162处于从机模式
		0	-	-		$f_{SYS} \geq 4MHz$, SH88F6161/SH88F6162处于从机模式
		-	$1/2f_{TWI}$	-		SH88F6161/SH88F6162处于主机模式



续上表

数据建立时间	t _{SU: DAT}	250	-	-	ns	f _{sys} ≧ 1MHz, SH88F6161/SH88F6162处于从机模式
		100	-	-		f _{sys} ≧ 4MHz, SH88F6161/SH88F6162处于从机模式
		250	-	-	-	SH88F6161/SH88F6162处于主机模式
STA 保持时间	t _{HD: STA}	4.0	-	-	μs	f _{sys} ≧ 1MHz, SH88F6161/SH88F6162处于从机模式
		1.0	-	-		f _{sys} ≧ 4MHz, SH88F6161/SH88F6162处于从机模式
		-	1/2f _{TWI}	-	-	SH88F6161/SH88F6162处于主机模式
STA建立时间	t _{SU: STA}	4.7	-	-	μs	f _{sys} ≧ 1MHz, SH88F6161/SH88F6162处于从机模式
		0.6	-	-		f _{sys} ≧ 4MHz, SH88F6161/SH88F6162处于从机模式
		-	1/2f _{TWI}	-	-	SH88F6161/SH88F6162处于主机模式
STO建立时间	t _{SU: STO}	4.0	-	-	μs	f _{sys} ≧ 1MHz, SH88F6161/SH88F6162处于从机模式
		0.6	-	-		f _{sys} ≧ 4MHz, SH88F6161/SH88F6162处于从机模式
		-	1/2f _{TWI}	-	-	SH88F6161/SH88F6162处于主机模式
上升时间	t _R	-	-	1000	ns	f _{sys} ≧ 1MHz, SH88F6161/SH88F6162处于从机模式
		-	-	300		f _{sys} ≧ 4MHz, (V _{ILMAX} - 0.15V) to (V _{IHMIN} + 0.15V), SH88F6161/SH88F6162处于主机模式或者从机模式
下降时间	t _F	-	-	300	ns	(V _{IHMIN} + 0.15V) to (V _{ILMAX} - 0.15V), SH88F6161/SH88F6162处于主机模式或者从机模式
超时周期	t _{TIMEOUT}	-	N*T _{sys}	-	ms	SH88F6161/SH88F6162处于主机模式或者从机模式

运算放大器 (OP) 电气特性 (V_{DD} = 2.4 - 5.5V, GND = 0V, T_A = +25°C, 电压跟随器模式下测试)

参数	符号	最小值	典型值	最大值	单位	条件
供电电压	V _{DD}	2.4	-	5.5	V	
供电电流	I _{OP}	-	300	450	uA	
输入共模电压	V _{ICM}	0	-	V _{DD} -1.2	V	
输入失调电压	V _{IO}	-	-	8	mV	
转换速率	S _R	-	1.2	-	V/us	CL = 50Pf
输出高电压	V _{OH}	V _{DD} -0.2	-	V _{DD}	V	
输出低电压	V _{OL}	0	-	0.2	V	
电压抑制比	PSRR	-	65	-	dB	直流特性
共模抑制比	CMRR	-	80	-	dB	直流特性
单位增益带宽	GBW	-	3	-	MHz	
开环电压增益	-	-	100	-	dB	
输出能力 (灌电流和拉电流能力)	I _O	30			mA	V _{DD} = 5V, V _{OUT} = 1.0V (灌电流) or 4V (拉电流)



电源稳压器电气特性 ($V_{DD} = 3.6 - 5.5V$, $GND = 0V$, $T_A = 25^\circ C$, 除非另有说明)

参数	符号	最小值	典型值	最大值	单位	条件
工作电压	V_{DD}	3.6	-	5.5	V	
输出电压	V_{DDR}	3.2	3.3	3.4	V	$I_{DDR} = 0 - 30mA$, $V_{DD} = 3.6 - 5.5V$
输出电流	I_{DRV}	-	30	-	mA	
功耗	I_{SS}	-	50	100	μA	

交流电气特性 ($V_{DD} = 2.0 - 5.5V$, $GND = 0V$, $T_A = 25^\circ C$, 除非另有说明)

参数	符号	最小值	典型值	最大值	单位	条件
外部振荡器起振时间	T_{OSC1}	-	1	2	ms	12MHz晶体振荡器
	T_{OSC2}	-	1	2	s	32.768kHz晶体振荡器
复位脉冲宽度	t_{RESET}	10	-	-	μs	低电平有效
复位引脚上拉电阻	R_{RPH}	-	30	-	k Ω	$V_{DD} = 3.0V$, $V_{IN} = GND$
WDT RC频率	F_{WDT}	-	-	2	KHz	
高频RC频率1	F_{RC}	11.88	12	12.12	MHz	12MHz内部RC振荡器, 包含片与片之间的变化 ($V_{DD} = 2.0 - 5.5V$, $T_A = 25^\circ C$)
高频RC频率2	F_{RC}	11.76	12	12.24	%	12MHz内部RC振荡器, 包含芯片间的漂移 ($V_{DD} = 2.0 - 5.5V$, $T_A = -40^\circ C \sim +85^\circ C$)
PLL频率	F_{PLL}	-	48	-	MHz	48MHz PLL振荡器, 包含片与片之间的变化 32.678kHz起振误差 < 0.01% ($V_{DD} = 2.0 - 5.5V$, $T_A = 25^\circ C$)

低电压复位电气特性 ($V_{DD} = 2.0 - 5.5V$, $GND = 0V$, $T_A = 25^\circ C$, 除非另有说明)

参数	符号	最小值	典型值	最大值	单位	条件
LVR电压1	V_{LVR1}	2.0	2.1	2.2	V	LVR允许 $V_{DD} = V_{LVR1} - 5.5V$
LVR电压2	V_{LVR2}	2.6	2.7	2.8	V	LVR允许 $V_{DD} = V_{LVR2} - 5.5V$
LVR电压3	V_{LVR3}	3.6	3.7	3.8	V	LVR允许 $V_{DD} = V_{LVR3} - 5.5V$
LVR电压4	V_{LVR4}	4.0	4.1	4.2	V	LVR允许 $V_{DD} = V_{LVR4} - 5.5V$
LVR低电压复位宽度	T_{LVR}	-	60	-	μs	



12. 订购信息


产品编号	封装
SH88F6161S/064SR	LQFP64
SH88F6162S/064SR	LQFP64
SH88F6161U/048UR	TQFP48
SH88F6162U/048UR	TQFP48



13. 封装信息

LQFP64外形尺寸 (BODY SIZE: 7 X 7)

单位: 英寸/毫米






Symbol	Dimensions in inches		Dimensions in mm	
	MIN	MAX	MIN	MAX
A	---	0.063	---	1.600
A1	0.002	0.006	0.050	0.150
A2	0.053	0.057	1.350	1.450
D	0.272	0.280	6.900	7.100
E	0.272	0.280	6.900	7.100
H_D	0.346	0.362	8.800	9.200
H_E	0.346	0.362	8.800	9.200
b	0.007	0.009	0.170	0.240
e	0.016BSC		0.400BSC	
c	0.004	0.008	0.090	0.200
L	0.018	0.030	0.450	0.750
L1	0.033	0.045	0.850	1.150
$\theta 1$	0°	10°	0°	10°



TQFP 48外形尺寸

单位: 英寸/毫米



Symbol	Dimensions in inches		Dimensions in mm	
	MIN	MAX	MIN	MAX
A	---	0.047	---	1.2
A1	0.002	0.006	0.05	0.15
A2	0.035	0.041	0.9	1.05
D	0.270	0.281	6.85	7.15
E	0.270	0.281	6.85	7.15
H _D	0.346	0.362	8.8	9.2
H _E	0.346	0.362	8.8	9.2
b	0.007	0.010	0.19	0.26
e	0.020 TYP		0.500 TYP	
c	0.004	0.008	0.090	0.200
L	0.018	0.030	0.45	0.75
L1	0.033	0.045	0.85	1.15
θ1	0°	10°	0°	10°



14. 规格更改记录

版本	记录	日期
2.1	1. 修改P85中IEN1寄存器中的笔误 2. 修改 IO 章节 P5CR/P6CR/P7CR/P5PCR/P6PCR/P7PCR SFR 地址笔误	2016年12月
2.0	Page195 DAC的2.5V内建参考电压范围修改为2.4625 - 2.5375	2016年10月
1.0	初始版本	2016年9月



目录

1. 特性	1
2. 概述	1
3. 方框图	2
4. 引脚配置	3
4.1 LQFP64封装	3
4.2 TQFP48封装	5
5. 引脚描述	13
6. 产品信息	15
7. SFR映像	16
8. 标准功能	27
8.1 CPU	27
8.1.1 CPU内核特殊功能寄存器	27
8.1.2 CPU增强内核特殊功能寄存器	28
8.1.3 寄存器	28
8.2 随机数据存储器 (RAM)	29
8.2.1 特性	29
8.2.2 寄存器	29
8.3 FLASH程序存储器	30
8.3.1 特性	30
8.3.2 ICP模式下的Flash操作	32
8.4 扇区自编程 (SSP) 功能	33
8.4.1 寄存器	33
8.4.2 Flash控制流程图	37
8.4.3 SSP编程注意事项	38
8.4.4 在系统编程 (ISP)	39
8.4.5 可读识别码	41
8.5 系统时钟和振荡器	42
8.5.1 特性	42
8.5.2 时钟定义	42
8.5.3 概述	43
8.5.4 寄存器	43
8.5.5 系统时钟选择示例	45
8.5.6 振荡器类型	46
8.5.7 谐振器负载电容选择	47
8.6 系统时钟监控 (SCM)	48
8.7 I/O端口	49
8.7.1 特性	49
8.7.2 寄存器	49
8.7.3 端口模块图	51
8.7.4 端口共享	52
8.8 定时器/计数器 (TIMER)	60
8.8.1 特性	60
8.8.2 定时器2	60
8.8.3 定时器3	65
8.9 可编程计数器阵列 (PCAx (x=0、1、2、3))	67
8.9.1 特性	67
8.9.2 Mode0: 边沿触发的捕捉模式	70
8.9.3 Mode1: 软件定时器方式	71
8.9.4 Mode2: 频率输出方式	72
8.9.5 Mode3: PWM模式	73
8.9.6 寄存器	78
8.10 中断	84
8.10.1 特性	84
8.10.2 概述	84



8.10.3 中断允许.....	84
8.10.4 中断标志.....	86
8.10.5 中断向量.....	87
8.10.6 中断优先级.....	87
8.10.7 中断处理.....	88
8.10.8 中断响应时间.....	89
8.10.9 外部中断输入.....	90
8.10.10 中断汇总.....	90
9. 增强功能.....	91
9.1 电源稳压器 (REGULATOR)	91
9.1.1 特性.....	91
9.1.2 寄存器.....	91
9.2 LCD/LED驱动器	92
9.2.1 特性.....	92
9.2.2 LCD驱动器.....	92
9.2.3 LED驱动器.....	104
9.3 TWI串行通讯接口.....	108
9.3.1 特性.....	108
9.3.2 数据传输格式.....	108
9.3.3 功能描述.....	110
9.3.4 传输模式.....	111
9.3.5 寄存器.....	120
9.4 串行外部设备接口 (SPI)	123
9.4.1 特性.....	123
9.4.2 信号描述.....	123
9.4.3 波特率.....	124
9.4.4 功能描述.....	124
9.4.5 工作模式.....	125
9.4.6 传送形式.....	126
9.4.7 出错检测.....	127
9.4.8 中断.....	127
9.4.9 寄存器.....	128
9.5 增强型通用异步收发器 (EUART0/EUART1)	130
9.5.1 特性.....	130
9.5.2 EUART0.....	130
9.5.3 EUART1.....	140
9.6 通用串行总线 (USB)	150
9.6.1 特性.....	150
9.6.2 USB流程.....	151
9.6.3 挂起 (Suspend) /唤醒 (Resume) 控制.....	152
9.6.4 寄存器.....	153
9.7 模/数转换器 (ADC)	163
9.7.1 特性.....	163
9.7.2 转换的启动和停止.....	163
9.7.3 ADC模块图.....	164
9.7.4 ADC寄存器.....	165
9.8 12Bit电压型DAC	172
9.8.1 特性.....	172
9.8.2 DAC控制.....	172
9.8.3 DAC自校准功能.....	173
9.8.4 寄存器.....	174
9.9 运算放大器 (OP)	177
9.9.1 特性.....	177
9.9.2 寄存器.....	177
9.10 低电压复位 (LVR)	179



9.10.1 特性.....	179
9.11 低电压检测 (LPD)	180
9.11.1 特性.....	180
9.11.2 寄存器.....	180
9.12 看门狗定时器 (WDT) , 程序超范围溢出 (OVL) 复位及其它复位状态	181
9.12.1 特性.....	181
9.12.2 寄存器.....	181
9.13 电源管理	183
9.13.1 特性.....	183
9.13.2 空闲模式 (Idle)	183
9.13.3 掉电模式 (Power-Down)	183
9.13.4 寄存器.....	184
9.14 预热计数器	185
9.14.1 特性.....	185
9.15 代码选项	186
10. 指令集.....	187
11. 电气特性	192
12. 订购信息	199
13. 封装信息	200
LQFP64外形尺寸 (BODY SIZE: 7 X 7) 单位: 英寸/毫米	200
TQFP 48外形尺寸 单位: 英寸/毫米.....	201
14. 规格更改记录	202