



**SPHE8202T**

## **Design Guide**

**V1.0 - Jul 24, 2007**




19, Innovation First Road • Science Park • Hsin-Chu • Taiwan 300 • R.O.C.

Tel: 886-3-578-6005 Fax: 886-3-578-4418 Web: [www.sunplus.com](http://www.sunplus.com)


**Important Notice**

SUNPLUS TECHNOLOGY CO. reserves the right to change this documentation without prior notice. Information provided by SUNPLUS TECHNOLOGY CO. is believed to be accurate and reliable. However, SUNPLUS TECHNOLOGY CO. makes no warranty for any errors which may appear in this document. Contact SUNPLUS TECHNOLOGY CO. to obtain the latest version of device specifications before placing your order. No responsibility is assumed by SUNPLUS TECHNOLOGY CO. for any infringement of patent or other rights of third parties which may result from its use. In addition, SUNPLUS products are not authorized for use as critical components in life support systems or aviation systems, where a malfunction or failure of the product may reasonably be expected to result in significant injury to the user, without the express written approval of Sunplus.



## ***Revision History***

Revision	Date	By	Remark	Page Number(s)
V1.0	2007/0724	Ronnie	First	



***Table of Content***

	<u>PAGE</u>
<b>1 System Overview.....</b>	<b>1</b>
1.1 System Block Diagram .....	1
1.2 System Feature .....	2
<b>2 System Design Guideline .....</b>	<b>3</b>
2.1 Video.....	3
2.2 SDRAM.....	4
2.3 SPI Flash (Serial Peripheral Interface Flash).....	5
2.4 Audio Power .....	6
2.5 RESET Circuit .....	7
2.6 UART.....	7
2.7 E-Pad.....	8
2.8 Servo (OPU & Motor Driver).....	8
<b>3 EMI Considerations.....</b>	<b>12</b>
3.1 Crystal.....	12
3.2 Loader Control Signals.....	12
3.3 PCB Layout .....	13
<b>附录 A : SPHE8202T GPIO Table.....</b>	<b>16</b>

# 1 System Overview

## 1.1 System Block Diagram

SPHE8202T 支援 DVD/CD servo、TV encoder、Audio ADC 1ch、internal Audio DAC 5.1ch、GAME、USB 2.0 (Full Speed)、3in1 Card reader、SUNIF interface 等等...，图 1-1 为 SPHE8202T 系统方块图。





Figure 1-1 SPHE8202T System Block Diagram

## 1.2 System Feature

- SOC (RF integrated)
- Support MPEG4
- Support USB 2.0 (Full Speed)
- Support 3in1 Card Reader (SD, MS, MS-pro, MMC)
- SDRAM: Support 16 M bits to 256 M bits, with 16 bits mode
- ROM/FLASH: Support SPI flash
- Support boot-trap mode
- TV: 4 TV DAC output
- Support CCIR656 output
- Audio: internal DAC 2ch output, support AC3, DTS and SPDIF OUT
- Support IR / VFD interface
- Support SUNIF interface
- Support 8bits and full color Native Game pad



## 2 System Design Guideline

### 2.1 Video

(1) SPHE8202T 在 Video 预设为全电流模式，因此建议 filter 相关参数如图 2-1，另外 COMP 输出接的参考电容为  $1\mu F$ ， $R_{set}$  为  $1K\text{ ohm}$ 。




Figure 2-1 SD DAC - buffer + filter + protector

(2) SPHE8202T 的 Video power 由於是較耗電部分，因此務必從  $3.3V$  分支，並且接上大電容，在 SPHE8202T 端每一 Video power pin 前皆要有 bypass 電容。




Figure 2-2 HD DAC - HPA00191DR

(3) 建议在 CCIR656 data bus 加 damping，阻值为  $33\text{ ohm}$ ，在 CCIR656 clock 上最好加 RC ( $R$  为  $33\text{ ohm}$ ， $C$  为  $10\text{ pF}$ ) 电路，这些都要尽量靠近 SPHE8202T 来放置。在 PCB Layout 上，要尽量缩短这些走线长度，避免使用 via。




Figure 2-3 CCIR656 Interface

## 2.2 SDRAM

(1) SPHE8202T support 16-bit mode , 如图 2-4。




Figure 2-4 SDRAM 16-bit mode

(2) 另外 , 建议在 SDRAM data bus 加 damping , 阻值为 33 ohm , 在 SDRAM clock 上最好加 RC (R 为 33 ohm , C 为 10 pF) 电路 , 这些都要尽量靠近 SPHE8202T 来放置。




Figure 2-5 SDRAM data bus and clock

### 2.3 SPI Flash (Serial Peripheral Interface Flash)

在 SPI flash 部份建议电路如图 2-6，其中 R1 为 10K ohm , R2 为 0 ohm。




Figure 2-6 SPI Flash Circuit

## 2.4 Audio Power

SPHE8202T Audio DAC power 要单独分出来，从 3.3V 分支供给。




Figure 2-7 Audio power

## 2.5 RESET Circuit

为了确保整个系统能正常工作，建议系统的 reset circuit 能依照图 2-8 来制作。另外，也可将部分电路采用 reset IC 来取代，这类 reset IC 优点是电路可简化，减少板子 layout 面积，以及可缩短重复开关机的 timing 等等。




Figure 2-8 建议系统的 Reset Circuit

## 2.6 UART

为了日后 debug SPHE8202T 或是升级 code 等较便利，强烈建议在板子上预留 UART。




Figure 2-9 UART port

## 2.7 E-Pad

由于 SPHE8202T IC 可能会有散热包装 (E-Pad) , 因此建议在 layout 时必须将 IC 位置先预留一块 , 以便能与 IC E-Pad 相连 , 且此一部分需要与 digital ground 相连。




Figure 2-10 8202R IC E-Pad

## 2.8 Servo (OPU & Motor Driver)

在 Servo 部份 , 由于主要为模拟讯号 , 要注意的是良好的 power 及完整的 ground , 并避免高频走线的干扰。

### (1) A+5V Power

提供给 OPU 的 power , 因此稳定性很重要 , 在 connector 前加上一电解电容及进 pad 前留 Bypass 电容。





Figure 2-11 A+5V power


## (2) M+5V Power

提供给 motor driver 的 power，由于为主要耗电组件，因此稳压电容非常的重要，务必在进 driver 前配置大型电解电容。并注意此 power 分支不宜和其它 5V 系统共享，以免 power ripple 过大。



## (3) RF3.3V power

进 SPHE8202T 各 pad 前需放置 bypass 电容，主 path 在进 SPHE8202T 前也需一电解电容。



#### (4) RF 讯号

RF 讯号的质量对读碟性能会有极大的影响。因此建议 PUHRF 讯号也能加上 ground trace 做屏蔽，并且走线不要穿孔。PUHRF 在进 SPHE8202T 前会经过一电容做 AC couple，此电容底下切勿走线。




Figure 2-14 PHURF layout

#### (5) 高频走线

主要为 SPHE8202T 输出至 LPF 再到 motor driver 的控制讯号，由于 SPHE8202T 输出为较高频的讯号，为免影响其它模拟讯号，必需把 LPF 置于接近 SPHE8202T 处。




Figure 2-15 高频信号

#### (6) 参考讯号走线

计有 Vref1、Vref2、VRT、VRB、VCT 等 5 条参考讯号，需接 bypass 电容以保证讯号稳定性。




Figure 2-16 参考讯号

## 3 EMI Considerations

### 3.1 Crystal

建议在 layout 时，Crystal 旁边留一个 ground pad，并且在贴件时将 Crystal 金属外壳与 ground pad 利用焊锡连接在一起。




Figure 3-1 Crystal layout

### 3.2 Loader Control Signals

从 SPHE8202T 及 motor driver 接至 loader 的一些讯号线 (SP+、SP-、SL+、SL-、LD+、LD-、IN、OUT、HOME) 建议串 bead，放置位置要尽量靠近 loader connector 端。




Figure 3-2 Load control signals

### 3.3 PCB Layout

(1) 整片板子的 Power trace 在走线时，要以树状方式走线，不可有造成环状的情况发生。




Figure 3-3 Power trace layout

(2) 在 I/O connector 的下方区域，要避免走 power trace，若有 power trace 必须经过 connector 的区域，则必须移开 connector 正下方的区域。




Figure 3-4 Power trace with I/O connector

(3) 要注意所有信号线不可有跨 plane (power and ground plane) 的情形发生。




Figure 3-5 信号线跨 ground plane

(4) 若有讯号线必须会经过 2 种以上的 plane , 可采取图 3-6 的方式 , 在两个 plane 间留一个通道 , 让需要跨 plane 的讯号线走在这上面。





Figure 3-6 跨 ground plane 的处理方式

(5) IC 正下方最好不要走线，若不能避免则只能允许走低速的讯号线，尤其禁止走 clock、power trace，且要避免走 IC 正下方，布线方式要从 IC 外侧往内侧布线。



## 附录 A : SPHE8202T GPIO Table

PIN	GPIO	Original	Set to GPIO
1	GPIO16	KEY0	gpio_first[1][0]=1
2	GPIO17	KEY1	gpio_first[1][1]=1
3	GPIO18	KEY2	gpio_first[1][2]=1
7	GPIO19	IR_IN	gpio_first[1][3]=1
8	GPIO20	I2C_CLK	gpio_first[1][4]=1
9	GPIO21	I2C_DATA	gpio_first[1][5]=1
11	GPIO22	KEY3	gpio_first[1][6]=1
12	GPIO23	INT/EXT(Video Ctrl)	gpio_first[1][7]=1
51	GPIO28	SPDIF_OUT	gpio_first[1][12]=1
52	GPIO29	CCIR656_D7	gpio_first[1][13]=1
53	GPIO30	CCIR656_D6	gpio_first[1][14]=1
54	GPIO31	CCIR656_D5	gpio_first[1][15]=1
55	GPIO32	CCIR656_D4	gpio_first[2][0]=1
56	GPIO33	CCIR656_D3	gpio_first[2][1]=1
57	GPIO34	CCIR656_D2	gpio_first[2][2]=1
58	GPIO35	CCIR656_D1	gpio_first[2][3]=1
59	GPIO36	CCIR656_D0	gpio_first[2][4]=1
60	GPIO37	CCIR656_CLK	gpio_first[2][5]=1
61	GPIO38	TFT_SW	gpio_first[2][6]=1
87	GPIO39	HOME(Servo) / CARD_RST	gpio_first[2][7]=1
88	GPIO40	LDSW(Servo)	gpio_first[2][8]=1
115	GPIO2	CARD_SENSE	gpio_first[0][2]=1
116	GPIO3	DMEA(Servo)	gpio_first[0][3]=1
117	GPIO4	SD_D1 / MS_D1	gpio_first[0][4]=1
118	GPIO5	SD_D0 / MS_D0	gpio_first[0][5]=1
119	GPIO6	SD_CLK / MS_CLK	gpio_first[0][6]=1
120	GPIO7	SD_CMD / MS_BS	gpio_first[0][7]=1
121	GPIO8	SD_D3 / MS_D3	gpio_first[0][8]=1
122	GPIO9	SD_D2 / MS_D2	gpio_first[0][9]=1
123	GPIO10	LOWBAT_DET	gpio_first[0][10]=1
128	GPIO15	COVER_SW	gpio_first[0][15]=1