DAPDNA-2 Datasheet | Fujitsu Semiconductor Limited

Dynamically Reconfigurable Processor .. - DAPDNA Architecture The DAPDNA Dynamically Reconfigurable Processor is configurable during run-time to instantly (in one clock) provide the optimal hardware circuitry for application in demand. The DAPDNA has a dual-core architecture, prised of a RISC core (the DAP) and a dynamically reconfigurable matrix (the DNA). This platform provides the processing performance of hardware with the flexibility of software. DAP (Digital Application Processor) - High-performance RISC processor - Controls the dynamic reconfiguration of the DNA DNA (Distributed Network Architecture) - Dynamically reconfigurable - Two-dimensional array of 376 Processing Elements (PEs) - Allows arbitrary configuration of the degree of parallelism and pipeline depth DAPDNA Processor DNA Direct I/O DAP Debug Interface RISC Core Instruction Cache Data Cache High-speed Bus Switch Peripherals DDR-SDRAM DMA Interface Controller DNA DNA Configuration memory - Dynamic Reconfiguration The DAPDNA-2's dynamic reconfiguration enables three beneficial usage models. ➀ Multi-function ➁ Time-slice ➂ Algorithm evolution Dynamic reconfiguration Dynamic reconfiguration Dynamic reconfiguration Fig.2 Dynamic Reconfiguration usage ➀ Multi-function - Function can be selected and executed according to changes in operating conditions (e.g.different encoding methods in ining data) ➁ Time-slice - Algorithms can be partitioned in time - As soon as one processing task is pleted, the hardware immediately moves on to the next task Each PE's function, as well as the wiring among PEs, can be changed dynamically in 1 clock cycle PE Matrix (376PEs) PE Matrix PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE PE ➂...